CN115632657A - 校准方法、模数转换器电路、介质及设备 - Google Patents

Abstract

本申请提供一种校准方法、模数转换器电路、介质及设备。所述校准方法用于对时间交织结构模数转换器通道间的时钟相位误差进行校准，包括：将校准信号输入所述模数转换器，所述校准信号与所述模数转换器的时钟信号具有相同频率；对所述模数转换器各通道的输出数字码进行误差校准；利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准；在所述第一通道的采样时钟校准完成后，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。所述校准方法具有收敛速度快、校准时间短等优点。

Description

校准方法、模数转换器电路、介质及设备

技术领域

本申请属于集成电路技术领域，涉及一种校准方法，特别是涉及一种校准方法、模数转换器电路、介质及设备。

背景技术

模数转换器(Analog to Digital Converter，ADC)是指用于将模拟信号转换成数字信号的电路，其作用是将时间连续、幅值也连续的模拟信号转换为时间离散、幅值也离散的数字信号。ADC在许多场景中得到了广泛应用。例如，在一些应用场景中，ADC可以作为集成电路的一部分使用。在另外一些应用场景中，ADC也可以封装为单独的芯片来制造、使用和销售。

多通道时间交织模数转换器(Multi-channel Time-interleaved Analog-to-Digital Converter)是一种将多个模数转换器(Analog-to-Digital Converter，ADC)并联起来，并且利用交错时钟使其按时分复用方式轮换工作的高速ADC架构，可以将维持在低频率工作的每个ADC输出的低速信号组合为高速信号。理想情况下，各通道ADC电路参数完全一致时，多通道时间交织模数转换器的采样率与交织并行ADC通道的数量成正比提高。然而在实际中，不同通道之间的ADC很难做到采样时间的完全匹配，因而会产生时间相位误差。

发明内容

本申请的目的在于提供一种校准方法、模数转换器电路、介质及设备，用于对时间交织结构模数转换器通道间的时钟相位误差进行校准。

第一方面，本申请提供一种校准方法，用于对时间交织结构模数转换器通道间的时钟相位误差进行校准，所述校准方法包括：将校准信号输入所述模数转换器，所述校准信号与所述模数转换器的时钟信号具有相同频率；对所述模数转换器各通道的输出数字码进行误差校准；利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准；在所述第一通道的采样时钟校准完成后，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。

在第一方面的一种实现方式中，利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准包括：获取所述第一通道的输出数字码的多个采样值作为第一采样值；获取所述第一采样值的平均值作为第一平均值；根据所述第一平均值迭代调整所述第一通道的采样时钟的延迟，直到所述第一平均值的符号发生变化。

在第一方面的一种实现方式中，根据所述第一平均值迭代调整所述第一通道的采样时钟的延迟包括：调整所述第一通道的采样时钟的延迟，并重新获取所述第一平均值，若重新获取的所述第一平均值的符号与上一次获取的所述第一平均值的符号相同，则重复此步骤，直到重新获取的所述第一平均值的符号与上一次获取的所述第一平均值的符号不同。

在第一方面的一种实现方式中，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准包括：获取第一采样值和第二采样值，所述第一采样值为所述第一通道的输出数字码的多个采样值，所述第二采样值为所述第二通道的输出数字码的多个采样值；获取第一平均值和第二平均值，所述第一平均值为所述第一采样值的平均值，所述第二平均值为所述第二采样值的平均值；根据所述第一平均值和所述第二平均值获取平均差值；根据所述平均差值迭代调整所述第二通道的采样时钟的延迟，直到所述采样差值的符号发生变化。

在第一方面的一种实现方式中，所述第二通道的数量为多个，各所述第二通道均具有所述第二采样值，对所述第二通道的采样时钟进行时间校准包括：根据所述第一采样值和各所述第二通道的第二采样值，以并行方式对各所述第二通道的采样时钟进行时间校准。

在第一方面的一种实现方式中，所述校准方法还包括：利用放大缓冲器对所述模数转换器的时钟信号进行处理，以获取所述校准信号。

在第一方面的一种实现方式中，对所述模数转换器各通道的输出数字码进行误差校准包括：对所述模数转换器各通道的输出数字码进行通道间偏移误差校准和增益误差校准。

第二方面，本申请提供一种模数转换器电路，所述模数转换器电路包括：时间交织结构模数转换器；校准信号生成模块，用于生成校准信号，并将所述校准信号输入所述模数转换器，所述校准信号与所述模数转换器的时钟信号具有相同频率；误差校准模块，用于对所述模数转换器各通道的输出数字码进行误差校准；时间校准模块，用于利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准，并在所述第一通道的采样时钟校准完成后，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。

第三方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现根据本申请第一方面中任一项所述的校准方法。

第四方面，本申请提供一种电子设备，所述电子设备包括：存储器，存储有一计算机程序；处理器，与所述存储器通信相连，调用所述计算机程序时执行本申请第一方面中任一项所述的校准方法。

如上所述，本申请实现方式中提供的校准方法，可以同时校准2～N路模数转换器的时钟相位误差，且具有校准算法收敛速度快、校准时间短，可以应用于高速以太网物理层等对上电后通信建立时间有要求的场景中。

此外，本申请实现方式中提供的校准方法，可以并行同时进行多路模数转换器校准，不存在校准累积误差，且通道数的多少不会影响校准后的残余时间相位误差，校准精确度高。

进一步地，本申请实现方式中提供的校准方法，对于时钟交织结构的模数转换器通道数目没有限制，任意通道数目的模数转换器都可以应用该校准方法进行通道间时钟相位误差校准。

附图说明

图1显示为本申请实施例所述的校准方法的应用场景示意图。

图2显示为本申请实施例所述的校准方法的流程图。

图3显示为本申请实施例中对第一通道的采样时钟进行时间校准的流程图。

图4显示为本申请实施例中对第二通道的采样时钟进行时间校准的流程图。

图5显示为本申请实施例所述的电子设备的结构示意图。

元件标号说明

500 电子设备

510 存储器

520 处理器

S21～S24 步骤

S31～S33 步骤

S41～S44 步骤

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

理想情况下，各通道ADC电路参数完全一致时，多通道时间交织结构模数转换器的采样率与交织并行ADC通道的数量成正比提高。然而在实际中，不同通道之间的ADC很难做到采样时间的完全匹配，因而会产生时间相位误差。为了对时间交织结构模数转换器通道间的时钟相位误差进行校准，本申请提供一种校准方法。图1显示为本申请实施例中该校准方法的应用场景示例图，图2显示为本申请实施例中校准方法的流程图。如图2所示，本申请实施例中校准方法包括以下步骤S21至步骤S24。

S21，将校准信号输入模数转换器，以使模数转换器的各通道输出相应的输出数字码。其中，校准信号与模数转换器的时钟信号具有相同频率，输出数字码为有符号的数字码。该校准信号的波形可以为方波、三角波、正弦波等。

S22，对模数转换器各通道的输出数字码进行误差校准。

S23，利用第一通道的输出数字码对第一通道的采样时钟进行时间校准。其中，模数转换器具有多个通道，各通道均具有一采样时钟信号。第一通道为参考通道，可以是输入模数转换器中的任一通道，例如，可以为图1中的通道1。

S24，在第一通道的采样时钟校准完成后，利用第一通道的输出数字码和第二通道的输出数字码对第二通道的采样时钟进行时间校准。其中，第二通道是指模数转换器中除第一通道之外的一个或多个通道，例如图1中的通道2至通道N，其中N为大于1的正整数。

根据以上描述可知，本申请实施例提供的校准方法，对模数转换器的通道数目没有限制，任意通道数目的模数转换器都可以使用该校准方法进行通道间时钟相位误差校准。

图3显示为本申请一实施例中利用第一通道的输出数字码对第一通道的采样时钟进行时间校准的方法。如图3所示，本申请实施例中对第一通道的采样时钟进行时间校准包括以下步骤S31至步骤S33。

S31，获取第一通道的输出数字码Y1的多个采样值作为第一采样值。

S32，获取第一采样值的平均值作为第一平均值。例如，于步骤S31中可以获取第一通道的输出数字码的512个采样值作为第一采样值，则步骤S32中该512个采样值的平均值即为第一平均值。

S33，根据第一平均值迭代调整第一通道的采样时钟的延迟，直到第一平均值的符号发生变化。

根据以上描述可知，本申请实施例提供的校准方法，在取平均迭代时只需要固定数量的采样值(例如512个)，校准算法收敛速度快，校准时间短，因而可以应用在高速以太网物理层等对上电后通信建立时间有要求的场景中。

可选地，本申请实施例中根据第一平均值迭代调整第一通道的采样时钟的延迟包括：S331，调整第一通道的采样时钟的延迟，并重新获取第一平均值，若重新获取的第一平均值的符号与上一次获取的第一平均值的符号相同，则重复此步骤S331，直到重新获取的第一平均值的符号与上一次获取的第一平均值的符号不同。其中，重新获取第一平均值的方法与步骤S31和步骤S32相同。当重新获取的第一平均值的符号与上一次获取的第一平均值的符号不同时，也即第一平均值的符号发生变化时，完成第一通道的采样时钟的时间校准，此时，第一通道的模数转换器的采样时刻接近校准信号的过零点。本申请实施例中，调整第一通道的采样时钟的延迟的方法可以为：若当前获取的第一平均值为正数，则将第一通道的采样时钟减小一个步进的延迟时间；若当前获取的第一平均值为负数，则将第一通道的采样时钟增加一个步进的延迟时间。其中，一个步进的延迟时间可以根据实际需求进行配置。

根据以上描述可知，本申请实施例提供了一种对第一通道的采样时钟进行时间校准的方法。通过该方法能够实现参考通道的采样时钟的时间校准，从而使得参考通道的采样时刻接近校准信号的过零点。

图4显示为本申请实施例中利用第一通道的输出数字码和第二通道的输出数字码对第二通道的采样时钟进行时间校准的流程图。如图4所示，本申请实施例中对第二通道的采样时钟进行时间校准包括以下步骤S41至步骤S44。

S41，获取第一采样值和第二采样值，第一采样值为第一通道的输出数字码的多个采样值，第二采样值为第二通道的输出数字码的多个采样值。

S42，获取第一平均值和第二平均值，第一平均值为第一采样值的平均值，第二平均值为第二采样值的平均值。例如，于步骤S41中可以获取第一通道的输出数字码Y1的512个采样值作为第一采样值，步骤S42中可以获取该Y1的512个采样值的平均值作为第一平均值AVG1。于步骤S41中可以获取第n个第二通道的输出数字码Yn的512个采样值作为第二采样值，步骤S42中可以获取该Yn的512个采样值的平均值作为第二平均值AVGn，其中n小于等于N，n和N均为正整数。

S43，根据第一平均值和第二平均值获取平均差值。该平均差值例如可以为第二平均值和第一平均值之差，也即，AVGn-AVG1，但本申请并不以此为限。

S44，根据平均差值迭代调整第二通道的采样时钟的延迟，直到采样差值的符号发生变化。

可选地，本申请实施例中根据平均差值迭代调整第二通道的采样时钟的延迟包括：S441，调整第二通道的采样时钟的延迟，并重新获取平均差值，若重新获取的平均差值的符号与上一次获取的平均差值的符号相同，则重复此步骤S441，直到重新获取的平均差值的符号与上一次获取的平均差值的符号不同。其中，重新获取平均差值的方法与步骤S41至步骤S43相同。当重新获取的平均差值的符号与上一次获取的平均差值的符号不同时，也即平均差值的符号发生变化时，完成第二通道的采样时钟的时间校准，此时，第二通道的模数转换器的采样时刻接近校准信号的过零点。本申请实施例中，调整第二通道的采样时钟的延迟的方法可以为：若当前获取的平均差值为正值，则将第二通道的采样时钟减小一个步进的延迟时间，如果当前获取的平均差值为负值，则将第二通道的采样时钟增加一个步进的延迟时间。其中，一个步进的延迟时间可以根据实际需求进行配置。

可选地，第二通道的数量为多个。各第二通道均具有第二采样值。对第二通道的采样时钟进行时间校准包括：根据第一采样值和各第二通道的第二采样值，以并行方式对各第二通道的采样时钟进行时间校准。例如，对于图1所示的模数转换器，若其中的通道1为第一通道，其中的通道2至通道N为第二通道，则在对第一通道的采样时钟的时间校准完成后，可以采用并行方式对通道2至通道N的采样时钟进行时间校准。具体地，本申请实施例中可以同时计算通道2至通道N的平均差值AVG2-AVG1，AVG3-AVG1，…，AVGN-AVG1，并同时根据各平均差值迭代调整通道2至通道N的采样时钟的延迟。当通道n的采样差值的符号发生变化时，对该通道n的采样时钟的时间校准完成，停止对通道n的采样时钟的延迟的调整；对于其余未完成时间校准的通道继续进行校准，直到通道2至通道N中所有通道的采样时钟的时间校准均完成。此后，所有N个通道的采样时刻均接近校准信号的过零点。

根据以上描述可知，本申请实施例中可以采用并行方式校准通道2至通道N的时钟相位误差，不存在校准累积误差，通道的数量不会影响校准后的残余时间相位误差，校准精确度高。

根据本申请的一实施例中，对模数转换器各通道的输出数字码进行误差校准包括：对模数转换器各通道的输出数字码进行通道间偏移误差校准和增益误差校准。

根据本申请的一实施例中，校准方法还包括：利用放大缓冲器对模数转换器的时钟信号进行处理，以获取校准信号。具体地，本申请实施例中模数转换器的时钟信号可以由锁相环电路等时钟信号产生电路生成。一方面，该时钟信号通过模数转换器的时钟信号输入端，作为时钟信号接入模数转换器。另一方面，该时钟信号经过放大缓冲器后生成校准信号，该校准信号通过模数转换器的数据输入端，作为输入数据接入模数转换器。其中，放大缓冲器对时钟信号进行滤波衰减后得到的校准信号，与时钟信号频率相同但上升下降沿相对时钟信号更平缓。

基于以上对校准方法的描述，本申请还提供一种模数转换器电路。该模数转换器电路包括：时间交织结构模数转换器；校准信号生成模块，用于生成校准信号，并将所述校准信号输入所述模数转换器，所述校准信号与所述模数转换器的时钟信号具有相同频率；误差校准模块，用于对所述模数转换器各通道的输出数字码进行误差校准；时间校准模块，用于利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准，并在所述第一通道的采样时钟校准完成后，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。

可选地，时间校准模块利用第一通道的输出数字码对第一通道的采样时钟进行时间校准包括：获取第一通道的输出数字码的多个采样值作为第一采样值；获取第一采样值的平均值作为第一平均值；根据第一平均值迭代调整第一通道的采样时钟的延迟，直到第一平均值的符号发生变化。

可选地，时间校准模块根据第一平均值迭代调整第一通道的采样时钟的延迟包括：调整第一通道的采样时钟的延迟，并重新获取第一平均值，若重新获取的第一平均值的符号与上一次获取的第一平均值的符号相同，则重复此步骤，直到重新获取的第一平均值的符号与上一次获取的第一平均值的符号不同。

可选地，时间校准模块利用第一通道的输出数字码和第二通道的输出数字码对第二通道的采样时钟进行时间校准包括：获取第一采样值和第二采样值，第一采样值为第一通道的输出数字码的多个采样值，第二采样值为第二通道的输出数字码的多个采样值；获取第一平均值和第二平均值，第一平均值为第一采样值的平均值，第二平均值为第二采样值的平均值；根据第一平均值和第二平均值获取平均差值；根据平均差值迭代调整第二通道的采样时钟的延迟，直到采样差值的符号发生变化。

可选地，时间校准模块根据平均差值迭代调整第二通道的采样时钟的延迟包括：调整第二通道的采样时钟的延迟，并重新获取平均差值，若重新获取的平均差值的符号与上一次获取的平均差值的符号相同，则重复此步骤，直到重新获取的平均差值的符号与上一次获取的平均差值的符号不同。

可选地，模数转换器中第二通道的数量可以为多个，各第二通道均具有第二采样值。时间校准模块根据第一采样值和各第二通道的第二采样值，以并行方式对各第二通道的采样时钟进行时间校准。

可选地，校准信号生成模块可以包括放大缓冲器。该放大缓冲器用于对模数转换器的时钟信号进行处理，以获取校准信号。

可选地，误差校准模块可以包括通道间偏移误差校准单元和增益误差数字校准单元。其中，通道间偏移误差校准单元用于对模数转换器个通道的输出数字码进行通道间偏移误差校准。增益误差数字校准单元用于对模数转换器的增益误差进行校准。

可选地，本申请实施例中提供的模数转换器电路可以封装为芯片。该芯片可表示为将利用半导体技术在晶圆上制造的模数转换器电路进行封装而成的可售有源器件；或者表示为利用PCB封装技术将模数转换器电路进行封装而成的可售有源器件。

本申请还提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现本申请任一实施例中提供的校准方法。

本申请中，可以采用一个或多个存储介质的任意组合。存储介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列举)包括：具有一个或多个导线的电连接、便携式计算机盘、硬盘、RAM、ROM、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

本申请还提供一种电子设备。图5显示为本申请一实施例中电子设备500的结构示意图。如图5所示，本实施例中电子设备500包括存储器510和处理器520。

存储器510用于存储计算机程序；优选地，存储器510包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。

具体地，存储器510可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)和/或高速缓存存储器。电子设备500可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。存储器510可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本申请各实施例的功能。

处理器520与存储器510相连，用于执行存储器510存储的计算机程序，以使电子设备500执行校准方法。

可选地，处理器520可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

综上所述，本申请实施例中提供的校准方法，可以同时校准2～N路模数转换器的时钟相位误差，且具有校准算法收敛速度快、校准时间短，可以应用于高速以太网物理层等对上电后通信建立时间有要求的场景中。

此外，本申请实施例中提供的校准方法，可以并行同时进行多路模数转换器校准，不存在校准累积误差，且通道数的多少不会影响校准后的残余时间相位误差，校准精确度高。

进一步地，本申请实施例中提供的校准方法，对于时钟交织结构的模数转换器通道数目没有限制，任意通道数目的模数转换器都可以应用该校准方法进行通道间时钟相位误差校准。

因此，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种校准方法，其特征在于，用于对时间交织结构模数转换器通道间的时钟相位误差进行校准，所述校准方法包括：

将校准信号输入所述模数转换器，所述校准信号与所述模数转换器的时钟信号具有相同频率；

对所述模数转换器各通道的输出数字码进行误差校准；

利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准；

在所述第一通道的采样时钟校准完成后，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。

2.根据权利要求1所述的校准方法，其特征在于，利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准包括：

获取所述第一通道的输出数字码的多个采样值作为第一采样值；

获取所述第一采样值的平均值作为第一平均值；

根据所述第一平均值迭代调整所述第一通道的采样时钟的延迟，直到所述第一平均值的符号发生变化。

3.根据权利要求2所述的校准方法，其特征在于，根据所述第一平均值迭代调整所述第一通道的采样时钟的延迟包括：

调整所述第一通道的采样时钟的延迟，并重新获取所述第一平均值，若重新获取的所述第一平均值的符号与上一次获取的所述第一平均值的符号相同，则重复此步骤，直到重新获取的所述第一平均值的符号与上一次获取的所述第一平均值的符号不同。

4.根据权利要求1所述的校准方法，其特征在于，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准包括：

获取第一采样值和第二采样值，所述第一采样值为所述第一通道的输出数字码的多个采样值，所述第二采样值为所述第二通道的输出数字码的多个采样值；

获取第一平均值和第二平均值，所述第一平均值为所述第一采样值的平均值，所述第二平均值为所述第二采样值的平均值；

根据所述第一平均值和所述第二平均值获取平均差值；

根据所述平均差值迭代调整所述第二通道的采样时钟的延迟，直到所述采样差值的符号发生变化。

5.根据权利要求4所述的校准方法，其特征在于，所述第二通道的数量为多个，各所述第二通道均具有所述第二采样值，对所述第二通道的采样时钟进行时间校准包括：根据所述第一采样值和各所述第二通道的第二采样值，以并行方式对各所述第二通道的采样时钟进行时间校准。

6.根据权利要求1所述的校准方法，其特征在于，所述校准方法还包括：利用放大缓冲器对所述模数转换器的时钟信号进行处理，以获取所述校准信号。

7.根据权利要求1所述的校准方法，其特征在于，对所述模数转换器各通道的输出数字码进行误差校准包括：

对所述模数转换器各通道的输出数字码进行通道间偏移误差校准和增益误差校准。

8.一种模数转换器电路，其特征在于，所述模数转换器电路包括：

时间交织结构模数转换器；

校准信号生成模块，用于生成校准信号，并将所述校准信号输入所述模数转换器，所述校准信号与所述模数转换器的时钟信号具有相同频率；

误差校准模块，用于对所述模数转换器各通道的输出数字码进行误差校准；

时间校准模块，用于利用第一通道的输出数字码对所述第一通道的采样时钟进行时间校准，并在所述第一通道的采样时钟校准完成后，利用所述第一通道的输出数字码和第二通道的输出数字码对所述第二通道的采样时钟进行时间校准。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于：该计算机程序被处理器执行时实现权利要求1至7中任一项所述的校准方法。

10.一种电子设备，其特征在于，所述电子设备包括：

存储器，存储有一计算机程序；

处理器，与所述存储器通信相连，调用所述计算机程序时执行权利要求1至7中任一项所述的校准方法。

Images