CN106911331A - 时间交织型adc系统的数字校验电路及实时校验方法 - Google Patents
时间交织型adc系统的数字校验电路及实时校验方法 Download PDFInfo
- Publication number
- CN106911331A CN106911331A CN201710064217.2A CN201710064217A CN106911331A CN 106911331 A CN106911331 A CN 106911331A CN 201710064217 A CN201710064217 A CN 201710064217A CN 106911331 A CN106911331 A CN 106911331A
- Authority
- CN
- China
- Prior art keywords
- time
- data
- adc system
- subchannel
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种时间交织型ADC系统的数字校验电路及实时校验方法,所述数字校验电路包括多个子通道时间交织ADC系统,ADC1,……,ADCL,其中,所述L为正整数;在第一时刻t1,输入信号x(t)、输出y(n)分别与所述ADC1连接;在一预设时刻tk,输入信号x(t)、输出y(n)分别与所述ADCk连接,其中,tk为第k时刻,ADC1保持t1时刻的输入,ADC2保持t2时刻的输入,……,ADCk‑1保持tk‑1时刻的输入;在所述多个子通道时间交织ADC系统前还连接有第一转换开关,在所述多个子通道时间交织ADC系统后还连接有第二转换开关。
Description
技术领域
本发明涉及电路技术领域,特别涉及一种时间交织型ADC系统的数字校验电路及实时校验方法。
背景技术
随着现代数字计算、信号处理及测试技术的发展,混合信号系统的应用已经越来越普遍。作为数字域和模拟域接口的ADC系统,其应用领域也越来越广,系统对ADC的要求也越来越高。实现高量化精度、高转换速率的ADC系统一直以来都具有很大的应用价值和研究意义。在实际的ADC系统设计中,受硬件成本、芯片面积、功耗、工艺等因素影响,分辨率和转换速率往往是相互对立的。高量化精度的ADC系统结构很难做到高转换速率;高转换速率的ADC系统结构更是难于做到高量化精度。
传统的时间交织型ADC系统通过精确地调节模拟电路设计,精心地布局布线来减少通道间失配,但是受制造工艺和环境条件改变等因素影响,系统参数失配具有很大随机性,这种方式并不能提前预知可能出现的失配并进行相应的调整。为避免这种情况,校验电路被广泛使用于时间交织型ADC系统。目前,常用到的时间交织型ADC系统校验方法包括:方法一是采用补偿电路对偏置电压和运放增益进行补偿来消除增益误差和电容失配;方法二是对时间交织型ADC系统输出的数据进行运算得到校验系数再回馈到模拟电路中对比较器和运放电路进行校验;方法三主要数字电路对时间交织型ADC系统输出的数据进行运算得到权值系数去校验模拟电路子通道ADC系统的数据。方法一需要设计复杂的模拟补偿电路,增加了系统了复杂度;方法二模拟电路和数字电路之间存在回馈信号增加了混合电路设计难度,对数模混合电路的设计以及版图设计提出更高的要求;方法三不仅包括方法二存在的问题而且回馈的权值系数的选择也是难点。
发明内容
本发明提供一种时间交织型ADC系统的数字校验电路及实时校验方法,解决了上述技术问题,达到了结构简单,能有效的对时间交织型ADC系统的增益误差和电容失配进行校正的技术效果。
本发明提供一种时间交织型ADC系统的数字校验电路,所述的数字校验电路包括多个子通道时间交织ADC系统,ADC1,……,ADCL,其中,所述L为正整数;在第一时刻t1,输入信号x(t)、输出y(n)分别与所述ADC1连接;在一预设时刻tk,输入信号x(t)、输出y(n)分别与所述ADCk连接,其中,tk为第k时刻,ADC1保持t1时刻的输入,ADC2保持t2时刻的输入,……,ADCk-1保持tk-1时刻的输入;在所述多个子通道时间交织ADC系统前还连接有第一转换开关,在所述多个子通道时间交织ADC系统后还连接有第二转换开关。
优选的,所述第一转换开关为多个采样保持器。
优选的,所述第二转换开关为多个数据对齐电路。
基于同样的发明构思,本申请还提供上述时间交织型ADC系统的数字校验电路的实时校验方法,所述实时校验方法包括:
步骤一,在数字校验电路上电后,初始化直流增益和数据线性相对斜率的值;
步骤二,数字校验电路接收时间交织型ADC系统的数据;
步骤三,按照时间交替将步骤二中接收的时间交织型ADC系统的数据分成L个子通道数据;
步骤四,分别对L个子通道数据求平均值;
步骤五,将L个子通道数据的L个平均值再求平均值,作为时间交织型ADC系统的直流增益,同时更新初始的直流增益值;
步骤六,将步骤四中得到的平均值减去步骤五中得到的时间交织型ADC系统的直流增益,得到L路偏差数据;
步骤七,对步骤六得到的L路偏差数据求方差;其中,所述方差的长度可以根据校验精度进行调整;
步骤八,以步骤七得到的第1路偏差数据的方差作为参考值,分别除以剩余的L-1路偏差数据的方差,得到L-1个数据线性相对斜率;
步骤九,将步骤六中得到的第1路偏差数据加上步骤五中得到的直流增益,得到第1路数据;将步骤六中得到的第2至L路偏差数据分别加上步骤五中得到的直流增益再分别乘以L-1个数据线性相对斜率,得到L-1路数据;将第1路数据与L-1路数据交织输出。
优选的,所述步骤一中所述初始化直流增益和数据线性相对斜率的值,具体为:
直流增益和数据线性相对斜率的取值:
k(j)=1 (2)
式(1)和(2)中:
N表示时间交织型ADC系统的精度,G表示时间交织型ADC系统的直流增益,k表示数据线性相对斜率,j取值1到L-1。
优选的,所述步骤三中按照时间交替将步骤二中接收的时间交织型ADC系统的数据分成L个子通道数据,具体为:
其中,式(3)中d(j,i)表示第j子通道的第i个子通道数据,j的取值为1到L,i的取值为正整数,L表示子通道的个数,D表示时间交织型ADC系统输出的数据。
优选的,所述步骤四中分别对L个子通道数据求平均值,具体为:
其中,式(4)中A(j)表示第j子通道的平均值,d(j,i)表示第j子通道的第i个数据,j的取值为1到L,C的取值为2的幂次方。
优选的,所述步骤五中将L个子通道数据的L个平均值再求平均值,作为时间交织型ADC系统的直流增益,具体为:
其中,式(5)中A表示时间交织型ADC系统的直流增益,A(j)表示第j子通道的平均值,j的取值为1到L,L表示子通道的个数。
优选的,所述步骤六中将步骤四中得到的平均值减去步骤五中得到的时间交织型ADC系统的直流增益,得到L路偏差数据,具体为:
e(j,i)=d(j,i)-A (6)
式(6)中e(j,i)表示第j子通道的第i个偏差数据,d(j,i)表示第j子通道的第i个数据,j的取值为1到L,L表示子通道的个数,i的取值为正整数,A表示时间交织型ADC系统的直流增益。
优选的,所述步骤七中对步骤六得到的L路偏差数据求方差,具体为:
式(7)中E(j)表示第j子通道的方差,e(j,i)表示第j子通道的第i个偏差数据,j的取值为1到L,L表示子通道的个数,i的取值为正整数,C的取值为2的幂次方。
本申请至少具有如下有益效果:
(1)本发明不涉及到模拟电路去校验ADC系统的失调误差,且本方法具有结构简单,不涉及复杂的微分、积分运算。
(2)本发明是实时校验时间交织型ADC系统输出的数据,能够有效的对时间交织型ADC系统的增益误差和电容失配进行校正。
(3)本发明提出数字电路校验方法,其数据传输方向是单向性的,及模拟电路传输到数字电路,不存在数字电路回馈数据和信号到模拟电路,不需要反复迭代。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例。
图1为本申请较佳实施方式时间交织型ADC系统的数字校验电路的示意图;
图2为本申请图1中时间交织型ADC系统的数字校验电路的实时校验方法的流程图;
图3是本申请图1中一实施例时间交织型ADC系统产生增益误差和电容失配图;
图4是本申请图1中一实施例时间交织型ADC系统的数字校验;
图5是图3中Matlab产生时间交织型ADC系统带有增益误差和电容失配的频谱分析图;
图6是数字校验电路只消除增益误差后的频谱分析图;
图7是数字校验电路消除增益误差和电容失配后的频谱分析图;
图8是时间交织型ADC系统带有增益误差和电容失配的性能分析图;
图9是时间交织型ADC系统带有增益误差和电容失配校验后的性能分析图。
具体实施方式
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
图1为本申请较佳实施方式时间交织型ADC系统的数字校验电路的示意图。请参阅图1,所述数字校验电路包括多个子通道时间交织ADC系统,ADC1,……,ADCL,其中,所述L为正整数;在第一时刻t1,输入信号x(t)、输出y(n)分别与所述ADC1连接;在一预设时刻tk,输入信号x(t)、输出y(n)分别与所述ADCk连接,其中,tk为第k时刻,ADC1保持t1时刻的输入,ADC2保持t2时刻的输入,……,ADCk-1保持tk-1时刻的输入;在所述多个子通道时间交织ADC系统前还连接有第一转换开关,在所述多个子通道时间交织ADC系统后还连接有第二转换开关。
所述第一转换开关为多个采样保持器。第一转换开关是由L个采样保持器实现的,采样保持器对输入数据交替采样,其交替的时间长度为T/L其中,T表示采样保持器的切换时间,L表示子ADC的个数。
所述第二转换开关是多个数据对齐电路,所述第二转换开关来实现数据依次输出。
实施例二
基于同样的发明构思,本申请还提供一种实施例一中时间交织型ADC系统的数字校验电路的实时校验方法,请参阅图2,所述实时校验方法包括:
步骤一S210,在数字校验电路上电后,初始化直流增益和数据线性相对斜率的值。
其中,所述步骤一中所述初始化直流增益和数据线性相对斜率的值,具体为:
直流增益和数据线性相对斜率的取值:
k(j)=1 (2)
式(1)和(2)中:
N表示时间交织型ADC系统的精度,G表示时间交织型ADC系统的直流增益,k表示数据线性相对斜率,j取值1到L-1。
步骤二S220,数字校验电路接收时间交织型ADC系统的数据。
步骤三S230,按照时间交替将步骤二中接收的时间交织型ADC系统的数据分成L个子通道数据;
其中,所述步骤三中按照时间交替将步骤二中接收的时间交织型ADC系统的数据分成L个子通道数据,具体为:
其中,式(3)中d(j,i)表示第j子通道的第i个子通道数据,j的取值为1到L,i的取值为正整数,L表示子通道的个数,D表示时间交织型ADC系统输出的数据。
步骤四S240,分别对L个子通道数据求平均值。
其中,所述步骤四中分别对L个子通道数据求平均值,具体为:
其中,式(4)中A(j)表示第j子通道的平均值,d(j,i)表示第j子通道的第i个数据,j的取值为1到L,C的取值为2的幂次方。
步骤五S250,将L个子通道数据的L个平均值再求平均值,作为时间交织型ADC系统的直流增益,同时更新初始的直流增益值。
其中,所述步骤五中将L个子通道数据的L个平均值再求平均值,作为时间交织型ADC系统的直流增益,具体为:
其中,式(5)中A表示时间交织型ADC系统的直流增益,A(j)表示第j子通道的平均值,j的取值为1到L,L表示子通道的个数。
步骤六S260,将步骤四中得到的平均值减去步骤五中得到的时间交织型ADC系统的直流增益,得到L路偏差数据。
其中,所述步骤六中将步骤四中得到的平均值减去步骤五中得到的时间交织型ADC系统的直流增益,得到L路偏差数据,具体为:
e(j,i)=d(j,i)-A (6)
式(6)中e(j,i)表示第j子通道的第i个偏差数据,d(j,i)表示第j子通道的第i个数据,j的取值为1到L,L表示子通道的个数,i的取值为正整数,A表示时间交织型ADC系统的直流增益。
步骤七S270,对步骤六得到的L路偏差数据求方差;其中,所述方差的长度可以根据校验精度进行调整;
其中,所述步骤七中对步骤六得到的L路偏差数据求方差,具体为:
式(7)中E(j)表示第j子通道的方差,e(j,i)表示第j子通道的第i个偏差数据,j的取值为1到L,L表示子通道的个数,i的取值为正整数,C的取值为2的幂次方。
步骤八S280,以步骤七得到的第1路偏差数据的方差作为参考值,分别除以剩余的L-1路偏差数据的方差,得到L-1个数据线性相对斜率。
其中所述步骤八中具体过程是求解L个子通道的数据线性相对斜率,同时跟新初始的数据线性相对斜率,其表示式:
其中,式(8)中k(j)表示第1个子通道与第j+1个子通道的数据线性相对斜率,E(j)表示第j子通道的方差,j的取值为1到L-1,L表示子通道的个数。
步骤九S290,将步骤六中得到的第1路偏差数据加上步骤五中得到的直流增益,得到第1路数据;将步骤六中得到的第2至L路偏差数据分别加上步骤五中得到的直流增益再分别乘以L-1个数据线性相对斜率,得到L-1路数据;将第1路数据与L-1路数据交织输出。
具体的,所述步骤九具体包括:
步骤9-1:建立时间交织型ADC系统数字校验电路子通道的参考通道,通常以第1路子通道为参考通道,其为:
d(1,i)c=e(1,i)+A (9)
式(9)中e(1,i)表示第1子通道的第i个偏差数据,A表示时间交织型ADC系统的直流增益,d(1,i)c表示参考子通道校验后的第i个数据,i的取值为正整数;
步骤9-2:建立剩余L-1子通道的校验数据,其为:
式(10)中e(j,i)表示第j子通道的第i个偏差数据,j的取值为2到L-1,i的取值为正整数,k(j)表示第1子通道与第j+1子通道的数据线性相对斜率,A表示时间交织型ADC系统的直流增益,d(j,i)c表示参考第j子通道校验后的第i个数据;
步骤9-3:将步骤9-1和9-2得到的L通道检验后的数据交织成1路数据输出,校验后的数据频率为L*M,ADC的精度依旧为N,其数据交织的公式:
式(11)中d(j,i)c表示参考第j子通道校验后的第i个数据,j的取值为1到L,i的取值为正整数,L表示子通道的个数,Dc表示时间交织型ADC系统校验后输出的数据。
实施例
本实施例以分辨率为12位和转换速率为200MSPS的时间交织型ADC系统为例,其中时间交织型ADC系统包含2个Pipelined子通道(分辨率为12位和转换速率为100MSPS);搭建产生带有增益误差和电容失配的数据时间交织型ADC系统,其见图3,其中当G1和G2不同时会带来增益误差,Ref1(t)和Ref2(t)不同时会带来电容失配。以2通道时间交织型ADC系统的数字校验详细说明本发明,其见图4。为了进一步说明本发明的技术方案,下面对本发明进行详细的说明。
S1,对数字校验电路的直流增益和数据线性相对斜率的值进行初始化,其中直流增益和数据线性相对斜率的取值:
k=1 (2)
式(1)和(2)中:
N表示时间交织型ADC系统的分辨率12,G表示交织型ADC系统的2个子通道的平均直流增益2048,k表示数据线性相对斜率。
S2,在步骤1结束之后,数字校验电路接收模拟ADC电路输出的数据。
S3,数字校验电路将时间交织型ADC系统输出的数据分成2子通道的数据,其表示式:
式(3)中:d(1,i)表示第1子通道的第i个数据,d(2,i)表示第2子通道的第i个数据,D表示时间交织型ADC系统输出的数据。
S4,数字校验电路求各个子通道的平均值,其表达式:
式(4)中A(1)表示第1子通道的平均值,A(2)表示第2子通道的平均值,d(1,i)表示第1子通道的第i个数据,d(2,i)表示第2子通道的第i个数据,i取正整数。
S5,对步骤4求出的各个子通道再求平均值得到时间交织型ADC系统的直流增益,同时跟新初始的直流增益值,其表示式:
式(5)中A表示时间交织型ADC系统的直流增益,A(1)表示第1子通道的平均值,A(2)表示第2子通道的平均值。
S6,求解各个子通道的偏差数据,其表示式:
式(6)中e(1,i)表示第1子通道的第i个偏差数据,e(2,i)表示第2子通道的第i个偏差数据,d(1,i)表示第1子通道的第i个数据,d(2,i)表示第2子通道的第i个数据,i的取值为正整数,A表示时间交织型ADC系统的直流增益。
S7,各个子通道的偏差数据分别求解方差,其表示式:
式(7)中:
E(1)表示第1子通道的方差,E(2)表示第2子通道的方差,e(1,i)表示第1子通道的第i个偏差数据,e(2,i)表示第2子通道的第i个偏差数据。
S8,求解第2子通道相对于第1子通道的数据线性相对斜率,同时跟新初始的数据线性相对斜率,其表示式:
式(8)中k(1)表示第1子通道与第2子通道的数据线性相对斜率,E(1)表示第1子通道的方差,E(2)表示第2子通道的方差。请参阅图5至图9。
S9-1,建立时间交织型ADC系统数字校验电路子通道的参考通道,通常以第1路子通道为参考通道,其为:
d(1,i)c=e(1,i)+A (9)
式(9)中e(1,i)表示第1子通道的第i个偏差数据,A表示时间交织型ADC系统的直流增益,d(1,i)c表示参考子通道校验后的第i个数据,i的取值为正整数;
S9-2,建立第2子通道的校验数据,其为:
d(2,i)c=k(1)*e(2,i)+A (10)
式(10)中e(2,i)表示第2子通道的第i个偏差数据,i的取值为正整数,k(1)表示第1子通道与第2子通道的数据线性相对斜率,A表示时间交织型ADC系统的直流增益,d(2,i)c表示参考第2子通道校验后的第i个数据,i取正整数;
S9-3,将步骤9-1和9-2得到的2子通道检验后的数据交织成1路数据输出,校验后的数据频率为2*100MSPS,ADC的精度依旧为N,其数据交织的公式:
式(11)中d(1,i)c表示参考第1子通道校验后的第i个数据,d(2,i)c表示参考第2子通道校验后的第i个数据j的取值为1到L,i的取值为正整数,Dc表示时间交织型ADC系统校验后输出的数据。
本申请至少具有如下有益效果:
(1)本发明不涉及到模拟电路去校验ADC系统的失调误差,且本方法具有结构简单,不涉及复杂的微分、积分运算。
(2)本发明是实时校验时间交织型ADC系统输出的数据,能够有效的对时间交织型ADC系统的增益误差和电容失配进行校正,解决时间交织型ADC系统的电容失配与增益失配。
(3)本发明提出数字电路校验方法,其数据传输方向是单向性的,及模拟电路传输到数字电路,不存在数字电路回馈数据和信号到模拟电路,不需要反复迭代。
最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种时间交织型ADC系统的数字校验电路,其特征在于,所述时间交织型ADC系统包括多个子通道时间交织ADC系统,ADC1,……,ADCL,其中,所述L为正整数;在第一时刻t1,输入信号x(t)、输出y(n)分别与所述ADC1连接;在一预设时刻tk,输入信号x(t)、输出y(n)分别与所述ADCk连接,其中,tk为第k时刻,ADC1保持t1时刻的输入,ADC2保持t2时刻的输入,……,ADCk-1保持tk-1时刻的输入;在所述多个子通道时间交织ADC系统前还连接有第一转换开关,在所述多个子通道时间交织ADC系统后还连接有第二转换开关。
2.如权利要求1所述的时间交织型ADC系统的数字校验电路,其特征在于,所述第一转换开关为多个采样保持器。
3.如权利要求1所述的时间交织型ADC系统的数字校验电路,其特征在于,所述第二转换开关为多个数据对齐电路。
4.一种如权利要求1至3任一所述时间交织型ADC系统的数字校验电路的实时校验方法,其特征在于,所述实时校验方法包括:
步骤一,在数字校验电路上电后,初始化直流增益和数据线性相对斜率的值;
步骤二,数字校验电路接收时间交织型ADC系统的数据;
步骤三,按照时间交替将步骤二中接收的时间交织型ADC系统的数据分成L个子通道数据;
步骤四,分别对L个子通道数据求平均值;
步骤五,将L个子通道数据的L个平均值再求平均值,作为时间交织型ADC系统的直流增益,同时更新初始的直流增益值;
步骤六,将步骤四中得到的平均值减去步骤五中得到的时间交织型ADC系统的直流增益,得到L路偏差数据;
步骤七,对步骤六得到的L路偏差数据求方差;其中,所述方差的长度可以根据校验精度进行调整;
步骤八,以步骤七得到的第1路偏差数据的方差作为参考值,分别除以剩余的L-1路偏差数据的方差,得到L-1个数据线性相对斜率;
步骤九,将步骤六中得到的第1路偏差数据加上步骤五中得到的直流增益,得到第1路数据;将步骤六中得到的第2至L路偏差数据分别加上步骤五中得到的直流增益再分别乘以L-1个数据线性相对斜率,得到L-1路数据;将第1路数据与L-1路数据交织输出。
5.如权利要求4所述的实时校验方法,其特征在于,所述步骤一中所述初始化直流增益和数据线性相对斜率的值,具体为:
直流增益和数据线性相对斜率的取值:
k(j)=1 (2)
式(1)和(2)中:
N表示时间交织型ADC系统的精度,G表示时间交织型ADC系统的直流增益,k表示数据线性相对斜率,j取值1到L-1。
6.如权利要求4所述的实时校验方法,其特征在于,所述步骤三中按照时间交替将步骤二中接收的时间交织型ADC系统的数据分成L个子通道数据,具体为:
其中,式(3)中d(j,i)表示第j子通道的第i个子通道数据,j的取值为1到L,i的取值为正整数,L表示子通道的个数,D表示时间交织型ADC系统输出的数据。
7.如权利要求4所述的实时校验方法,其特征在于,所述步骤四中分别对L个子通道数据求平均值,具体为:
其中,式(4)中A(j)表示第j子通道的平均值,d(j,i)表示第j子通道的第i个数据,j的取值为1到L,C的取值为2的幂次方。
8.如权利要求4所述的实时校验方法,其特征在于,所述步骤五中将L个子通道数据的L个平均值再求平均值,作为时间交织型ADC系统的直流增益,具体为:
其中,式(5)中A表示时间交织型ADC系统的直流增益,A(j)表示第j子通道的平均值,j的取值为1到L,L表示子通道的个数。
9.如权利要求4所述的实时校验方法,其特征在于,所述步骤六中将步骤四中得到的平均值减去步骤五中得到的时间交织型ADC系统的直流增益,得到L路偏差数据,具体为:
e(j,i)=d(j,i)-A (6)
式(6)中e(j,i)表示第j子通道的第i个偏差数据,d(j,i)表示第j子通道的第i个数据,j的取值为1到L,L表示子通道的个数,i的取值为正整数,A表示时间交织型ADC系统的直流增益。
10.如权利要求4所述的实时校验方法,其特征在于,所述步骤七中对步骤六得到的L路偏差数据求方差,具体为:
式(7)中E(j)表示第j子通道的方差,e(j,i)表示第j子通道的第i个偏差数据,j的取值为1到L,L表示子通道的个数,i的取值为正整数,C的取值为2的幂次方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710064217.2A CN106911331A (zh) | 2017-02-04 | 2017-02-04 | 时间交织型adc系统的数字校验电路及实时校验方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710064217.2A CN106911331A (zh) | 2017-02-04 | 2017-02-04 | 时间交织型adc系统的数字校验电路及实时校验方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106911331A true CN106911331A (zh) | 2017-06-30 |
Family
ID=59209180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710064217.2A Pending CN106911331A (zh) | 2017-02-04 | 2017-02-04 | 时间交织型adc系统的数字校验电路及实时校验方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106911331A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114095020A (zh) * | 2021-11-19 | 2022-02-25 | 中国电子科技集团公司第二十四研究所 | 一种多通道模数转换器的失调误差校正系统及方法 |
CN115425974A (zh) * | 2022-09-01 | 2022-12-02 | 重庆邮电大学 | 时域交织型模数转换器时间偏差的数字校准系统及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006073A (zh) * | 2010-12-24 | 2011-04-06 | 复旦大学 | 一种快速收敛多通道时间交织模数转换器及其校准系统 |
CN102420612A (zh) * | 2011-12-16 | 2012-04-18 | 电子科技大学 | 一种可抑制采样时间失配的时间交织模数转换器 |
CN103312329A (zh) * | 2013-05-23 | 2013-09-18 | 电子科技大学 | 用于时间交织adc采样时间失配的校正方法及校正器 |
CN105811980A (zh) * | 2016-03-06 | 2016-07-27 | 北京工业大学 | 一种基于微分器和平均时间误差的tiadc的时间误差失配的自适应盲校正方法 |
CN106341132A (zh) * | 2016-08-08 | 2017-01-18 | 中国工程物理研究院电子工程研究所 | 时间交织采样adc的误差盲校正方法 |
-
2017
- 2017-02-04 CN CN201710064217.2A patent/CN106911331A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006073A (zh) * | 2010-12-24 | 2011-04-06 | 复旦大学 | 一种快速收敛多通道时间交织模数转换器及其校准系统 |
CN102420612A (zh) * | 2011-12-16 | 2012-04-18 | 电子科技大学 | 一种可抑制采样时间失配的时间交织模数转换器 |
CN103312329A (zh) * | 2013-05-23 | 2013-09-18 | 电子科技大学 | 用于时间交织adc采样时间失配的校正方法及校正器 |
CN105811980A (zh) * | 2016-03-06 | 2016-07-27 | 北京工业大学 | 一种基于微分器和平均时间误差的tiadc的时间误差失配的自适应盲校正方法 |
CN106341132A (zh) * | 2016-08-08 | 2017-01-18 | 中国工程物理研究院电子工程研究所 | 时间交织采样adc的误差盲校正方法 |
Non-Patent Citations (1)
Title |
---|
唐瑞: ""时间交织ADC数字校正算法的研究与开发"", 《中国优秀硕士学位论文全文数据库•信息科技辑》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114095020A (zh) * | 2021-11-19 | 2022-02-25 | 中国电子科技集团公司第二十四研究所 | 一种多通道模数转换器的失调误差校正系统及方法 |
CN114095020B (zh) * | 2021-11-19 | 2024-03-12 | 中国电子科技集团公司第二十四研究所 | 一种多通道模数转换器的失调误差校正系统及方法 |
CN115425974A (zh) * | 2022-09-01 | 2022-12-02 | 重庆邮电大学 | 时域交织型模数转换器时间偏差的数字校准系统及方法 |
CN115425974B (zh) * | 2022-09-01 | 2023-09-26 | 重庆邮电大学 | 时域交织型模数转换器时间偏差的数字校准系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100499376C (zh) | 可于两相异模式下操作的模拟至数字转换器 | |
US7880650B2 (en) | Method and apparatus for testing data converter | |
US7876254B2 (en) | Data conversion circuitry having successive approximation circuitry and method therefor | |
DE102015017394B3 (de) | Kalibrierungstechniken für SAR-ADCs mit Reservoirkondensatoren auf-dem-Chip | |
US10547319B2 (en) | Background calibration of reference, DAC, and quantization non-linearity in ADCS | |
CN108494402B (zh) | 一种基于正弦拟合的tiadc系统误差估计和补偿方法 | |
US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
US7733258B2 (en) | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor | |
CN106301367A (zh) | 自校准数模转换器 | |
US7868795B2 (en) | Data conversion circuitry with an extra successive approximation step and method therefor | |
TW200832932A (en) | A precisely self-calibrating, low power and high speed analog to digital converter | |
CN108432140B (zh) | 一种校正装置和方法 | |
US20160142068A1 (en) | Analog-to-digital converter | |
CN106911331A (zh) | 时间交织型adc系统的数字校验电路及实时校验方法 | |
US8120517B2 (en) | Digital-analog conversion circuit and output data correction method of the same | |
CN102684696B (zh) | A/d转换器的测试装置以及测试方法 | |
CN104734711A (zh) | 一种用于tiadc通道间增益误差的校准模块及其校准方法 | |
US7098840B2 (en) | Domino asynchronous successive approximation ADC | |
US10374625B2 (en) | Capacitor layout of digital-to-analog conversion integrated circuit | |
CN109937536A (zh) | 模数转换器 | |
US11075643B2 (en) | Background timing skew error measurement for RF DAC | |
CN106992783A (zh) | 基于二分查找的时间交织adc用采样时间失配校正方法 | |
CN114024550A (zh) | 模数转换器和自动化配电设备 | |
US9509330B2 (en) | Analog-to-digital converter probe for medical diagnosis and medical diagnosis system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170630 |