CN109937536A - 模数转换器 - Google Patents

模数转换器 Download PDF

Info

Publication number
CN109937536A
CN109937536A CN201680088686.1A CN201680088686A CN109937536A CN 109937536 A CN109937536 A CN 109937536A CN 201680088686 A CN201680088686 A CN 201680088686A CN 109937536 A CN109937536 A CN 109937536A
Authority
CN
China
Prior art keywords
voltage generator
analog
voltage
signal
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680088686.1A
Other languages
English (en)
Inventor
哈希姆·扎尔·霍西尼
王峰
安德烈杰·拉德基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN109937536A publication Critical patent/CN109937536A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种生成输入信号的电压的数字表示的模数转换器，所述模数转换器包括：多个电压生成器，每个电压生成器具有一个控制输入并且能够生成电压取决于施加到所述控制输入的信号的输出；比较级，用于将所述输入信号与所述电压发射器的一个或多个输出进行比较并且生成表示比较结果的一个或多个比较器输出；以及用于接收所述比较器输出的控制器，所述控制器用于：(i)使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B1位；随后(ii)使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B2位，其中V2小于V1。

Description

模数转换器
技术领域
本发明涉及模数转换器(analogue to digital converter，ADC)。
背景技术
ADC的一种已知形式是逐次逼近型寄存器ADC(successive approximationregister ADC，SAR ADC)。在典型的SAR ADC中，模拟信号反复与参考信号进行比较，以形成模拟信号的数字表示。在单信道SAR ADC中，在每个比较步骤处设定参考信号，使得比较结果指示尚未可知的数字表示的最高有效位的值。这样，在连续比较步骤中建立了数字表示。这种方法存在的问题是需要一个周期来确定数字表示中的每一位。为了加快处理速度，可以通过将相同输入信号馈送到多个单信道SAR ADC电路来估计多个位。例如，如果在每个周期内确定两位，则16位数字表示只能在8个周期内形成。然而，这种方法存在的问题是，在确定数字表示的低有效位所需的更精细的分辨率下，形成参考信号所需的电路需要非常精确。这种电路通常具有相对高的功耗并且会占据电路布局上的大块面积。当这种电路跨多个SAR ADC电路复制时，功耗和电路面积会大大增加，超过单信道SAR ADC所需。
当接收典型的多输入多输出(multiple input,multiple output，MIMO)无线电时，其在并行处理多个接收信号。对于这种类型的接收器，具有快速和功率高效的ADC是特殊的优先级。其他设备中也有类似问题，尤其是并行处理多个ADC操作的设备。
需要改进ADC设计。
发明内容
根据一种设置，提供了一种生成输入信号的电压的数字表示的模数转换器，所述模数转换器包括：多个电压生成器，每个电压生成器具有一个控制输入并能够生成电压取决于施加到所述控制输入的信号的输出；比较级，用于将所述输入信号与所述电压生成器的一个或多个输出进行比较并且生成表示比较结果的一个或多个比较器输出；以及用于接收所述比较器输出的控制器，所述控制器用于：(i)使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示中的B1位；随后(ii)使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示中的B2位，其中V2小于V1。
这种设置可以提供一种有效的方式来形成模拟输入信号的数字表示。
B2可以小于B1。这可以放宽对在步骤(ii)中使用的电压生成器的要求。
B2可以等于B1。这可以在阶段(i)和阶段(ii)之间提供简化步骤。
V2可以等于1。这允许在步骤(ii)中仅使用一个电压生成器，意味着对所有其它电压生成器的性能要求可能较低。
V1可以等于2^B1–1。V2可以等于2^B2–1。这可以有效地通过二元范式确定数字输出个各位。
相比于在步骤(ii)中估计的位，在步骤(i)中估计的位是数字表示的更有效位。这使得在步骤(i)中估计的位用于驱动在步骤(ii)中使用的电压生成器。
所述控制器可以用于在步骤(i)中促使所述V1个电压生成器同时生成它们的相应输出。这可以使得输入相对更快地形成。
所述控制器可以用于：在步骤(i)和步骤(ii)之间执行使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出的步骤。根据所产生的比较器输出，所述控制器可以补偿那个或那些电压生成器与在步骤(i)中采用的电压生成器之间的任何偏移。这可以避免需要所有所述电压生成器都精确地相互匹配。
所述比较级可以包括多个比较器。每个比较器可以用于将所述输入信号与所述电压生成器中的相应一个电压生成器的输出进行比较。这可以提供有效的电路布局。
在步骤(ii)中采用的所述或每个电压生成器的功率效率可以低于在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器。这可以减少功率使用。
在步骤(ii)中采用的所述或每个电压生成器可以比在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器精确。这使得仅在步骤(i)中使用的电压生成器具有更宽松的部件公差。
在步骤(ii)中采用的所述或每个电压生成器能够生成电压的分辨率可以比在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器的更高。这使得仅在步骤(i)中使用的电压生成器具有更宽松的部件公差。
所述控制器可以用于在步骤(ii)期间将在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器设为停顿状态。这可以减少功率使用。
所述控制器可以用于在对单个输入信号执行所述步骤(ii)之前对同一输入信号多次执行所述步骤(i)，以及在所述步骤(i)的每个迭代中估计所述数字表示的不同位。这可以有效地确定输入信号的数字表示的多个位。
所述控制器可以用于在对单个输入信号执行所述步骤(i)之后对同一输入信号多次执行所述步骤(ii)，以及在所述步骤(ii)的每个迭代中估计所述数字表示的不同位。这可以有效地确定输入信号的数字表示的多个位。
在另一设置中，提供了一种包括射频输入和采样电路的信号接收器，所述采样电路用于周期性对从射频输入获得的接收信号的电压进行采样，所述采样电路包括：多个缓冲区，用于在相应时间存储所述接收信号的相应样本；以及如上文阐述的多个模数转换器，每个模数转换器用于将相应缓冲器的内容作为其输入信号。
在另一设置中，提供了一种在模数转换器中生成输入信号的电压的数字表示的方法，所述模数转换器包括：多个电压生成器，每个电压生成器具有一个控制输入并且能够生成电压取决于施加到所述控制输入的信号的输出；以及比较级，用于将所述输入信号与所述电压产生器的一个或多个输出进行比较并且生成表示比较结果的一个或多个比较器输出；所述方法包括：(i)使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B1位；随后(ii)使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B2位，其中，V2小于V1。
附图说明
现将参考附图通过示例的方式对本发明进行描述。
在附图中：
图1示出了多信道SAR ADC的一个电路。
图2示出了转换算法中的步骤。
图3示出了一种计算多个子ADC的控制字的方式。
图4示出了使用图3中的电路的步骤。
图5示出了多信道SAR ADC的另一个电路。
图6示出了四输入比较器。
具体实施方式
图1示出了多信道SAR ADC的一个电路。该电路包括第一、第二和第三电压生成器1、2和3。每个电压生成器关联一个相应的比较器5、6和7。比较器的输出馈送到逻辑单元4。该电路接收信号Vin，该信号是一个模拟信号，该模拟信号的数字表示待生成。
在本示例中，每个电压生成器具有进行不同操作的两个平衡电路(1a/1b，2a，2b，3a/3b)。这些电路的输出在各个比较器中进行比较。例如，参考电压生成器1的电路1a，每个平衡电路包括一系列电容器10。配置电容器，使得除第一个电容器以外的每个电容器的电容是前一电容器的两倍，如图1中的符号“C”、“2C”或“20C”、“21C”所指示。其它方案也是可能的。每个电容器的一个支路可以耦合到选择的一个地线、供电电压Vref或相应开关12的输入信号Vin。开关在逻辑单元4生成的选择信号13的控制下运行。每个电容器的另一支路连接到将一个输入提供给比较器5的输入轨15。
将描述使用其中一个电压生成器来确定信号的数字表示的过程。在第一步骤处，控制开关以将所有电容器耦合到输入信号Vin。另外，使电容器的顶板短路到Vcmm。这将输入信号采样到电容器10上。然后，在采样之后的第一步骤中操作开关以将所有电容器接地。这时，比较器输入电压等于反向输入信号。在采样之后的每个后续迭代中，将(任一侧的)最大电容器连接到Vref。然后可以在比较器中对输入轨上的电压进行比较。比较器的输出传递到逻辑单元4，逻辑单元4根据比较来确定所需数字表示的最高有效位是0还是1。一旦已知最高有效位，就可以重复该过程，其中，在比较步骤期间，将最大电容器设为接地或Vref，如现在已知的最高有效位值所指示，而且在第一步骤中将下一最大电容器视为最大。可以重复本过程以确定数字表示的所有位。通过这种类型的单个电压生成器操作的SAR DAC是已知的。其它非开关寄生电容器可以连接于输入轨与地线之间。
耦合电容器的其它方案是已知的，例如单调转换算法，其中，一旦电容器连接到VREF，电容器在剩余转换周期内就保持连接到VREF。
在图1的系统中存在3个这样的电压生成器，它们均具有各自的比较器。每个电压生成器由来自逻辑单元的单独控制信号(13、14、15)控制。逻辑单元用于组合使用这些电压生成器以通过下文所描述的方式确定输入信号Vin的数字表示。为此，逻辑单元可以配置在硬件中以执行实现该功能所需的操作。替代性地，或另外，逻辑单元可以包括处理器和存储器，该存储器以非瞬时性方式存储由处理器执行以进行所需操作的软件代码。逻辑单元可以是单个硬件元件或可以分散于多个硬件元件之间。
在图1的系统中，其中一个电压生成器(2)的开关电容器多于其它电压生成器(1、3)。在每个电压生成器中，每个平衡电路中的开关电容器可以按照2的幂设置为串行运行，电压生成器2中的冗余开关电容器级20除外。选择开关电容器，使得所有电压生成器中的最大开关电容器具有基本相同的值：例如，相同值加或减5％、3％或1％。通过这种设置，如果电压生成器3和1在它们的各平衡电路中包含N个开关电容器，且每个开关电容器的值按2的幂运行，那么，那些电容器的值与较大电容生成器2的每个平衡电路中的最大N个电容器基本相同。这意味着可以组合使用3个电压生成器以并行确定输出信号的数字表示中的2位。例如，电压生成器1和其比较器5可以用于区分位结果00和01，电压生成器2和其比较器6可以用于区分位结果01和10，电压生成器3和其比较器7可以用于区分位结果10和11。逻辑单元用于基于并行比较的输出来确定位结果。
这样并行使用多个电压生成器和比较器可以减少确定数字输出的所有位所需的时间。然而，为了使电压生成器电路在小电容下生成准确电压，电路通常很大或者很耗电或者两者兼有。通过在所有电压生成器上重复这种复杂性，这些缺点将倍增。相反，在图1的系统中，较小电容器仅出现在其中一个电压生成器(2)中。剩余的电压生成器(1、3)仅具有较大电容器。为了利用这种系统，并行使用多个电压生成器和比较器来生成输入信号的数字表示中的较高有效位。然后，仅使用具有更精密的标度电容器的电压生成器2来生成较低有效位。在这种设置下，电压生成器1和3不具有更精密的标度电容器，不需要制造为与电压生成器2具有相同公差和/或稳定性，并且可以是一种比电压电容器2耗电少的设计。
如果更精密的电压生成器2中的电容比与较粗糙的电压生成器1、3的电容比不完全匹配，则以下情况也是有可能的：由组合操作的电压生成器形成的数字表示的最低有效位可能与由单独操作的更精密电压生成器生成的对应位不匹配。为了说明这点，可以在过程从使用多个电压生成器切换到使用较少电压生成器时执行额外校准步骤。该步骤使用电容器级20。该额外校准步骤将结合图2进行描述。
图2为示出模拟输入信号的12位数字表示的形成的时序图。在本示例中，每个粗糙电压生成器均具有6个开关电容器电平，而精密电压生成器具有12个开关电平加上1个冗余电平。在第一阶段30中，使用所有3个电压发生器连续执行3次并行比较。这些产生了所需数字表示的6个最高有效位。在第二阶段31中，相对于精密电压生成器估计的值对这6个最高有效位的数字估计进行校验。然后，在第三阶段32中，仅使用精密电压生成器执行连续6次比较，估计6个最低有效位。当最后6个步骤正在执行时，可以将粗糙电压生成器和/或它们的比较器置于低功率状态。
现在将更详细地描述冗余步骤。在3个并行步骤结束时，数字表示可能已经被确定为100101XXXXXX。由于电压生成器之间的电容器的值中存在潜在差异，所以单独使用的精密电压生成器可能已经确定值为100100XXXXXX或100111XXXXX。在冗余步骤中，可以使用精密电压生成器来估计最高有效未知位(第七个)，其中加载的电压生成器的更有效电容器对应于先前确定的位(1000101)。如果该操作表示第七个MSB为1，则在下一步骤33中，系统校验6个MSB是100101还是100111。否则，在下一步骤33中，系统校验6个MSB是100100还是100101。这样可以计算出电压生成器之间的任何偏移。如果电压生成器精确匹配，或已经从先前的数字化操作获知任何偏移，则可以省略步骤33.
总而言之，在转换周期的第一阶段中，图1中的SAR ADC使用每步2位转换算法。在随后的第二阶段中，切换到使用单个电压生成器和比较器的每步1位算法。对部分过程使用每步2位算法比仅以每步1位模式操作的SAR ADC具有速度优势。对部分过程使用每步1位算法可以使放宽在每步2位模式下使用的组件的准确度低、大小和/或功率消耗。在电路级，这会产生一个或多个以下益处：速度能力更高和/或子ADC的数量减少，避免了需要在电压生成器之间精确匹配电容器/比较器，因为存在冗余步骤和至少在粗糙电压生成器中使用大小相对小的电容器的能力；放宽了对粗糙比较器的噪声/偏移要求；功率效率；放宽了对Vref精度和快速沉降的要求。
如上所述，在图1的实施例中，将输入信号Vin采样到3个电压生成器中，每个电压生成器包含按照2的幂设置的一对电容器组。精密电压生成器2用在转换的每步2位和每步1位阶段中。仅在每步2位阶段中使用2个粗糙电压生成器。由于每步2位阶段之后的任何残余误差将在冗余转换步骤中进行校正(假设误差大小小于冗余步骤的大小)，所以可以容忍采样失配、电容器失配、比较器偏移和噪声。具体而言，输入电容主要由精密电压生成器的电容确定，因为2个粗糙电压生成器比精细电压生成器小得多。
在每步1位阶段中，可以关闭2个粗糙电压生成器和其比较器，节省功率。
在每步2位阶段中，相对于一组3个参考电压进行比较。例如，在第一步骤中，当确定了2个MSB时，参考电压为0、+1/2*FS和–1/2*FS，其中FS表示ADC的满幅电压范围。在第二步骤中，根据前一步骤的结果确定第三和第四MSB，
-如果前一比较步骤的结果为000，参考电压为–3/4*FS、(–3/4+1/8)*FS、(–3/4–1/8)*FS。也就是说，信号电平小于–1/2*FS。
-如果前一比较步骤的结果为001，则参考电压为–1/4*FS、(–1/4+1/8)*FS、(–1/4–1/8)*FS。也就是说，信号电平在–1/2*FS和0之间。
-如果前一比较步骤的结果为011，则参考电压为1/4*FS、(1/4+1/8)*FS、(1/4–1/8)*FS。也就是说，信号电平在0和1/2*FS之间。
-如果前一比较步骤的结果为111，则参考电压为3/4*FS、(3/4+1/8)*FS、(3/4–1/8)*FS。也就是说，信号电平大于1/2*FS。
在图1的实施例中，粗糙电压生成器由来自逻辑单元4的13、15处的不同数字码字驱动。这样的优点是允许随意选择参考电压。然而，这样可能使逻辑单元4中的数字逻辑变得复杂，因此速度降低。这在高速SAR ADC中尤其重要，在高速SAR ADC中，数字逻辑通常异步实施。
图3示出了可以降低粗糙(“辅助”)电压生成器(“CDAC”)产生控制字的开销的逻辑单元4的实现。本方法依赖于单调电压生成器编码，并且假设电压发生器电容器的二进制大小：即控制字中的每位对应于电压发生器中的相应电容器级。设置电路，使得粗糙/辅助电压生成器的控制字与精密电压发生器的控制字在单个相应位上有所不同这减少了关键路径延迟的任何增加。图4示出了这一点在操作中的示例。在第一步骤50中，CDAC40(参见图3)为MSB在11和10之间做出确定，CDAC41在10和01之间做出确定，CDAC42在01和00之间做出确定。在图4中，假设确定MSB为11。然后，在下一步骤51中，使用相似逻辑确定下两个MSB。在图4中，假设下两个MSB确定为01，从而将1101给4个MSB为。本过程可以如图所示重复进行。
图5示出了SAR ADC的替代性实施例。在本实施例中，对于图1的实施例，首先按照多位并联方式然后按照单位串联方式确定所需数字值的MSB。
在图5的实施例中，仅将输入信号Vin采样到精密电压发生器60中。辅助/粗糙电压发生器61、62用于将采样电压移动所需量，从而在它们的比较器63、64处进行适当比较，以估计所需数字值。本方法的益处可以包括：稍微减少输入电容和降低控制逻辑单元65中的关键路径的复杂度，因为只需要驱动精密电压发生器60。本方法采用用来将输入信号Vin与参考信号进行比较的辅助比较器63、64。当比较器运行在差分信号上时，本方法使用如图5所示的四输入比较器。控制逻辑65对先前比较结果进行解码，并且根据该解码，计算要施加到精密电压发生器60的下一码字。控制逻辑65为辅助电压生成器61、62生成固定的参考电压偏移值，但是由于它们并非取决于先前比较结果，所以它们不会影响ADC的速度。图6示出了图5中使用的这类四输入比较器的示例设计。
在图1和图5中，每个电容器均示为单个电容器设备。其可以由并联和/或串联的多个电容器设备构成。
在上述示例中，电压生成器以不同的形式设置，具有两个匹配电容器组。众所周知，在SAR DAC的其它形式中，一个或多个电压生成器可以具有单组电容器并且可以在非差分模式下运行。
在上述示例中，存在3个电压生成器。也可以存在其它数量的电压生成器。例如，在第一级中，可以并行确定3位；接着，可以关闭一些电压生成器并且并行确定2位；然后，可以关闭所有电压生成器，仅余一个电压生成器，该电压生成器可以确定数字输出的剩余位。
申请方在此单独公开本文描述的每一个体特征及两个或两个以上此类特征的任意组合。以本领域技术人员的普通知识，能够基于本说明书将此类特征或组合作为整体实现，而不考虑此类特征或特征的组合是否能解决本文所公开的任何问题；且不对权利要求书的范围造成。本申请表明本发明的各方面可由任何这类单独特征或特征的组合构成。鉴于前文描述可在本发明的范围内进行各种修改对本领域技术人员来说是显而易见的。

Claims (17)

1.一种生成输入信号的电压的数字表示的模数转换器，其特征在于，所述模数转换器包括：
多个电压生成器，每个电压生成器具有一个控制输入并且能够生成电压取决于施加到所述控制输入的信号的输出；
比较级，用于将所述输入信号与所述电压生成器的一个或多个输出进行比较并且生成表示比较结果的一个或多个比较器输出；以及
用于接收所述比较器输出的控制器，所述控制器用于：
(i)使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计B1位数字表示；随后
(ii)使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计B2位数字表示；
其中，V2小于V1。
2.根据权利要求1所述的模数转换器，其特征在于，B2小于B1。
3.根据权利要求2所述的模数转换器，其特征在于，B1＝B2+1。
4.根据任意前述权利要求所述的模数转换器，其特征在于，V2等于1。
5.根据任意前述权利要求所述的模数转换器，其特征在于，V1＝2^B1–1且V2＝2^B2–1。
6.根据任意前述权利要求所述的模数转换器，其特征在于，相比于在步骤(ii)中估计的位，在步骤(i)中估计的位是数字表示的更高有效位。
7.根据任意前述权利要求所述的模数转换器，其特征在于，所述控制器用于在步骤(i)中促使所述V1个电压生成器同时生成它们的相应输出。
8.根据任意前述权利要求所述的模数转换器，其特征在于，所述控制器用于：在步骤(i)和步骤(ii)之间执行使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出的步骤，以及根据所产生的比较器输出补偿那个或那些电压生成器与在步骤(i)中采用的电压生成器之间的任何偏移。
9.根据任意前述权利要求所述的模数转换器，其特征在于，所述比较级包括多个比较器，每个比较器用于将所述输入信号与所述电压生成器中的相应一个电压生成器的输出进行比较。
10.根据任意前述权利要求所述的模数转换器，其特征在于，在步骤(ii)中采用的所述或每个电压生成器的功率效率低于在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器。
11.根据任意前述权利要求所述的模数转换器，其特征在于，在步骤(ii)中采用的所述或每个电压生成器比在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器精确。
12.根据任意前述权利要求所述的模数转换器，其特征在于，在步骤(ii)中采用的所述或每个电压生成器能够生成电压的分辨率比在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器的更高。
13.根据任意前述权利要求所述的模数转换器，其特征在于，所述控制器用于在步骤(ii)期间将在步骤(i)中采用而没有在步骤(ii)中采用的所述或每个电压生成器设为停顿状态。
14.根据任意前述权利要求所述的模数转换器，其特征在于，所述控制器用于在对单个输入信号执行所述步骤(ii)之前对同一输入信号多次执行所述步骤(i)，以及在所述步骤(i)的每个迭代中估计所述数字表示的不同位。
15.根据任意前述权利要求所述的模数转换器，其特征在于，所述控制器用于在对单个输入信号执行所述步骤(i)之后对同一输入信号多次执行所述步骤(ii)，以及在所述步骤(ii)的每个迭代中估计所述数字表示的不同位。
16.一种包括射频输入和采样电路的信号接收器，所述采样电路用于周期性对从所述射频输入获得的接收信号的电压进行采样，其特征在于，所述采样电路包括：
多个缓冲器，用于在相应时间存储所述接收信号的相应样本；以及
根据权利要求1至15中任一项所述的多个模数转换器，每个模数转换器用于将相应缓冲器的内容作为其输入信号。
17.一种在模数转换器中生成输入信号的电压的数字表示的方法，其特征在于，所述模数转换器包括：
多个电压生成器，每个电压生成器具有一个控制输入并且能够生成电压取决于施加到所述控制输入的信号的输出；以及
比较级，用于将所述输入信号与所述电压生成器的一个或多个输出进行比较并且生成表示比较结果的一个或多个比较器输出；
所述方法包括：
(i)使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B1位；随后
(ii)使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生成器生成相应输出，并且根据所产生的比较器输出来估计数字表示的B2位；
其中，V2小于V1。
CN201680088686.1A 2016-08-30 2016-08-30 模数转换器 Pending CN109937536A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/070366 WO2018041332A1 (en) 2016-08-30 2016-08-30 Analogue to digital converter

Publications (1)

Publication Number Publication Date
CN109937536A true CN109937536A (zh) 2019-06-25

Family

ID=56802509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680088686.1A Pending CN109937536A (zh) 2016-08-30 2016-08-30 模数转换器

Country Status (4)

Country Link
US (1) US10601433B2 (zh)
EP (1) EP3501108A1 (zh)
CN (1) CN109937536A (zh)
WO (1) WO2018041332A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114389610A (zh) * 2021-12-30 2022-04-22 北京力通通信有限公司 模数转换器系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11050431B1 (en) * 2020-08-10 2021-06-29 Ncku Research And Development Foundation Single-ended successive approximation register analog-to-digital converter
TWI750797B (zh) * 2020-09-07 2021-12-21 財團法人成大研究發展基金會 單端循續漸近式類比至數位轉換器
CN114244368B (zh) * 2020-09-09 2024-07-16 财团法人成大研究发展基金会 单端循序渐进式模拟至数字转换器
TWI792438B (zh) * 2021-07-22 2023-02-11 瑞昱半導體股份有限公司 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309778A1 (en) * 2008-06-11 2009-12-17 Nec Electronics Corporation Successive approximation type analog/digital converter and operation method of successive approximation type analog/digital converter
CN103873058A (zh) * 2012-12-17 2014-06-18 达斯特网络公司 防混叠采样电路及模数转换器
CN104639164A (zh) * 2015-02-10 2015-05-20 东南大学 应用于单端sar adc的二进制电容阵列及其冗余校准方法
CN104702285A (zh) * 2014-12-26 2015-06-10 华为技术有限公司 一种模数转换器及模数转换方法
CN204586631U (zh) * 2015-04-14 2015-08-26 张丰丰 一种物流末端配送车辆系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150038870A1 (en) * 2012-02-17 2015-02-05 Massachusetts Institute Of Technology Multi-Channel Scalable EEG Acquisition System on a Chip with Integrated Patient Specific Seizure Classification and Recording Processor
US9197239B2 (en) * 2014-01-08 2015-11-24 Maxlinear, Inc. Method and system for analog-to-digital converter with near-constant common mode voltage
US9148159B1 (en) * 2014-03-13 2015-09-29 Texas Instruments Incorporated Dual comparator-based error correction scheme for analog-to-digital converters
WO2016061784A1 (en) * 2014-10-23 2016-04-28 Lattice Semiconductor Corporation Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
US9385740B2 (en) * 2014-11-07 2016-07-05 Mediatek Inc. SAR ADC and method thereof
US9154151B1 (en) * 2014-12-22 2015-10-06 Altera Corporation Analog-to-digital converter circuits and methods
US9673832B2 (en) * 2015-05-15 2017-06-06 Mediatek Inc. Successive approximation analog-to-digital converter and accuracy improving method thereof
KR20170010515A (ko) * 2015-07-20 2017-02-01 삼성전자주식회사 적분기 및 sar adc를 포함하는 반도체 장치
US9871534B2 (en) * 2016-06-03 2018-01-16 Mediatek Inc. Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
KR102597604B1 (ko) * 2016-10-19 2023-11-10 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서
KR20180105027A (ko) * 2017-03-14 2018-09-27 에스케이하이닉스 주식회사 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터
US10312926B2 (en) * 2017-10-30 2019-06-04 Analog Devices Global Unlimited Company Noise-shaping analog-to-digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309778A1 (en) * 2008-06-11 2009-12-17 Nec Electronics Corporation Successive approximation type analog/digital converter and operation method of successive approximation type analog/digital converter
CN103873058A (zh) * 2012-12-17 2014-06-18 达斯特网络公司 防混叠采样电路及模数转换器
CN104702285A (zh) * 2014-12-26 2015-06-10 华为技术有限公司 一种模数转换器及模数转换方法
CN104639164A (zh) * 2015-02-10 2015-05-20 东南大学 应用于单端sar adc的二进制电容阵列及其冗余校准方法
CN204586631U (zh) * 2015-04-14 2015-08-26 张丰丰 一种物流末端配送车辆系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114389610A (zh) * 2021-12-30 2022-04-22 北京力通通信有限公司 模数转换器系统

Also Published As

Publication number Publication date
US10601433B2 (en) 2020-03-24
WO2018041332A1 (en) 2018-03-08
US20190253062A1 (en) 2019-08-15
EP3501108A1 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
CN109937536A (zh) 模数转换器
US11082056B2 (en) Analog to digital converter stage
US9219489B2 (en) Successive approximation register analog-to-digital converter
US20100026546A1 (en) Sar adc
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
US20110032134A1 (en) Digital-to-analog converter
US20140184434A1 (en) Analog/digital converter
CN104917524A (zh) 模数转换器
US11239853B1 (en) Hybrid analog-to-digital converter with multi-domain signal processing
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
US10020816B1 (en) Hybrid successive approximation register analog to digital converter
CN104967451A (zh) 逐次逼近型模数转换器
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
CN108880545B (zh) 一种流水线模数转换器比较器失调前台校准电路及方法
US11784653B2 (en) Hybrid analog-to-digital converter
CN104467855A (zh) 混合信号电路
CN110350919B (zh) 一种流水线模拟数字转换器
TWI792438B (zh) 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
WO2012129163A2 (en) Systems and methods for providing a pipelined anal og-to-digital converter
US11641209B2 (en) Time-interleaved analog to digital converter having randomization and signal conversion method
US9509327B2 (en) A/D converter and A/D converter calibrating method
CN102723949B (zh) 一种适用于流水线型模数转换器的数字后台校正方法
CN104753533B (zh) 一种分级共享式双通道流水线型模数转换器
US8878712B2 (en) Flash ADC shuffling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190625