CN114389610A - 模数转换器系统 - Google Patents

Abstract

本发明公开了一种模数转换器系统，涉及模数转换器技术领域。本发明包括采样保持电路模块、与采样保持电路模块相连接的量化器；采样保持电路模块，用于采样输入的信号，并对信号进行保持输送；量化器，用于将采样保持电路模块采样的信号量化为数字信号。本发明通过改进运算放大器的架构，并通过多级放大及前馈通路技术，在保证带内增益的同时大大提高放大器的GBW，本发明通过建模及电路模型仿真，保证环路的相位裕度及增益裕度，本发明通过校准来校正量化器的失调并引用动态锁存，从而提高量化器的速度。

Description

模数转换器系统

技术领域

本发明属于模数转换器技术领域，特别是涉及一种模数转换器系统。

背景技术

模数转换器，是指将连续变化的模拟信号转换为离散数字信号的器件/ 电路，常用的ADC结构有快闪型(Flash)、流水线型(pipelined)、逐次 逼近型(SAR)及过采样型(Sigma-Delta)等。其中过采样型又分为两种： 连续时间Sigma-Delta ADC(CT Sigma-Delta)和离散时间Sigma-Delta ADC (DT Sigma-Delta)，其中连续时间Sigma-Delta ADC更适用于高带宽的应 用且具有天然的抗混叠能力。

ADC中需要的环路滤波器，其中的运算放大器需要工作在很快的频率， 其单位增益带宽(GBW)需要大于10GHz，不易保证信号带宽内的高增益， 且对于阶数n>3的环路滤波器，由于其零极点非常复杂，保证环路的稳定性 非常困难，精度很高的CT Sigma-DeltaADC，其中反馈DAC的非线性极大的 影响整个ADC的性能，且工作在fs＝5GHz的量化器，它的失调与速度比较难 以保证。

发明内容

本发明的目的在于提供一种模数转换器系统，解决了现有技术中的模 数转换器不易保证信号带宽内的高增益、保证环路的稳定性非常困难的技 术问题。

为达上述目的，本发明是通过以下技术方案实现的：

一种模数转换器系统，包括采样保持电路模块、与采样保持电路模块 相连接的量化器；

采样保持电路模块，用于采样输入的信号，并对信号进行保持输送；

量化器，用于将采样保持电路模块采样的信号量化为数字信号。

可选的，模数转换器为过采样型模数转换器中的连续时间模数转换器。

可选的，连续时间模数转换器包括环路滤波器、与环路滤波器相连接 的量化器、与量化器相连接的数字滤波器、与环路滤波器和量化器相连接 的数模转化器。

可选的，模数转换器在使用时需要先进行测试，来确定模数转换器的 各项运行指标，模数转换器的评估指标包括分辨率、信噪比、信号噪声失 真比、无杂散动态范围、总谐波失真、有效位数；

信噪比是ADC的输出端信号功率与噪声功率之比，信噪比的计算公式 为：

信号噪声失真比是信号功率与电路噪声，量化噪声以及谐波失真功率 之和的比值，信号噪声失真比的计算公式为：

无杂散动态范围是信号功率与最大杂散功率的比值，无杂散动态范围 的计算公式为：

总谐波失真是总谐波功率与信号功率之比，总谐波失真的计算公式为：

可选的，有效位数使模数转换器实际能够达到的分辨率。有效位数可 通过信号噪声失真计算得到；分辨率是检测数字滤波器输出的数字码的位 宽。

本发明的实施例具有以下有益效果：

本发明通过改进运算放大器的架构，并通过多级放大及前馈通路技术， 在保证带内增益的同时大大提高放大器的GBW，本发明通过建模及电路模型 仿真，保证环路的相位裕度及增益裕度，本发明通过校准来校正量化器的 失调并引用动态锁存，从而提高量化器的速度。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有 优点。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解， 本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不 当限定。在附图中：

图1为本发明一实施例的ADC的系统框示意图；

图2为本发明一实施例的过采样型连续时间ADC示意图；

图3为本发明一实施例的ADC测试结果示意图；

图4为本发明一实施例的ADC后仿真结果示意图；

图5为本发明一实施例的ADC设计方案仿真结果示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进 行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例， 而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是 说明性的，决不作为对本发明及其应用或使用的任何限制。

为了保持本发明实施例的以下说明清楚且简明，本发明省略了已知功 能和已知部件的详细说明。

实施例1：请参阅图1-5所示，在本实施例中提供了一种模数转换器系 统，包括：采样保持电路模块、与采样保持电路模块相连接的量化器；

采样保持电路模块，用于采样输入的信号，并对信号进行保持输送；

量化器，用于将采样保持电路模块采样的信号量化为数字信号。

需要注意的是，本申请中所涉及的所有用电设备均可通过蓄电池供电 或外接电源。

本发明通过改进运算放大器的架构，并通过多级放大及前馈通路技术， 在保证带内增益的同时大大提高放大器的GBW，本发明通过建模及电路模型 仿真，保证环路的相位裕度及增益裕度，本发明通过校准来校正量化器的 失调并引用动态锁存，从而提高量化器的速度。

本实施例的模数转换器为过采样型模数转换器中的连续时间模数转换 器。

本实施例的连续时间模数转换器包括环路滤波器、与环路滤波器相连 接的量化器、与量化器相连接的数字滤波器、与环路滤波器和量化器相连 接的数模转化器。

本实施例的模数转换器在使用时需要先进行测试，来确定模数转换器 的各项运行指标，模数转换器的评估指标包括分辨率、信噪比、信号噪声 失真比、无杂散动态范围、总谐波失真、有效位数；

信噪比是ADC的输出端信号功率与噪声功率之比，信噪比的计算公式 为：

式中，Δ为ADC量化台阶，N为 ADC的分辨率，Ps和Pn分别为信号和噪声的功率；

信号噪声失真比是信号功率与电路噪声，量化噪声以及谐波失真功率 之和的比值，信号噪声失真比的计算公式为：

PD为谐波失真功率；

无杂散动态范围是信号功率与最大杂散功率的比值，无杂散动态范围 的计算公式为：

P_spur为带内最大杂散功率；

总谐波失真是总谐波功率与信号功率之比，总谐波失真的计算公式为：

具体的，本发明需要的ADC需要位宽>14bit，根据以上公式，可以求 得本项目对ADC信噪比的要求为SNR>85.72dB。

Sigma-Delta ADC所能达到的理论峰值SNR为：

式中：B为量化器的精度(bit)，n为环路滤波器阶数，OSR(oversampling ratio)为过采样率，其定义为ADC的采样频率与两倍信号带宽的比值，即：

根据Sigma-Delta ADC所能达到的理论峰值SNR与系统要求SNR>85.72dB，可以得出需要设计的最小过采样率OSR、量化器精度B及环 路滤波器的阶数n。由于我们系统支持的最大带宽需要达到200MHz，考虑 工艺所能支持的最快采样频率，取fs＝5GHz，即OSR＝12。为了达到预期的 SNR，需要设计B>3和n>3。

本实施例的有效位数使模数转换器实际能够达到的分辨率。有效位数 可通过信号噪声失真计算得到；分辨率是检测数字滤波器输出的数字码的 位宽。

具体的，本发明需要ADC的精度比较高(位宽>14bit)且支持的带宽 需要高达200MHz，能选用的ADC结构有流水线型(Pipelined)和连续时间 过采样型(Sigma-Delta)两种。其中流水线型(Pipelined)ADC的输入负 载较大，为了达到>14bit的精度和200MHz的信号带宽，需要非常高的功耗。 CT Sigma-Delta ADC可以通过采样和噪声整形技术来提升精度，且对前级 的负载较轻，更适用于本发明。

结构	功耗	速度	精度	面积
					快闪型(Flash)	低	高	低	高
流水线型(Pipelined)	高	中高	中高	中
					逐次逼近型(SAR)	低	低中	中高	低
过采样型(Sigma-Delta)	中高	低中	高	中

具体的，如图2所示一个数字滤波器来得到特定带宽内的信号，数字 滤波器的设计方案详见相应章节。CT Sigma-Delta ADC通过DAC反馈、环 路滤波器等方式实现对信号的低通及对噪声的高通，通过噪声整形的方式 得到带宽内的高信号-噪声比(Signal-to-Noise Ratio，SNR)。

具体的，本发明通过改进运算放大器的架构，通过多级放大及前馈通 路技术，在保证带内增益的同时大大提高放大器的GBW。

对于高阶环路滤波器的稳定性问题，通过详尽的matlab建模及电路模 型仿真，保证环路的相位裕度及增益裕度。

对于反馈DAC的线性度，通过本单位对于DAC设计的积累，引入动态 元件匹配技术来保证DAC的线性度。

高速低失调量化器设计方面，通过校准来校正量化器的失调，并引用 动态锁存技术提高量化器的速度。

利用以上方式来设计和解决ADC中遇到的问题，本单位已经有一定的 积累，图3为本单位基于65nm工艺设计的一款fs＝1.5GHz，带宽62.5MHz 的CT Sigma-Delta ADC的测试结果，可以从测试结果看出，该ADC的测试 峰值SNR为70dB。图4为本单位基于已流片版本改进的fs＝2GHz，带宽100MHz 的ADC的后仿真结果，其峰值SNR为74dB。基于以上积累，利用28nm工艺 器件速度远大于65nm工艺的特性，在28nm下运放速度、器件匹配、逻辑 速度等指标都可以提升，因此其环路特性、DAC匹配、量化器位数都可以有 显著提高。根据28nm基础仿真对于各关键模块指标的预估，设计新的CT Sigma-Delta ADC的信号传递函数及噪声传递函数，采用matlab建模仿真 得到的ADC特性如图5所示，它的峰值SNR可达89dB。

实施例2：一种模数转换器，其特征在于，包括：第一逐次逼近块以及 第二逐次逼近块，用于轮流对输入电压进行采样；噪声整形电路，交替地 从该第一逐次逼近块接收第一残余电压以及从该第二逐次逼近块接收第二 残余电压，并且输出噪声整形信号以注入该第一逐次逼近块与该第二逐次 逼近块中，其中，当所述第一逐次逼近块和所述第二逐次逼近块中一个对 输入电压进行采样时，所述第一逐次逼近块和所述第二逐次逼近块中另一 个执行该输入电压的逐次逼近；多工器，交替地输出来自该第一逐次逼近 块的该输入电压的第一数字表示以及来自该第二逐次逼近块的该输入电压 的第二数字表示，以形成该输入电压的数字表示；该第一逐次逼近块及该 第二逐次逼近块在各自的输入采样时段内采样该输入电压；该第一逐次逼 近块及该第二逐次逼近块在各自的逐次逼近转换时段内执行该输入电压的 逐次逼近；该第一逐次逼近块及该第二逐次逼近块在各自的残余采样时段 内分别维持该第一残余电压及该第二残余电压以供该噪声整形电路采样； 该第一逐次逼近块的输入采样时段与该第二逐次逼近块的逐次逼近转换时 段及/或残余采样时段重叠；该第二逐次逼近块的残余采样时段接着该第二 逐次逼近块的逐次逼近转换时段；该第一逐次逼近块的输入采样时段与该 第二逐次逼近块的逐次逼近转换时段同时开始，及/或，该第一逐次逼近块 的输入采样时段与该第二逐次逼近块的残余采样时段同时结束；该第二逐 次逼近块的输入采样时段接着该第一逐次逼近块的输入采样时段；该第一逐次逼近块的输入采样时段持续整个输入采样周期，该第二逐次逼近块的 逐次逼近转换时段及残余采样时段均持续半个输入采样周期；该第一逐次 逼近块的逐次逼近转换时段与该第二逐次逼近块的残余采样时段及/或输 入采样时段重叠；其中，该第二逐次逼近块的输入采样时段接着该第二逐 次逼近块的残余采样时段；该第一逐次逼近块的逐次逼近转换时段与该第 二逐次逼近块的残余采样时段同时开始，及/或，该第一逐次逼近块的逐次 逼近转换时段与该第二逐次逼近块的输入采样时段同时结束；该第一逐次 逼近块的逐次逼近转换时段持续整个输入采样周期，该第二逐次逼近块的 残余采样时段及输入采样时段均持续半个输入采样周期；该第二逐次逼近 块的残余采样时段接着该第一逐次逼近块的输入采样时段；上述实施例可 以相互结合。

加权电容阵列的顶板TP耦接至比较器，以用于逐次逼近试验(通过比 较器输出一系列的比较结果来切换加权电容阵列从而逐次逼近输入电压 Vin的值)。在本公开中，逐次逼近的残余电压(residuevoltage，以下表 示为Vres)(例如，从加权电容阵列的顶板TP取回的电压值)进一步用来 发展噪声整形技术。从残余电压Vres产生一噪声整形信号(以下表示为Sns) 并送给比较器的负输入端(－)，从而对SARADC的量化噪声和比较器噪声 进行衰减。

加权电容阵列输出的残余电压Vres转换为噪声整形信号Sns，并提供 至比较器的负输入端。对于N位模拟至数字转换，在比较器作出第N个(Nth) 决定之后，可以从加权电容阵列的顶板TP得到残余电压Vres。因此，残余 电压Vres包含噪声信息。在被噪声整形电路处理之后，残余电压Vres被 转换为噪声整形信号Sns以对随后的模拟至数字转换中的噪声进行整形。 一等效信号流程。噪声整形电路在SARADC的z转移函数中引入了一个回路 滤波器。通过噪声整形技术，可以降低量化噪声Q甚至比较器噪声。

噪声整形电路可以仅包括电池电容，与加权电容阵列的顶板TP共享电 荷(charge-shared)。在一些示例中，噪声整形电路可以进一步包括：积 分器，耦接至该电池电容。噪声整形电路可以包括：级联电路，形成回路 滤波器。任何能够模仿模拟至数字转换器中的噪声的电路均可以作为该噪 声整形电路。

实施例3：一种模数转换器，包括所述模数转换器包括：多个电压生成 器，每个电压生成器具有一个控制输入并且能够生成电压取决于施加到所 述控制输入的信号的输出；

比较级，用于将所述输入信号与所述电压生成器的一个或多个输出进 行比较并且生成表示比较结果的一个或多个比较器输出；以及

用于接收所述比较器输出的控制器，所述控制器用于；

使用信号传送V1个所述电压生成器的所述控制输入以促使每个电压生 成器生成相应输出，并且根据所产生的比较器输出来估计B1位数字表示； 随后；

使用信号传送V2个所述电压生成器的所述控制输入以促使每个电压生 成器生成相应输出，并且根据所产生的比较器输出来估计B2位数字表示； 其中，V2小于V1。

实施例4：一种模数转换器，包括第一电容性数模转换器，包括n位， 将所述n位中的第k位设定为第一二进制数值以提供第一模拟信号，利用 次有效于第k位的第0位到第(k-1)位将第一模拟信号转换为第一数字码， 将n位中的第k位设定为第二二进制数值以提供第二模拟信号，并利用次 有效于第k位的第0位到第(k-1)位将第二模拟信号转换为第二数字码， 其中，k是范围为1到n的整数；以及控制电路，根据第一数字码以及第二 数字码估算第k位的权重，以校正第一电容性数模转换器；第一电容性数 模转换器还对模拟输入进行取样，且将已取样的模拟输入转换为n位数字 输出码；以及控制电路还根据第k位的已估算的权重校正n位数字输出码 的第k位数字输出码；控制电路还将小信号噪声加入到第一模拟信号以及 第二模拟信号中；以及小信号噪声的平均值实质上等于0；第一电容性数模转换器还包括多个量化位，第一电容性数模转换器利用多个量化位估算第 一模拟信号的第一量化误差以及估算第二模拟信号的第二量化误差，其中， 多个量化位的精度小于n位的精度；以及控制电路还根据第一数字码、第 二数字码、第一量化误差、以及第二量化误差估算第k位的权重；第k位 具有第一权重，其中，第一权重小于第0位到第(k-1)位的权重的和；桥 电容器，耦接于第一电容性数模转换器；以及第二电容性数模转换器，耦 接于桥电容器，包括m位，其中，m位的第i位具有第二权重，第二权重小 于第0位到第(i-1)位的权重的和；第一电容性数模转换器包括对应于n 位的多个电容，控制电路还根据已估算的权重对电容进行校正；第一电容 性数模转换器，包括n位，将n位中的第k位设定为第一二进制数值以提 供第一模拟信号，将第一小信号噪声加入到第一模拟信号，并利用次有效 于第k位的第0位到第(k-1)位将已加入第一小信号噪声的第一模拟信号 转换为第一数字码，其中，k是范围为1到n的整数；以及控制电路，根据 第一数字码估算第k位的权重，以校正第一电容性数模转换器；第一小信 号噪声的平均值实质上等于0；第一电容性数模转换器还将n位中的第k位 设定为第二二进制数值以提供第二模拟信号，将第二小信号噪声加入到第 二模拟信号，并利用次有效于第k位的第0位到第(k-1)位将已加入第二 小信号噪声的第二模拟信号转换为第二数字码；以及控制电路，根据第一 数字码以及第二数字码估算第k位的权重；控制电路确定第一数字码以及 第二数字码之间的差值来表示第k位的权重；第一电容性数模转换器还包 括多个量化位，第一电容性数模转换器利用多个量化位估算第一模拟信号 的第一量化误差以及估算第二模拟信号的第二量化误差，其中，多个量化 位的精度小于n位的精度；以及控制电路，还根据第一数字码、第二数字 码、第一量化误差、以及第二量化误差估算第k位的权重；第一电容性数 模转换器还对模拟输入进行取样，且将已取样的模拟输入转换为n位数字 输出码；以及控制电路还根据第k位的已估算的权重校正n位数字输出码 的第k位数字输出码；第k位具有第一权重，其中，第一权重小于第0位 到第(k-1)位的权重的和；第一桥电容器，耦接于第一电容性数模转换器； 以及第二电容性数模转换器，耦接于桥电容器，包括m位，其中，m位的第 i位具有第二权重，第二权重小于第0位到第(i-1)位的权重的和；第一 电容性数模转换器包括对应于n位的多个电容，控制电路还用于根据已估 算的权重对电容进行校正；时钟产生器，产生包括采样周期以及转换周期 的采样时钟；取样保持电路，于第一采样周期对模拟输入信号作采样以产 生第一取样值，并于后续第二采样周期对模拟输入信号作采样以产生第二 取样值；存储电路，于后续第二采样周期保持第一取样值；电容性数模转 换器以及比较器，于第一转换周期将第一取样值转换为第一n位数字码， 并于后续第二采样周期对第一取样值执行模数转换，以多次恢复n位数字 码的第k位；以及控制电路，根据第一数字码的第k位以及已恢复的n位 数字码的第k位来确定数字输出码的第k位；控制电路将第一数字码中的 第k位以及已恢复的n位数字码的第k位中的大多数，确定为数字输出码 的第k位。多次为偶数次。电容性数模转换器包括多个电容，以及，控制 电路还用于校正多个电容。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第 一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或 先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描 述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实 施。

在本发明的描述中，需要理解的是，方位词如“前、后、上、下、左、 右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置 关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本发明和 简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的 装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能 理解为对本发明保护范围的限制；方位词“内、外”是指相对于各部件本 身的轮廓的内外。

Claims (10)

1.一种模数转换器系统，其特征在于，包括：采样保持电路模块、与采样保持电路模块相连接的量化器；

采样保持电路模块，用于采样输入的信号，并对信号进行保持输送；

量化器，用于将采样保持电路模块采样的信号量化为数字信号。

2.如权利要求1所述的一种模数转换器系统，其特征在于，模数转换器为过采样型模数转换器中的连续时间模数转换器。

3.如权利要求1所述的一种模数转换器系统，其特征在于，连续时间模数转换器包括环路滤波器、与环路滤波器相连接的量化器、与量化器相连接的数字滤波器、与环路滤波器和量化器相连接的数模转化器。

4.如权利要求1所述的一种模数转换器系统，其特征在于，模数转换器在使用时需要先进行测试，来确定模数转换器的各项运行指标，模数转换器的评估指标包括分辨率、信噪比、信号噪声失真比、无杂散动态范围、总谐波失真、有效位数。

5.如权利要求4所述的一种模数转换器系统，其特征在于，信噪比是ADC的输出端信号功率与噪声功率之比，信噪比的计算公式为：

6.如权利要求4所述的一种模数转换器系统，其特征在于，信号噪声失真比是信号功率与电路噪声，量化噪声以及谐波失真功率之和的比值，信号噪声失真比的计算公式为：

7.如权利要求4所述的一种模数转换器系统，其特征在于，无杂散动态范围是信号功率与最大杂散功率的比值，无杂散动态范围的计算公式为：

8.如权利要求4所述的一种模数转换器系统，其特征在于，总谐波失真是总谐波功率与信号功率之比，总谐波失真的计算公式为：

9.如权利要求4所述的一种模数转换器系统，其特征在于，有效位数使模数转换器实际能够达到的分辨率。有效位数可通过信号噪声失真计算得到。

10.如权利要求4所述的一种模数转换器系统，其特征在于，分辨率是检测数字滤波器输出的数字码的位宽。

Images