CN111371456A - 全动态范围ns sar adc中的二阶失配误差整形技术 - Google Patents

全动态范围ns sar adc中的二阶失配误差整形技术 Download PDF

Info

Publication number
CN111371456A
CN111371456A CN202010190251.6A CN202010190251A CN111371456A CN 111371456 A CN111371456 A CN 111371456A CN 202010190251 A CN202010190251 A CN 202010190251A CN 111371456 A CN111371456 A CN 111371456A
Authority
CN
China
Prior art keywords
error
capacitor array
cdac
capacitor
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010190251.6A
Other languages
English (en)
Other versions
CN111371456B (zh
Inventor
吴建辉
张力振
冯金宣
魏晓彤
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010190251.6A priority Critical patent/CN111371456B/zh
Publication of CN111371456A publication Critical patent/CN111371456A/zh
Application granted granted Critical
Publication of CN111371456B publication Critical patent/CN111371456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种抑制噪声整形(Noise‑Shaping,NS)逐次逼近寄存器型(Successive Approximation Register,SAR)模数转换器(Analogue‑to‑Digital Converters,ADC)中电容式数模转换器(Capacitive Digital‑to‑Analogue Converter,CDAC)失配误差的二阶整形技术。通过将前两个周期产生的失配误差反馈到当前周期,二阶失配误差整形得以实现。此外,在模拟域中,通过反转最高有效位CDAC来消除最低有效位CDAC反馈的值,从而消除动态范围的损耗。该技术可以直接嵌入到SAR ADC的工作环路中,仅需增加一个比较器的输入对和一个误差采样电容。仿真结果表明,采用该整形技术后,10‑bit NS SAR ADC的信噪失真比(signal to noise and distortion ratio,SNDR)由75.7提高到84.8dB,无杂散动态范围(spurious‑free dynamic range,SFDR)由78.2提高到107.3dB。

Description

全动态范围NS SAR ADC中的二阶失配误差整形技术
技术领域
本发明属于高精度模数转换器技术领域,涉及一种失配误差整形技术,尤其一种全动态范围NS SAR ADC中的二阶失配误差整形技术。
背景技术
比较器噪声和CDAC失配误差带来的非线性是限制SAR ADC精度的两个基本的因素。因此,近年来各种有效的解决办法被提出去增强SAR ADC的动态性能。
为了降低比较器噪声,NS SAR ADC将Sigma-Delta调制器的噪声整形能力引入到SAR ADC的工作机制中,从而将SAR ADC信号带宽内的比较器噪声调制到信号带宽外,进而达到更高的分辨率。
为了缓解CDAC失配误差带来的非线性,数字校准是一个非常具有吸引力的解决方法。数字校准通过对失配误差进行测量并在数字域进行补偿,进而可以完全消除失配误差。但是数字校准要么需要打断SAR ADC的正常工作,要么需要很长的时间收敛。另一种处理失配误差的方法是利用动态元件匹配技术(Dynamic Element Matching,DEM),其通过随机的选择温度码元件从而实现对失配误差的频谱整形。然而,DEM逻辑的硬件复杂度随分辨率呈现指数增加。因为这个原因,DEM通常只适用于4-bit以内的高位电容整形。所以DEM仅能够对高位电容失配误差进行一阶噪声整形,但是低位电容的电容失配依然存在。失配误差整形(Mismatch Error Shaping,MES)技术也是处理失配误差的有效方法。由于特殊的工作原理,MES技术可以直接应用到SAR ADC中而不需要增加额外的硬件开销。但是MES技术也有自己的缺陷。由于需要在采样阶段将上一个周期的量化值反馈到输入信号,因此信号输入范围和系统的动态范围严重缩小。此外,这种简单的反馈上一周期的量化值只能提供一阶整形效果,当失配误差较大时,MES对动态性能的提升很有限。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足,提供一种全动态范围的二阶失配误差整形技术,用于整形NS SAR ADC中电容失配误差引入的非线性。只需要增加一个比较器输入对和一个误差采样电容。该二阶失配误差整形技术能够有效提高NS SAR ADC的信噪比以及无杂散动态范围。
本发明具体采用以下技术方案解决上述技术问题:
一种全动态范围NS SAR ADC中的二阶失配误差整形技术,在SAR ADC的工作环路中增加一个误差采样电容,并在工作环路中的比较器上增加一个输入对。
所述失配误差整形技术具有以下步骤:
步骤1,CDAC电容阵列顶极板连接共模电压,同时将第n-1周期的转换结果反馈到CDAC电容阵列底极板,如果第n-1周期的转换结果等于1,电容底极板连接到负参考电压,否则连接到正参考电压;此外,误差采样电容保持复位操作;
步骤2,CDAC电容阵列顶极板和共模电压断开,将电容阵列底极板电压切换到和步骤1时相反的参考电压,使得第一误差2E(n-1)注入到电容阵列顶极板;同时,误差采样电容和电容阵列顶极板进行电荷共享,从而将2E(n-1)保存在误差采样电容上;其中,2E(n-1)表示两倍的LSB电容第n-1周期的误差;
步骤3,CDAC电容阵列顶极板连接输入信号,同时将第n-2周期的转换结果反馈到CDAC电容底极板,如果转换结果等于1,电容底极板连接到正参考电压;反之则连接到负参考电压;
步骤4,CDAC电容阵列顶极板和输入信号断开,将电容阵列底极板电压全部复位到共模电平,使得第二误差-E(n-2)注入到电容阵列顶极板;其中,-E(n-2)表示负的LSB电容第n-2周期的误差;
步骤5,将误差采样电容连接到比较器新增的输入对,从而将第一误差2E(n-1)注入信号通路中;第一误差2E(n-1)和第二误差-E(n-2)通过比较器进行累加组合成为2E(n-1)-E(n-2),然后进行第n个周期的SAR转换,将输入的模拟信号量化成为相应的数字码。
作为本发明进一步优选方案,若误差采样电容是CDAC电容阵列的β倍,则增益误差表示为1/(1+β),比较器新增的输入对的大小设置为原来的(1+β)倍。
本发明采用上述技术方案,能产生如下技术效果:
通过将本发明所提出的二阶失配误差整形技术嵌入SAR ADC工作环路中,能够有效抑制电容失配误差带来的非线性问题。本发明能够在仅仅需要增加一个比较器输入对和一个误差采样电容的情况下有效地对电容失配误差进行调制,能够明显改善NS SAR ADC的信噪比和无杂散动态范围。通过MATLAB建模仿真可知,带有3%电容失配的10bit NS SARADC在使用该整形技术后,信噪比从75.7dB提高到84.8dB,无杂散动态范围从78.2dB提高到107.3dB。
附图说明
图1是二阶MES结合SAR ADC的行为模型;
图2是本发明的带有二阶MES的10-bit NS SAR ADC示意图
图3是SFDR和SNDR随变量M变化的曲线;
图4是本发明二阶MES具体实现流程图;
图5是误差采样电容KT/C噪声的定义;
图6是SFDR和SNDR随变量β变化的曲线;
图7中的a是无MES和二阶MES的频谱对比;
图7中的b是一阶MES和二阶MES的频谱对比;
图8中的a是三种情况下SNDR蒙特卡洛仿真结果;
图8中的b是三种情况下SFDR蒙特卡洛仿真结果。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明提出了一种全动态范围NS SAR ADC中的二阶失配误差整形技术,在SARADC的工作环路中增加一个误差采样电容,并在工作环路中的比较器上增加一个输入对。MES的原理与噪声整形相似,其将失配误差的延迟版本反馈到当前周期,从而在z域构造失配误差的高通传递函数。假设MSB电容大小完全等于其数字权重,并用MSB电容大小作为参考去定义LSB电容第n个周期的失配误差E(n)。图1展示的是二阶MES应用到SAR ADC中的行为级模型。为了简单起见,这里忽略了量化误差和噪声。
在模拟域中,第n个周期的采样阶段,第n-1个周期中LSB失配误差E(n-1)和第n-2个周期中LSB失配误差E(n-2)的线性组合2E(n-1)-E(n-2)与输入信号Vin(n)一起注入信号通路中。然后,在转换阶段,从Vin(n)中依次移除MSB电容权重DACMSB(n)和带有失配的LSB电容权重DACLSBs(n)+E(n),转换结束后余量电压降为零。因此,我们得到以下公式
Vin(n)-(E(n)-2E(n-1)+E(n-2))=DACMSB(n)+DACLSBs(n) (1)
在数字域中,通过累加数字权值和相应量化码的乘积(DMSB(n)+DLSBs(n)),来重建相应的Vin(n):
Dout(n)=DMSB(n)+DLSBs(n)=Vin(n) (2)
其中Dout(n)表示数字权值乘以相应量化码的和。联立公式(1)和公式(2),然后执行z变换,我们可以得到数字输出的z域表达式:
Dout(z)=Vin(z)-E(z)·(1-2z-1+z-2) (3)
公式(3)展示的是一个二阶高通失配误差传递函数,其将失配误差进行二阶整形。
图2是本发明提出的带有二阶MES技术的10-bit NS SAR ADC示意图。其主要包括一个2-bit的Flash ADC,一个10-bit的SAR ADC和一个用于噪声整形的环路滤波器。SARADC的CDAC电容阵列分为两段,一段是2-bit的温度码MSB CDAC,另一段是8-bit的二进制码LSB CDAC。为了提高线性度,2-bit MSB CDAC采用基于共模(common-mode based,Vcm-based)的开关算法。同时为了降低SAR逻辑的复杂度,8-bit的LSB CDAC采样单调(monotonic)开关算法。Flash ADC的作用主要是提高转换速度以及降低功耗。首先用FlashADC来量化2-bit MSB,然后将数字码反馈到SAR ADC的CDAC。在电容阵列顶极板产生相应的余量电压后,SAR ADC继续进行剩余的量化。由于Flash ADC和SAR ADC之间存在失调电压,8-bit LSB CDAC中包含1-bit的级间冗余。2-bit MSB电容失配误差带来的非线性使用DEM技术压制,LSB电容失配误差则由本发明提出的二阶MES处理。由于NS和MES两者之间互不冲突,所以为了将重点集中在MES上,以下分析将忽略NS。
在MATLAB构建一个带有1%固定电容失配的10-bit SAR ADC模型。假设变量M表示电容阵列中从低位到高位方向带有失配误差的电容数。图3展示了仿真计算的SFDR和SNDR随着M变化的曲线。可以发现当最低的6-bit电容存在失配误差时,SAR ADC的动态性能基本不会受到影响。因此为了简便,我们假设只有高位的2-bit MSB和3-bit LSB1电容存在失配误差,而低6-bit LSB2的电容被认为是理想的。
图4是本发明的二阶MES具体实现流程图。在2-bit MSB段,温度码电容CMj(1≤j≤3)被分成大小相同的四个小电容Ctj,k(1≤k≤4)。具有全动态范围的二阶MES具体实现分为以下五个步骤:
步骤1,CDAC电容阵列顶极板连接共模电压,同时将第n-1个周期的转换结果反馈到LSB1段的电容阵列底极板。如果第n-1个周期的转换结果DLi(n-1)(i=8~7,7R)等于1,那么就将电容CLi的底极板连接到负参考电压;反之则连接到正参考电压。为了消除动态范围损失,电容Ctj,k(1≤j≤3,1≤k≤4)的底极板连接到和LSB1段相反的参考电压。其中j(1≤j≤3)的值每个周期都会进行更新,并且由DEM逻辑中的指针在上一周期的位置随机确定。考虑到电容Ctj,k存在失配误差,一个复用的2-bit用来整形他们之间的失配误差。因此,电容Ctj,k(1≤j≤3,1≤k≤4)被认为是理想的,他们的均值被当做一个参考去定义MSB到LSB的失配误差。此外,误差采样电容CS保持复位操作。
步骤2,CDAC电容阵列顶极板和共模电压断开。将电容阵列底极板电压切换到和步骤1相反的参考电压,使得两倍的第n-1个周期的误差2E(n-1)注入到电容阵列顶极板。与此同时,误差采样电容CS和电容阵列顶极板电压进行电荷共享,从而将2E(n-1)保存在误差采样电容上。
电荷共享引入增益损失:假设误差采样电容是CDAC电容阵列的β倍,则增益误差表示为1/(1+β)。为了补偿增益损失,额外的比较器输入对的大小设置为原来的1+β倍。
步骤3,进行SAR采样,与步骤1类似,CDAC电容阵列顶极板连接输入信号,同时将第n-2个周期的转换结果反馈到CDAC电容底极板。如果转换结果等于1,电容底极板连接到正参考电压;反之则连接到负参考电压。
步骤4,CDAC电容阵列顶极板和输入信号断开。将电容阵列底极板电压全部复位到共模电平,使得误差(-E(n-2))注入到电容阵列顶极板。
步骤5,将误差采样电容连接到比较器新增加的输入对,使得误差(2E(n-1)-E(n-2))注入到信号通路中。然后进行第n个周期的SAR转换,将输入的模拟信号量化成为相应的数字码。
通过以上步骤,具有全动态范围的二阶MES技术得以实现。
由于CS的无源采样会引入额外的噪声,因此还需要对此非理想因素进行分析。图5定义了CS引入的KT/C噪声,其主要分为两个部分:一部分来源于步骤1中CS的复位操作,另一部分来源于步骤2中CS的无源误差采样。KT/C噪声二次表达式可以表示为:
Figure BDA0002415609120000051
其中K表示玻尔兹曼常数,T表示绝对温度。该KT/C噪声只会降低SNDR,而对SFDR几乎没有影响。所以由CS引入的KT/C噪声并不会对MES的误差整形效果产生影响。为了达到高精度,CS的大小必须按照期望的SNDR来设置,以减小KT/C噪声的影响。此外,还有一个非理想因素是比较器不同输入对之间的失配。根据以上分析可知,比较器输入对的大小比值应该设置为1:(1+β)才能完全补偿增益误差。如果比较器输入对存在失配,将会影响MES的整形效果。为了达到最优的整形效果,该失配可以通过简单的前台校准在上电时消除掉。
在MATLAB中对本发明所提出的10bit NS SAR ADC进行建模,以有效验证本发明提出的二阶MES技术的有效性。电容失配的标准差设置为3%。当比值β由0.01增加到1时,1000次蒙特卡洛仿真结果如图6所示。从图中可以看到随着β的减小,SNDR呈现下降趋势。以理想的一阶MES为标准,当β大于0.05时,本发明的二阶MES能达到更大SNDR和SFDR,所以在一下的仿真中β的值均设置为0.05。图7对比了三种情况的频谱:无MES、一阶MES以及本发明的二阶MES。在使用本发明的MES后,SNDR和SFDR分别达到84.8和107.3dB。相比于无MES的情况,SNDR和SFDR分别提高了9.1和29.1dB。此外,相比于一阶MES,本发明的二阶MES能够进一步将SFDR从93.1提高到107.3dB。具体的蒙特卡洛直方图如图8所示,可以看到一阶MES和二阶MES均能够稳定地将SNDR的均值提高约10dB。得益于更强大整形效果,本发明提出的整形方法能够在一阶MES的基础上进一步地将SFDR的均值提高大约15dB,同时将SNDR和SFDR的校准差降低到1.7和2.9dB。
综上,本发明提供的全动态范围Noise-Shaping SAR ADC中的二阶失配误差整形技术,能够在仅仅额外增加一个比较器输入对和一个误差采样电容的情况下实现对NS SARADC中电容失配误差进行二阶整形,而不消耗动态范围。该整形技术能有效降低信号带内的谐波分量,明显改善信噪比和无杂散动态范围。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (2)

1.一种全动态范围NS SAR ADC中的二阶失配误差整形技术,其特征在于,在SAR ADC的工作环路中增加一个误差采样电容,并在工作环路中的比较器上增加一个输入对,所述失配误差整形技术具有以下步骤:
步骤1,CDAC电容阵列顶极板连接共模电压,同时将第n-1周期的转换结果反馈到CDAC电容阵列底极板,如果第n-1周期的转换结果等于1,电容底极板连接到负参考电压,否则连接到正参考电压;此外,误差采样电容保持复位操作;
步骤2,CDAC电容阵列顶极板和共模电压断开,将电容阵列底极板电压切换到和步骤1时相反的参考电压,使得第一误差2E(n-1)注入到电容阵列顶极板;同时,误差采样电容和电容阵列顶极板进行电荷共享,从而将2E(n-1)保存在误差采样电容上;其中,2E(n-1)表示两倍的LSB电容第n-1周期的误差;
步骤3,CDAC电容阵列顶极板连接输入信号,同时将第n-2周期的转换结果反馈到CDAC电容底极板,如果转换结果等于1,电容底极板连接到正参考电压;反之则连接到负参考电压;
步骤4,CDAC电容阵列顶极板和输入信号断开,将电容阵列底极板电压全部复位到共模电平,使得第二误差-E(n-2)注入到电容阵列顶极板;其中,-E(n-2)表示负的LSB电容第n-2周期的误差;
步骤5,将误差采样电容连接到比较器新增的输入对,从而将第一误差2E(n-1)注入信号通路中;第一误差2E(n-1)和第二误差-E(n-2)通过比较器进行累加组合成为2E(n-1)-E(n-2),然后进行第n个周期的SAR转换,将输入的模拟信号量化成为相应的数字码。
2.根据权利要求1所述的一种全动态范围NS SAR ADC中的二阶失配误差整形技术,其特征在于,若误差采样电容是CDAC电容阵列的β倍,则增益误差表示为1/(1+β),比较器新增的输入对的大小设置为原来的1+β倍。
CN202010190251.6A 2020-03-18 2020-03-18 全动态范围ns sar adc中的二阶失配误差整形技术 Active CN111371456B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010190251.6A CN111371456B (zh) 2020-03-18 2020-03-18 全动态范围ns sar adc中的二阶失配误差整形技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010190251.6A CN111371456B (zh) 2020-03-18 2020-03-18 全动态范围ns sar adc中的二阶失配误差整形技术

Publications (2)

Publication Number Publication Date
CN111371456A true CN111371456A (zh) 2020-07-03
CN111371456B CN111371456B (zh) 2022-11-15

Family

ID=71211852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010190251.6A Active CN111371456B (zh) 2020-03-18 2020-03-18 全动态范围ns sar adc中的二阶失配误差整形技术

Country Status (1)

Country Link
CN (1) CN111371456B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900988A (zh) * 2020-07-28 2020-11-06 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374930A (zh) * 2016-09-28 2017-02-01 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN110739968A (zh) * 2019-09-29 2020-01-31 东南大学 适用于过采样sar adc的电容失配误差整形开关电路及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374930A (zh) * 2016-09-28 2017-02-01 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN110739968A (zh) * 2019-09-29 2020-01-31 东南大学 适用于过采样sar adc的电容失配误差整形开关电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张章等: "12 bit 100 MS/s Flash-SAR混合型模数转换器的设计与实现", 《合肥工业大学学报(自然科学版)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900988A (zh) * 2020-07-28 2020-11-06 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN111371456B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
CN107465411B (zh) 量化器
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN110086468B (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
CN110401449B (zh) 一种高精度sar adc结构及校准方法
CN111654285B (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
US9941897B1 (en) Digital-to-analog converter with improved linearity
US8378869B2 (en) Fast data weighted average circuit and method
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
CN109120263B (zh) 一种基于数字调制校正的逐次逼近模数转换器
US20090110102A1 (en) Signal routing method
CN113037287A (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN111371456B (zh) 全动态范围ns sar adc中的二阶失配误差整形技术
CN110739968B (zh) 适用于过采样sar adc的电容失配误差整形开关电路及方法
Zhou et al. Digital calibration of inter-stage nonlinear errors in pipelined SAR ADCs
CN115801003A (zh) 一种多步模数转换器及其实现方法
Wang et al. A high resolution multi-bit incremental converter insensitive to DAC mismatch error
CN112511169B (zh) 基于Sigma-Delta调制器的流水线ADC动态补偿系统及方法
Guan et al. A low-cost digital-domain foreground calibration for high resolution SAR ADCs
Arian et al. Successive approximation ADC with redundancy using split capacitive-array DAC
Fatemi-Behbahani et al. A new digital background calibration for redundant radix-4 pipelined ADCs by modeling of adaptive filter for linear and nonlinear errors
Chao et al. A 12-bit 4-kHz incremental ADC with loading-free extended counting technique
RU210134U1 (ru) Фоновая калибровка аналого-цифрового преобразователя последовательного приближения
Molaei et al. A four bit low power 165MS/s flash-SAR ADC for sigma-delta ADC application
KR20190134883A (ko) 정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터
Han et al. A Vector Pair Based DWA Algorithm for Linearity Enhancement of CDACs in the NS-SAR ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant