CN114039599A - 流水线逐次逼近adc的失调电压后台校准方法 - Google Patents

流水线逐次逼近adc的失调电压后台校准方法 Download PDF

Info

Publication number
CN114039599A
CN114039599A CN202111325878.9A CN202111325878A CN114039599A CN 114039599 A CN114039599 A CN 114039599A CN 202111325878 A CN202111325878 A CN 202111325878A CN 114039599 A CN114039599 A CN 114039599A
Authority
CN
China
Prior art keywords
offset voltage
voltage
amplifier
stage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111325878.9A
Other languages
English (en)
Inventor
孙杰
诸雨欣
刘伟
刘伟强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN202111325878.9A priority Critical patent/CN114039599A/zh
Publication of CN114039599A publication Critical patent/CN114039599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了流水线逐次逼近ADC的失调电压后台校准方法，包括：输入信号经主DAC和小电容DAC同时采样，小电容DAC输出经比较器和逻辑电路后输入到主DAC，主DAC经放大器放大产生余量信号；逐次逼近ADC接收余量信号，找到余量信号电压最大值和电压最小值，求平均得到均值，将均值与无失调电压情况下的放大器输出均值，作比较，判断失调电压的极性；通过失调电压极性的判别结果，控制校准DAC输出校准电压，将校准电压输入比较器，抵消比较器和放大器的失调电压。本发明在有失调电压的情况下能够不受PVT变化和抖动的影响，在数字域统计和计算失调电压的极性，在模拟域对比较器的失调电压进行校准，成本低廉，准确度高。

Description

流水线逐次逼近ADC的失调电压后台校准方法
技术领域
本发明提供针对Pipelined-SAR ADC失调电压的后台校准方案，属于数模混合集成电路设计的技术领域。
背景技术
流水线逐次逼近型（Pipelined-SAR）ADC通过级联多个中等分辨率的SAR ADC以流水线的方式进行工作，从而能够结合流水线型（Pipelined）ADC的高速高精度和SAR ADC的高能效优势。一方面，该架构克服了传统的Pipelined ADC中的Flash 型ADC成本随量化位数呈指数上升的缺点；另一方面，该架构采用多级中等分辨率的SAR ADC对采样信号进行多歩的粗细量化，并结合Pipelined ADC的级间余量放大的方式将前级SAR ADC的余量信号放大后传递给第二级SAR ADC量化，从而提升了ADC的整体精度。
由于Pipelined-SAR ADC具备实现高速高精度以及高能效的潜力，因此成为了近年来国内外ADC设计领域的研究热点。但是，Pipelined-SAR ADC中放大器和比较器的失调电压会限制其性能的进一步提升。失调电压的来源有很多，有些是工艺环境如晶体管尺寸，有些是阈值电压的变化导致的阈值失配。因为失调电压的存在会造成实际余量信号传输特性曲线与理想的传输特性曲线之间的水平方向上固定偏移量。当该偏移量较大时，导致放大器的输出一端摆幅变大，从而引入放大器的非线性，当偏移量增大到使得放大器输出超出下一级量化范围时，则会造成模拟信号的损失，大大恶化ADC的精度。降低失调电压可以通过增加晶体管或其它无源器件的面积实现，但这会大大增加电路的硬件和功耗成本。对其进行校准是一种低成本的方案，然而传统的前台失调校准不能跟踪工艺、电压和温度(Process, Voltage, Temperature, PVT)变化，所以每次PVT发生变化都要重新校准一次。部分传统的后台失调校准要占用额外的工作相位，影响ADC正常工作，降低电路速度。
发明内容
本发明的目的是为了解决背景技术中提及的问题，提供一种流水线逐次逼近ADC的失调电压后台校准方法。
为实现上述技术目的，本发明采取的技术方案为：
流水线逐次逼近ADC的失调电压后台校准方法，其特征是：包括以下步骤：
步骤一、输入信号经主DAC和小电容DAC同时采样，小电容DAC输出第一模拟信号，第一模拟信号经比较器和逻辑电路后形成第一级数字输出，第一级数字输出输入到主DAC，主DAC将采样的输入信号与第一级数字输出进行转换并相减，得到的第二模拟信号经放大器放大产生余量信号；
步骤二、逐次逼近ADC接收余量信号，并输出第二级数字输出，通过样本统计找到第二级数字输出电压最大值
Figure DEST_PATH_IMAGE002_8A
和电压最小值
Figure DEST_PATH_IMAGE004_8A
，将
Figure DEST_PATH_IMAGE002_9A
和
Figure DEST_PATH_IMAGE004_9A
进行相加并求平均得到均值
Figure DEST_PATH_IMAGE006_9A
，将
Figure DEST_PATH_IMAGE006_10A
与无失调电压情况下的放大器输出均值，即中心边界，作比较，判断失调电压的极性；
步骤三、通过失调电压极性的判别结果，控制校准DAC输出校准电压，将校准电压输入比较器，抵消比较器和放大器的失调电压。
为优化上述技术方案，采取的具体措施还包括：
小电容DAC的电容值小于主DAC的电容值。
步骤二中，判断失调电压的极性的具体方法为：通过统计第二级的数字输出找到放大器的输出电压最大值
Figure DEST_PATH_IMAGE002_10A
，电压最小值
Figure DEST_PATH_IMAGE004_10A
，求出电压均值
Figure DEST_PATH_IMAGE006_11A
，若级间增益G因客观因素发生变化或者存在抖动时，
Figure DEST_PATH_IMAGE002_11A
和
Figure DEST_PATH_IMAGE004_11A
被逐次逼近ADC量化后，得到对应的数字输出
Figure DEST_PATH_IMAGE008AA
和
Figure DEST_PATH_IMAGE010AA
也变得无法确定，故将
Figure DEST_PATH_IMAGE008AAA
、
Figure DEST_PATH_IMAGE010AAA
与放大器输出的上边界
Figure DEST_PATH_IMAGE012AA
、下边界
Figure DEST_PATH_IMAGE014AAAA
作比较会因增益G和抖动的干扰而导致失调电压极性判别错误，因此，采用电压均值
Figure DEST_PATH_IMAGE006_12A
与中心边界作比较，以消除级间增益G和抖动的干扰，其中，中心边界是在没有失调电压的情况下，放大器输出信号上边界和下边界的均值，在有失调电压的情况下，将抖动也考虑进去，放大器的输出电压最大值
Figure DEST_PATH_IMAGE002_12A
，电压最小值
Figure DEST_PATH_IMAGE004_12A
以及电压均值
Figure DEST_PATH_IMAGE006_13A
为：
Figure DEST_PATH_IMAGE016AAAA
Figure DEST_PATH_IMAGE018AA
(1)
其中
Figure DEST_PATH_IMAGE020AA
为输入信号为零时的理想余量信号，
Figure DEST_PATH_IMAGE022
是第一级比较器失调电压，
Figure DEST_PATH_IMAGE024
是级间放大器失调电压，
Figure DEST_PATH_IMAGE026A
是抖动余量增加的幅度值，G是级间增益，式(1)的电压均值
Figure DEST_PATH_IMAGE006_14A
只与失调电压和级间增益相关，在数字域中，将量化后的均值
Figure DEST_PATH_IMAGE028A
与中心边界
Figure DEST_PATH_IMAGE030
作比较得到：
Figure DEST_PATH_IMAGE032
Figure DEST_PATH_IMAGE034
(2)
根据式(2)判断失调电压的极性。
本发明采用最大值和最小值的均值与中心边界作比较，以消除信号增益和抖动的干扰以及滤除噪声。在有失调电压的情况下能够不受PVT变化的影响，在数字域统计和计算失调电压的极性。在放大器的工作相位，比较器处于闲置状态，因此在判断出失调电压的极性后，可利用此段时间在模拟域对比较器的失调电压进行校准，不会干扰对信号较为敏感的放大器的正常工作，也无需额外的工作相位，保证ADC的工作速度。
附图说明
图1是本发明校准方法的结构框图；
图2是失调电压对放大器输出的余量与输入信号关系曲线的影响图；
图3是本发明级间增益15在MATLAB仿真的失调电压收敛图；
图4是本发明级间增益16.5在MATLAB仿真的失调电压收敛图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细描述。
本发明的流水线逐次逼近ADC的失调电压后台校准方法，对ADC的比较器和放大器的失调进行后台校准，通过主DAC和小电容DAC配合，将比较器比较结束后被放大器放大的余量，再经过逐次逼近ADC的转换通过样本统计找到电压最大值和最小值进行相加并求平均，最后得到的结果与中心边界作比较可以获得失调电压的极性。通过失调电压的极性判别结果控制用于校准的数模转换器(DAC)输出校准电压，将校准电压输入到比较器的输入端，用于抵消掉比较器和放大器的失调电压。
如图1所示是整个校准方案的的基本框图。输入信号被主DAC和小电容DAC同时采样，主DAC的电容值较大，可以限制采样的热噪声，小电容DAC、比较器和SAR逻辑电路负责信号的量化工作，小电容DAC的电容较小，参考电压建立速度快，可很快获得第一级数字输出然后输入到主DAC，主DAC将采样的输入信号与第一级数字输出进行转换并相减，得到的第二模拟信号经放大器放大产生余量信号，因为比较器和放大器失调电压的存在余量会发生偏移，余量信号经过逐次逼近ADC的量化后得到的数字输出被统计后找到最大值和最小值并求出均值，然后通过求出最大值和最小值的均值与中心边界比较判断失调电压的正负，最后根据比较的结果控制校准DAC产生校准电压输入到比较器的输入端。因为放大器和比较器的失调电压对放大器的输出影响机制是类似的，本发明的极性判断兼顾了两者的影响，所以在比较器输入端进行输入电压校准便可以完成全部校准工作。
如图2所示为失调电压对放大器输出的余量与输入信号关系曲线的影响图，其中包含了失调电压为零和失调电压大于零的两种曲线。
放大器的输出最大值
Figure DEST_PATH_IMAGE002_13A
（A点）、最小值
Figure DEST_PATH_IMAGE004_13A
（B点）和均值
Figure DEST_PATH_IMAGE006_15A
（C点）。若级间增益G因工艺、温度等因素发生变化或者存在抖动（Dither注入）时，
Figure DEST_PATH_IMAGE002_14A
和
Figure DEST_PATH_IMAGE004_14A
被逐次逼近ADC量化后，得到对应的数字输出
Figure DEST_PATH_IMAGE008AAAA
和
Figure DEST_PATH_IMAGE010AAAA
也变得无法确定，此时如果采用传统上下边界为参考的方法，将
Figure DEST_PATH_IMAGE008_5A
和
Figure DEST_PATH_IMAGE010_5A
分别与上边界
Figure DEST_PATH_IMAGE012AAA
、下边界
Figure DEST_PATH_IMAGE014_5A
作比较，则会因为增益和抖动的干扰而导致失调电压极性判别错误。本发明采用最大值和最小值的均值与中心边界作比较，以消除信号增益和抖动的干扰。其中，中心边界是在没有失调电压的情况下，放大器输出信号上边界和下边界的均值。在有失调电压(offset voltage ,
Figure DEST_PATH_IMAGE036
)的情况下，将抖动也考虑进去，A点、B点和C点对应的电压（
Figure DEST_PATH_IMAGE002_15A
、
Figure DEST_PATH_IMAGE004_15A
和
Figure DEST_PATH_IMAGE006_16A
）为：
Figure DEST_PATH_IMAGE016_5A
Figure DEST_PATH_IMAGE018AAA
(1)
其中
Figure DEST_PATH_IMAGE020AAA
为输入信号为零时的理想余量信号，
Figure DEST_PATH_IMAGE022A
是第一级比较器失调电压，
Figure DEST_PATH_IMAGE024A
是级间放大器失调电压，
Figure DEST_PATH_IMAGE026AA
是抖动余量增加的幅度值，G是级间增益，式(1)的电压均值
Figure DEST_PATH_IMAGE006_17A
只与失调电压和级间增益相关，在数字域中，将量化后的均值
Figure DEST_PATH_IMAGE028AA
与中心边界
Figure DEST_PATH_IMAGE030A
作比较得到：
Figure DEST_PATH_IMAGE032A
Figure DEST_PATH_IMAGE034A
(2)
根据式(2)判断失调电压的极性。由于后续失调电压校准无需
Figure DEST_PATH_IMAGE036A
的具体数值，所以增益G偏大或者偏小对极性判别没有影响。
如图3、4所示为本发明在MATLAB仿真的失调电压收敛图。图3和图4分别是在12bit Pipeline SAR ADC的级间增益为15和16.5同时存在抖动注入的情况。通过对比发现增益的变化和抖动注入并不会导致失调电压极性判别错误，失调校准仍然可以正常工作，这也证明了式(2)的正确性。第一级比较器和级间放大器的总的失调电压设置为0.005V。在还没有开始校准的阶段余量电压是整体上移的，然后通过本发明的失调校准方案，余量电压开始逐渐下移直至回到正常的区间范围内。本发明通过比较均值与中心边界的大小判断失调的极性来控制输入校准电压，从而抵消掉总的失调电压的值。在仿真阶段每800个周期计算一次最大值和最小值的平均值并调整失调电压，每次校准的精度为0.001，所以我们可以看到第五次之后失调电压被校准为0。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (3)

1.流水线逐次逼近ADC的失调电压后台校准方法，其特征是：包括以下步骤：
步骤一、输入信号经主DAC和小电容DAC同时采样，小电容DAC输出第一模拟信号，第一模拟信号经比较器和逻辑电路后形成第一级数字输出，第一级数字输出输入到主DAC，主DAC将采样的输入信号与第一级数字输出进行转换并相减，得到的第二模拟信号经放大器放大产生余量信号；
步骤二、逐次逼近ADC接收余量信号，并输出第二级数字输出，通过样本统计找到第二级数字输出电压最大值
Figure 937679DEST_PATH_IMAGE002
和电压最小值
Figure 651558DEST_PATH_IMAGE004
，将
Figure 228032DEST_PATH_IMAGE002
和
Figure 905133DEST_PATH_IMAGE004
进行相加并求平均得到均值
Figure 516242DEST_PATH_IMAGE006
，将
Figure 869863DEST_PATH_IMAGE006
与无失调电压情况下的放大器输出均值，即中心边界，作比较，判断失调电压的极性；
步骤三、通过失调电压极性的判别结果，控制校准DAC输出校准电压，将校准电压输入比较器，抵消比较器和放大器的失调电压。
2.根据权利要求1所述的流水线逐次逼近ADC的失调电压后台校准方法，其特征是：所述的小电容DAC的电容值小于主DAC的电容值。
3.根据权利要求1所述的流水线逐次逼近ADC的失调电压后台校准方法，其特征是：步骤二中，判断失调电压的极性的具体方法为：通过统计第二级的数字输出找到放大器的输出电压最大值
Figure 684367DEST_PATH_IMAGE002
，电压最小值
Figure 414425DEST_PATH_IMAGE004
，求出电压均值
Figure 614463DEST_PATH_IMAGE006
，若级间增益G因客观因素发生变化或者存在抖动时，
Figure 138985DEST_PATH_IMAGE002
和
Figure 437855DEST_PATH_IMAGE004
被逐次逼近ADC量化后，得到对应的数字输出
Figure 706025DEST_PATH_IMAGE008
和
Figure 26148DEST_PATH_IMAGE010
也变得无法确定，故将
Figure DEST_PATH_IMAGE011
、
Figure 269041DEST_PATH_IMAGE012
与放大器输出的上边界
Figure 307405DEST_PATH_IMAGE014
、下边界
Figure 864419DEST_PATH_IMAGE016
作比较会因增益G和抖动的干扰而导致失调电压极性判别错误，因此，采用电压均值
Figure DEST_PATH_IMAGE017
与中心边界作比较，以消除级间增益G和抖动的干扰，其中，中心边界是在没有失调电压的情况下，放大器输出信号上边界和下边界的均值，在有失调电压的情况下，将抖动也考虑进去，放大器的输出电压最大值
Figure 835786DEST_PATH_IMAGE002
，电压最小值
Figure 718423DEST_PATH_IMAGE004
以及电压均值
Figure 978503DEST_PATH_IMAGE006
为：
Figure 588475DEST_PATH_IMAGE018
Figure 617611DEST_PATH_IMAGE020
(1)
其中
Figure 933799DEST_PATH_IMAGE022
为输入信号为零时的理想余量信号，
Figure 415596DEST_PATH_IMAGE024
是第一级比较器失调电压，
Figure 94839DEST_PATH_IMAGE026
是级间放大器失调电压，
Figure 729213DEST_PATH_IMAGE028
是抖动余量增加的幅度值，G是级间增益，式(1)的电压均值
Figure 202920DEST_PATH_IMAGE006
只与失调电压和级间增益相关，在数字域中，将量化后的均值
Figure 437592DEST_PATH_IMAGE030
与中心边界
Figure 389368DEST_PATH_IMAGE032
作比较得到：
Figure DEST_PATH_IMAGE033
Figure DEST_PATH_IMAGE035
(2)
根据式(2)判断失调电压的极性。
CN202111325878.9A 2021-11-10 2021-11-10 流水线逐次逼近adc的失调电压后台校准方法 Pending CN114039599A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111325878.9A CN114039599A (zh) 2021-11-10 2021-11-10 流水线逐次逼近adc的失调电压后台校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111325878.9A CN114039599A (zh) 2021-11-10 2021-11-10 流水线逐次逼近adc的失调电压后台校准方法

Publications (1)

Publication Number Publication Date
CN114039599A true CN114039599A (zh) 2022-02-11

Family

ID=80143828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111325878.9A Pending CN114039599A (zh) 2021-11-10 2021-11-10 流水线逐次逼近adc的失调电压后台校准方法

Country Status (1)

Country Link
CN (1) CN114039599A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115642915A (zh) * 2022-12-23 2023-01-24 南京航空航天大学 一种流水线逐次逼近型adc位权校准系统和方法
CN116208154A (zh) * 2023-05-06 2023-06-02 南京航空航天大学 一种流水线逐次逼近型adc的位权重检测和校准方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115642915A (zh) * 2022-12-23 2023-01-24 南京航空航天大学 一种流水线逐次逼近型adc位权校准系统和方法
CN115642915B (zh) * 2022-12-23 2023-04-07 南京航空航天大学 一种流水线逐次逼近型adc位权校准系统和方法
CN116208154A (zh) * 2023-05-06 2023-06-02 南京航空航天大学 一种流水线逐次逼近型adc的位权重检测和校准方法
CN116208154B (zh) * 2023-05-06 2023-07-07 南京航空航天大学 一种流水线逐次逼近型adc的位权重检测和校准方法

Similar Documents

Publication Publication Date Title
Verbruggen et al. A 70 db sndr 200 ms/s 2.3 mw dynamic pipelined sar adc in 28nm digital cmos
TWI514777B (zh) 預測性逐漸逼近式類比數位轉換裝置及其方法
CN114039599A (zh) 流水线逐次逼近adc的失调电压后台校准方法
US7612700B2 (en) Pipeline type A/D converter apparatus provided with precharge circuit for precharging sampling capacitor
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
CN104283558A (zh) 高速比较器直流失调数字辅助自校准系统及控制方法
CN104734645B (zh) 一种采用电流dac消除可变增益放大电路直流失调的方法
CN113114247B (zh) 基于比较时间探测器的流水线adc级间增益校准方法
US8497794B2 (en) Analog-digital converter and signal processing system
CN106027051A (zh) 一种适用于流水线模数转换器的后台校准电路及校准方法
WO2007088175A1 (en) A/d converter comprising a voltage comparator device
US6803873B1 (en) Pipeline analog to digital converter
CN112564703B (zh) 一种多路时域交织数据转换器的前台时间误差校正电路
Gandara et al. A 172dB-FoM pipelined SAR ADC using a regenerative amplifier with self-timed gain control and mixed-signal background calibration
CN113271102B (zh) 流水线模数转换器
CN104113311A (zh) 一种开关电容型比较器的失调校正电路及其控制方法
CN110224701B (zh) 一种流水线结构adc
JPWO2011126049A1 (ja) 比較器、差動アンプ回路、ラッチ回路、及びアナログデジタル変換器
JPH0969776A (ja) アナログ−デジタル変換回路
Xiong et al. A large-swing high-linearity fully-dynamic amplifier with automatic calibration
CN114142839A (zh) 比较器及应用其的模数转换器
CN114172516A (zh) 一种分裂式流水线-逐次逼近型模数转换器
CN100539427C (zh) 循环流水线式模拟数字转换器
CN113114181A (zh) 一种具有亚稳态抑制技术的高速动态比较器
CN106506005B (zh) 消除流水线模数转换器传输曲线断点的后台校准电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination