KR101666575B1 - Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법 - Google Patents

Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법 Download PDF

Info

Publication number
KR101666575B1
KR101666575B1 KR1020150001242A KR20150001242A KR101666575B1 KR 101666575 B1 KR101666575 B1 KR 101666575B1 KR 1020150001242 A KR1020150001242 A KR 1020150001242A KR 20150001242 A KR20150001242 A KR 20150001242A KR 101666575 B1 KR101666575 B1 KR 101666575B1
Authority
KR
South Korea
Prior art keywords
capacitor
capacitor array
array
capacitance
variable
Prior art date
Application number
KR1020150001242A
Other languages
English (en)
Other versions
KR20160084686A (ko
Inventor
김재준
박경환
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020150001242A priority Critical patent/KR101666575B1/ko
Publication of KR20160084686A publication Critical patent/KR20160084686A/ko
Application granted granted Critical
Publication of KR101666575B1 publication Critical patent/KR101666575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명에 따르면, SAR 방식의 ADC에서 커패시터 어레이상 커패시턴스 정합을 수행함에 있어서, LSB 측 커패시터 어레이와 MSB 측 커패시터 어레이간 커패시턴스 정합과 함께 MSB 커패시터와 나머지 커패시터 어레이간 커패시턴스 정합도 수행하도록 함으로써 MSB 커패시터의 부정합에 따른 미씽 코드 발생의 문제점을 개선시키면서 전체적인 커패시턴스 정합의 향상이 가능하도록 한다.

Description

SAR 방식의 ADC에서 커패시터 어레이 정합장치 및 방법{CAPACITOR ARRAY MATCHING APPARATUS AND METHOD IN A SAR-ADC}
본 발명은 아날로그-디지털 변환기에 관한 것으로, 특히 SAR(Successive Approximation Register) 방식의 아날로그 디지털 변환기(Analog-Digital Converter : ADC)에서 커패시터 어레이상 커패시턴스 정합을 수행함에 있어서, LSB 측 커패시터 어레이와 MSB 측 커패시터 어레이간 커패시턴스 정합과 함께 MSB 커패시터와 나머지 커패시터 어레이간 커패시턴스 정합도 수행하도록 함으로써 MSB 커패시터의 부정합에 따른 미씽 코드(missing code) 발생의 문제점을 개선시키면서 전체적인 커패시턴스 정합의 향상이 가능하도록 하는 SAR 방식의 ADC장치에서 커패시터 어레이 정합장치 및 방법에 관한 것이다.
일반적으로, ADC는 아날로그 형태의 입력 신호를 내부의 세분화된 기준 전압과 비교하여 이를 디지털 값으로 변환시키는 장치로, 아날로그 형태의 입력 신호를 디지털 형태의 출력 신호로 바꾸는 것을 의미한다.
이러한 ADC의 종류에는 플래시 타입의 ADC, 트래킹(tracking) 기법을 이용한 ADC, SAR(Successive Approximation Register type) 방식의 ADC(이하, SAR-ADC라 함), 파이프라인 ADC(Pipeline ADC) 등이 있고, 각각의 특성에 맞는 응용분야에서 사용되고 있다.
위와 같은 다양한 ADC 중 SAR-ADC는 회로의 낮은 전력 소모율을 가지며 회로 구성이 상대적으로 간단하게 할 수 있는 이점이 있어 최근 들어 사용이 늘어나고 있다.
도 1은 종래 SAR-ADC 장치의 개략적인 회로 구성을 도시한 것으로, 이하, 위 도 1을 참조하여 종래 SAR-ADC 장치의 동작을 간략히 살펴 보기로 한다.
먼저, 디지털 아날로그 변환부(Digital Analog Converter : DAC)(100)는 SAR 논리부(104)로부터 출력되는 디지털 신호를 아날로그 전압으로 변환하여 출력한다. 비교기(102)는 디지털 아날로그 변환부(100)의 출력 전압과 기준 전압(VCM : Common Mode Voltage)을 비교하고, 어느 쪽 전압 값이 큰 지를 하나의 디지털 값으로 출력한다.
SAR 논리부(104)는 비교기(102)의 비교 결과에 응답하여 최상위 비트(MSB : Most Significant Bit)에서부터 차례대로 디지털 출력 비트값을 결정한다.
한편, 위와 같은 SAR ADC장치의 구성 요소 중 디지털 아날로그 변환부(100)는 도 1에 도시된 바와 같이 이진 가중형 커패시터 어레이(binary-weighted capacitor split array)로 구성될 수 있다.
이러한 디지털 아날로그 변환부(100)는 SAR 논리부(104)로부터 제공되는 캘리브레이션(calibration) 제어신호(CAL)에 의해 브리지 커패시터(bridge capacitor)(
Figure 112015001068162-pat00001
)를 기준으로 L-side와 H-side간의 커패시턴스(capacitance)의 정합(matching)을 수행하게 된다.
즉, 디지털 아날로그 변환부(100)내 브리지 커패시터(
Figure 112015001068162-pat00002
)의 커패시턴스와 파라시틱 커패시터(parasitic capacitor)(
Figure 112015001068162-pat00003
)의 커패시턴스에 의해 L-side와 H-side간 커패시턴스 부정합(mismatching)이 발생하게 되는데, 이와 같은 커패시턴스의 부정합을 해결하기 위해 H-side에 더미 커패시터(dummy capacitor)(110)를 추가한다. 또한, SAR 논리부(104)에서는 디지털 아날로그 변환부(100)로부터의 Vp 노드의 전압과 VCM를 비교하여 L-side의 가변 커패시터(Cc)를 조절하는 캘리브레이션 루프(calibration loop)를 돌려 커패시턴스 정합을 수행하게 된다.
그러나, 위와 같은 종래 SAR-ADC 장치에서의 커패시턴스 정합에 있어서는 디지털 아날로그 변환부(100)내 H-side쪽 최상위 비트(MSB)의 커패시터(8C)에 대해서는 커패시턴스 정합이 고려되고 있지 않아, 최상위 비트의 커패시터(8C)에서 커패시턴스 부정합이 발생하는 경우 예를 들어 최상위 비트가 "0"에서 "1"로 바뀌는 등의 미씽 코드(missing code)가 발생하는 문제점이 있었다.
(특허문헌)
대한민국 공개특허번호 10-2011-0106568호(공개일자 2011년 09월 29일)
따라서, 본 발명에서는 SAR 방식의 ADC에서 커패시터 어레이상 커패시턴스 정합을 수행함에 있어서, LSB 측 커패시터 어레이와 MSB 측 커패시터 어레이간 커패시턴스 정합과 함께 MSB 커패시터와 나머지 커패시터 어레이간 커패시턴스 정합도 수행하도록 함으로써 MSB 커패시터의 부정합에 따른 미씽 코드 발생의 문제점을 개선시키면서 전체적인 커패시턴스 정합의 향상이 가능하도록 하는 SAR 방식의 ADC장치에서 커패시터 어레이 정합장치 및 방법을 제공하고자 한다.
상술한 본 발명은 SAR-ADC에서 커패시터 어레이 정합장치로서, 브리지 커패시터를 통해 구분되는 LSB(least significant bit)측 제1 커패시터 어레이와 MSB(most significant bit)측 제2 커패시터 어레이를 포함하고, 상기 제1 커패시터 어레이의 커패시턴스 조절을 위한 제1 가변 커패시터와 상기 제2 커패시터 어레이 중 MSB 커패시터의 커패시턴스 조절을 위한 제2 가변 커패시터를 포함하는 디지털 아날로그 변환부와, 상기 디지털 아날로그 변환부의 출력 전압과 커먼모드 전압을 비교하여 디지털 값으로 출력하는 비교기와, 상기 디지털 값에 기반하여 상기 디지털 아날로그 변환부내 커패시터 어레이간 정합 여부를 검사하고, 부정합 발생 시 상기 제1 커패시터 어레이와 제2 커패시터 어레이가 정합되도록 상기 제1의 가변 커패시터를 조절하며, 상기 조절 후, 상기 MSB 커패시터와 나머지 커패시터 어레이가 정합되도록 상기 제2 가변 커패시터를 조절하는 캘리브레이션 제어부를 포함한다.
또한, 상기 캘리브레이션 제어부는, 상기 제1 커패시터 어레이 또는 제2 커패시터 어레이의 커패시턴스가 서로 같지 않게 되어 상기 출력 전압이 상기 커먼모드(common mode) 전압(VCM)보다 높거나 낮아지게 되는 경우에 발생되는 상기 비교기로부터의 상기 디지털 값을 인식하여 상기 부정합을 판단하는 것을 특징으로 한다.
또한, 상기 제1 가변 커패시터는, 상기 제1 커패시터 어레이의 커패시턴스 조절을 위한 커패시터로 상기 캘리브레이션 제어부의 제어에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 제1 커패시터 어레이와 상기 브리지 커패시터 사이에 연결되는 것을 특징으로 한다.
또한, 상기 제2 가변 커패시터는, 상기 MSB 커패시터의 커패시턴스 조절을 위한 커패시터로 상기 캘리브레이션 제어부의 제어에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 MSB 커패시터와 인접하게 연결되는 것을 특징으로 한다.
또한, 상기 제1, 제2 가변 커패시터는, 다수의 서로 다른 커패시턴스를 가지는 커패시터의 어레이로 구성되며, 각각의 커패시터를 온 또는 오프시킬 수 있는 스위치를 포함하는 것을 특징으로 한다.
또한, 상기 제1, 제2 가변 커패시터는, 상기 캘리브레이션 제어부의 제어에 따라 상기 스위치가 선택적으로 온 또는 오프되어 커패시턴스가 조절되는 것을 특징으로 한다.
또한, 상기 제1, 제2 커패시터 어레이는, 이진 가중형 커패시터 어레이로 구성되는 것을 특징으로 한다.
또한, 본 발명은 SAR-ADC의 커패시터 어레이 정합장치에서 커패시터 어레이 정합방법으로서, 상기 SAR-ADC의 디지털 아날로그 변환부내 커패시터 어레이의 부정합 여부를 검사하는 단계와, 상기 커패시터 어레이의 부정합이 발생하는 경우, 상기 커패시터 어레이상 LSB측 제1 커패시터 어레이와 MSB측 제2 커패시터 어레이가 정합되도록 제1 가변 커패시터를 조절하는 단계와, 상기 조절 후, 상기 제2 커패시터 어레이중 MSB 커패시터와 나머지 커패시터 어레이가 정합되도록 제2 가변 커패시터를 조절하는 단계를 포함한다.
또한, 상기 제1, 제2 커패시터 어레이는, 상기 커패시터 어레이상 브리지 커패시터를 통해 양쪽으로 형성되는 것을 특징으로 한다.
또한, 상기 제1 가변 커패시터는, 상기 제1 커패시터 어레이의 커패시턴스 조절을 위한 커패시터로 소정의 제어신호에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 제1 커패시터 어레이와 상기 브리지 커패시터 사이에 연결되는 것을 특징으로 한다.
또한, 상기 제2 가변 커패시터는, 상기 제2 커패시터 어레이 중 MSB 커패시터의 커패시턴스 조절을 위한 커패시터로 소정의 제어신호에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 MSB 커패시터와 인접하게 연결되는 것을 특징으로 한다.
또한, 상기 검사하는 단계는, 상기 디지털 아날로그 변환부와 연결되는 SAR-ADC의 비교기로부터 발생되는 디지털 값을 검사하는 단계와, 상기 디지털 값이 상기 제1 커패시터 어레이 또는 제2 커패시터 어레이의 커패시턴스가 서로 같지 않게 되는 경우 발생하는 디지털 값인지 검사하는 단계을 포함하는 것을 특징으로 한다.
또한, 상기 제1, 제2 가변 커패시터는, 다수의 서로 다른 커패시턴스를 가지는 커패시터의 어레이로 구성되며, 각각의 커패시터를 온 또는 오프시킬 수 있는 스위치를 포함하는 것을 특징으로 한다.
본 발명에 따르면, SAR 방식의 ADC에서 커패시터 어레이상 커패시턴스 정합을 수행함에 있어서, LSB 측 커패시터 어레이와 MSB 측 커패시터 어레이간 커패시턴스 정합과 함께 MSB 커패시터와 나머지 커패시터 어레이간 커패시턴스 정합도 수행하도록 함으로써 MSB 커패시터의 부정합에 따른 미씽 코드 발생의 문제점을 개선시키면서 전체적인 커패시턴스 정합의 향상이 가능하도록 하는 이점이 있다.
도 1은 종래 SAR-ADC 장치의 개략적인 회로 구성도,
도 2는 본 발명의 실시예에 따른 SAR-ADC 장치의 상세 회로 구성도,
도 3은 본 발명의 실시예에 따른 제1 가변 커패시터의 상세 회로 구성도,
도 4는 본 발명의 실시예에 따른 SAR-ADC 동작 타이밍도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 실시예에 따른 SAR-ADC 장치의 상세 회로 구성을 도시한 것으로, 디지털 아날로그 변환부(200), 비교기(210), SAR 논리부(220), 캘리브레이션 제어부(230) 등을 포함할 수 있다.
이하, 위 도 2를 참조하여 본 발명의 SAR-ADC 장치의 각 구성요소에서의 동작을 상세히 설명하기로 한다.
디지털 아날로그 변환부(Digital to Analog Converter : DAC)(200)는 SAR 논리부(220)로부터 출력되는 디지털 신호를 아날로그 전압으로 변환하여 출력한다.
비교기(210)는 디지털 아날로그 변환부(200)의 출력 전압과 기준 전압(VCM)을 비교하고, 어느 쪽 전압 값이 큰 지를 하나의 디지털 값으로 출력한다.
SAR 논리부(220)는 비교기(210)의 비교 결과에 응답하여 최상위 비트(MSB : Most Significant Bit)에서부터 차례대로 디지털 출력 비트값을 결정한다.
캘리브레이션 제어부(calibration control logic)(230)는 비교기(210)로부터 출력되는 디지털 값을 참고하여 디지털 아날로그 변환부(200)의 커패시턴스 정합(matching) 여부를 판단하고, 커패시턴스 부정합(mismatching)이 발생하는 경우 캘리브레이션 제어신호(231)를 통해 디지털 아날로그 변환부(200)내 가변 커패시터(240, 242)의 커패시턴스를 조절하여 커패시턴스 정합이 이루어지도록 제어한다.
이때, 디지털 아날로그 변환부(200)는 도 2에 도시된 바와 같이 이진 가중형 커패시터 어레이로 구성될 수 있고, 브리지 커패시터(bridge capacitor)(
Figure 112015001068162-pat00004
)를 중심으로 LSB(Least Significant Bit) 측과 MSB 측으로 구분될 수 있다. 이와 같이 구성되는 디지털 아날로그 변환부(200)는 캘리브레이션 제어부(230)로부터 캘리브레이션 제어신호(231)를 수신하여 본 발명의 실시예에 따라 디지털 아날로그 변환부(200)의 커패시터 어레이(capacitor array)의 커패시턴스의 정합을 위해 구비되는 제1, 제2 가변 커패시터(240, 242)의 커패시턴스를 조절하여 정합을 수행하게 된다.
이하, 위 제1, 제2 가변 커패시터에 의한 커패시턴스 정합 동작을 좀더 자세히 설명하기로 한다.
먼저, 제1 가변 커패시터(240)는 도 2에서 보여지는 바와 같이 브리지 커패시터(
Figure 112015001068162-pat00005
)의 좌측인 LSB 측에 위치되며, 캘리브레이션 제어부(230)로부터의 제어신호(231)에 따라 커패시턴스가 변경됨으로서 브리지 커패시터(
Figure 112015001068162-pat00006
)의 좌측에 위치한 제1 커패시터 어레이(250)인 LSB 측과 브리지 커패시터(
Figure 112015001068162-pat00007
)의 우측에 위치한 제2 커패시터 어레이(252)인 MSB 측의 커패시턴스를 정합시키게 된다.
즉, 제2 커패시터 어레이(252)는 기준 전압(VREF)에 연결되고, 제1 커패시터 어레이(250)는 그라운드(GND)에 연결되는 것을 알 수 있다.
이때, 제2 커패시터 어레이(252)의 총 커패시턴스가 제1 커패시터 어레이(250)의 커패시턴스와 같게 되는 경우 비교기(210)로 들어가는 전압이 VCM(common mode voltage)으로 잡히게 되고, 이러한 경우의 제1 커패시터 어레이(250)와 제2 커패시터 어레이(252)의 커패시턴스가 이상적인 상황에서 제1 커패시터 어레이(250)와 제2 커패시터 어레이(252)가 가져야하는 커패시턴스가 된다.
이때 만일, 제1 커패시터 어레이(250) 또는 제2 커패시터 어레이(252)의 커패시턴스가 서로 같지 않고 한쪽이 높거나 낮게 되는 경우 비교기(210)의 입력 전압이 VCM 보다 높거나 낮아지게 되고, 이에 따라 비교기(210)의 출력이 "0" 또는 "1"이 나오게 된다. 이러한 경우 캘리브레이션 제어부(230)에서는 디지털 아날로그 변환부(200)의 커패시터 어레이에 커패시턴스의 부정합이 발생한 것으로 판단하고, 제1 가변 커패시터(240)의 커패시턴스를 조정하기 위한 캘리브레이션 제어신호(231)를 전송하여 제1 커패시터 어레이(250)와 제2 커패시터 어레이(252)의 커패시턴스가 같아지도록 캘리브레이션을 수행한다.
또한, 위와 같은 제1 커패시터(240)는 도 3에서 보여지는 바와 같이 다수의 서로 다른 정전 용량의 커패시터(C/4, C/2, C, 2C, 4C)가 스위치(switch)(300)로 연결된 구조로 형성될 수 있으며, 캘리브레이션 제어신호(231)에 따라 각각의 커패시터(C/4, C/2, C, 2C, 4C)에 연결된 스위치(300)의 온/오프(on/off)를 제어함으로써 커패시턴스를 조절할 수 있도록 구성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 제2 가변 커패시터(242)는 도 2에서 보여지는 바와 같이 MSB 커패시터(4C)의 우측에 위치되며, 캘리브레이션 제어부(230)로부터의 제어신호(231)에 따라 커패시턴스가 변경됨으로서 MSB 커패시터(4C)를 포함한 제3 커패시터 어레이(260)와 나머지 제4 커패시터 어레이(262) 사이의 커패시턴스를 정합시키게 된다.
즉, 제2 가변 커패시터(242)는 디지털 아날로그 변환부(200)의 커패시터 어레이 중 MSB 비트를 결정하는 MSB 커패시터(4C)와 나머지 커패시터 사이의 커패시턴스 부정합을 보정하기 위한 커패시터로써, 제1 커패시터 어레이(250)와 제2 커패시터 어레이 사이(252)의 커패시턴스 부정합을 보정하는 제1 가변 커패시터(240)와 마찬가지로, 제3 커패시터 어레이(260)와 제4 커패시터 어레이(262)에 의해 비교기(210)로 입력되는 전압이 VCM과 같아지도록 캘리블레션 제어신호(231)에 의해 커패시턴스가 조정되는 것이다.
이때 만일, 제3 커패시터 어레이(260) 또는 제4 커패시터 어레이(262)의 커패시턴스가 서로 같지 않고 한쪽이 높거나 낮게 되는 경우 제1 가변 커패시터(240)의 동작 설명에서 설명한 바와 동일하게 비교기(210)의 입력 전압이 VCM 보다 높거나 낮아지게 되고, 이에 따라 비교기(210)의 출력이 "0" 또는 "1"이 나오게 된다. 이러한 경우 캘리브레이션 제어부(230)에서는 디지털 아날로그 변환부(200)의 커패시터 어레이의 커패시턴스의 부정합이 발생한 것으로 판단하고, 제2 가변 커패시터(242)의 커패시턴스를 조정하기 위한 캘리브레이션 제어신호(231)를 전송하여 제3 커패시터 어레이(260)와 제4 커패시터 어레이(262)의 커패시턴스가 같아지도록 캘리브레이션을 수행한다.
한편, 위와 같은 캘리브레이션 동작시에는 SAR-ADC의 SAR 논리부(220)에서의 디지털 변환 동작이 진행되면 안되므로, 도 4에 도시된 SAR-ADC 동작 타이밍도(timing diagram)에서 보여지는 바와 같이 리셋(reset) 신호 발생 후, 캘리브레이션 제어신호(231)가 발생되는 경우에는 캘리브레이션 동작이 완료될 때까지 SAR 논리부(220)와 디지털 아날로그 변환부(200)의 동작이 수행되지 않도록 샘플/홀드(sample/hold : S/H) 신호가 활성화되지 않는 것을 알 수 있다.
또한, 본 발명의 실시예에서는, 디지털 아날로그 변환부(200)의 전체 커패시터 어레이에 대한 커패시턴스 정합에 있어서, 제1 가변 커패시터(240)의 조정을 통한 LSB 측과 MSB 측의 커패시터 어레이에 대한 커패시턴스 정합을 수행한 후, 다시 MSB 커패시터와 나머지 커패시터 사이의 정합을 수행하게 된다. 이에 대해서는 타이밍도상 캘리브레이션 제어신호(231)에서도 LSB 캘리브레이션 제어신호가 먼저 발생하고, MSB 캘리브레이션 제어신호가 나중에 발생하는 것으로 표시하고 있다.
즉, LSB 측과 MSB 측의 커패시턴스 정합을 수행한 후, MSB 커패시터의 커패시턴스가 정합되지 않는 경우가 발생하는 것을 대비하여 추가적으로 MSB 커패시터에 대한 커패시턴스 정합을 수행함으로써 MSB 커패시터의 부정합에 따른 미씽 코드 발생의 문제점을 개선시키면서 전체적인 커패시턴스 정합의 향상이 가능하게 된다.
상기한 바와 같이, 본 발명에 따르면, SAR 방식의 ADC에서 커패시터 어레이상 커패시턴스 정합을 수행함에 있어서, LSB 측 커패시터 어레이와 MSB 측 커패시터 어레이간 커패시턴스 정합과 함께 MSB 커패시터와 나머지 커패시터 어레이간 커패시턴스 정합도 수행하도록 함으로써 MSB 커패시터의 부정합에 따른 미씽 코드 발생의 문제점을 개선시키면서 전체적인 커패시턴스 정합의 향상이 가능하도록 한다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
200 : 디지털 아날로그 변환부 210 : 비교기
220 : SAR 논리부 230 : 캘리브레이션 제어부
240 : 제1 가변 커패시터 242 : 제2 가변 커패시터
250 : 제1 커패시터 어레이 252 : 제2 커패시터 어레이
260 : 제3 커패시터 어레이 262 : 제4 커패시터 어레이

Claims (13)

  1. 브리지 커패시터를 통해 구분되는 LSB(least significant bit)측 제1 커패시터 어레이와 MSB(most significant bit)측 제2 커패시터 어레이를 포함하고, 상기 제1 커패시터 어레이의 커패시턴스 조절을 위한 제1 가변 커패시터와 상기 제2 커패시터 어레이 중 MSB 커패시터의 커패시턴스 조절을 위한 제2 가변 커패시터를 포함하는 디지털 아날로그 변환부와,
    상기 디지털 아날로그 변환부의 출력 전압과 커먼모드 전압을 비교하여 디지털 값으로 출력하는 비교기와,
    상기 디지털 값에 기반하여 상기 디지털 아날로그 변환부내 커패시터 어레이간 정합 여부를 검사하고, 부정합 발생 시 상기 제1 커패시터 어레이와 제2 커패시터 어레이가 정합되도록 상기 제1의 가변 커패시터를 조절하며, 상기 조절 후, 상기 MSB 커패시터와 나머지 커패시터 어레이가 정합되도록 상기 제2 가변 커패시터를 조절하는 캘리브레이션 제어부를 포함하며,
    상기 제1 가변 커패시터는,
    상기 제1 커패시터 어레이의 커패시턴스 조절을 위한 커패시터로 상기 캘리브레이션 제어부의 제어에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 제1 커패시터 어레이와 상기 브리지 커패시터 사이에 연결되고,
    상기 제2 가변 커패시터는,
    상기 MSB 커패시터의 커패시턴스 조절을 위한 커패시터로 상기 캘리브레이션 제어부의 제어에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 MSB 커패시터와 인접하게 연결되는 것을 특징으로 하는 SAR-ADC에서 커패시터 어레이 정합장치.
  2. 제 1 항에 있어서,
    상기 캘리브레이션 제어부는,
    상기 제1 커패시터 어레이 또는 제2 커패시터 어레이의 커패시턴스가 서로 같지 않게 되어 상기 출력 전압이 상기 커먼모드(common mode) 전압(VCM)보다 높거나 낮아지게 되는 경우에 발생되는 상기 비교기로부터의 상기 디지털 값을 인식하여 상기 부정합을 판단하는 것을 특징으로 하는 SAR-ADC에서 커패시터 어레이 정합장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제1, 제2 가변 커패시터는,
    다수의 서로 다른 커패시턴스를 가지는 커패시터의 어레이로 구성되며, 각각의 커패시터를 온 또는 오프시킬 수 있는 스위치를 포함하는 것을 특징으로 하는 SAR-ADC에서 커패시터 어레이 정합장치.
  6. 제 5 항에 있어서,
    상기 제1, 제2 가변 커패시터는,
    상기 캘리브레이션 제어부의 제어에 따라 상기 스위치가 선택적으로 온 또는 오프되어 커패시턴스가 조절되는 것을 특징으로 하는 SAR-ADC에서 커패시터 어레이 정합장치.
  7. 제 1 항에 있어서,
    상기 제1, 제2 커패시터 어레이는,
    이진 가중형 커패시터 어레이로 구성되는 것을 특징으로 하는 SAR-ADC에서 커패시터 어레이 정합장치.
  8. SAR-ADC의 커패시터 어레이 정합장치에서 커패시터 어레이 정합방법으로서,
    상기 SAR-ADC의 디지털 아날로그 변환부내 커패시터 어레이의 부정합 여부를 검사하는 단계와,
    상기 커패시터 어레이의 부정합이 발생하는 경우, 상기 커패시터 어레이상 LSB측 제1 커패시터 어레이와 MSB측 제2 커패시터 어레이가 정합되도록 제1 가변 커패시터를 조절하는 단계와,
    상기 조절 후, 상기 제2 커패시터 어레이중 MSB 커패시터와 나머지 커패시터 어레이가 정합되도록 제2 가변 커패시터를 조절하는 단계를 포함하며,
    상기 제1, 제2 커패시터 어레이는,
    상기 커패시터 어레이상 브리지 커패시터를 통해 양쪽으로 형성되고,
    상기 제1 가변 커패시터는,
    상기 제1 커패시터 어레이의 커패시턴스 조절을 위한 커패시터로 소정의 제어신호에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 제1 커패시터 어레이와 상기 브리지 커패시터 사이에 연결되며,
    상기 제2 가변 커패시터는,
    상기 제2 커패시터 어레이 중 MSB 커패시터의 커패시턴스 조절을 위한 커패시터로 소정의 제어신호에 따라 커패시턴스값이 가변되는 커패시터이며, 상기 MSB 커패시터와 인접하게 연결되는 것을 특징으로 하는 커패시터 어레이 정합방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 8 항에 있어서,
    상기 검사하는 단계는,
    상기 디지털 아날로그 변환부와 연결되는 SAR-ADC의 비교기로부터 발생되는 디지털 값을 검사하는 단계와,
    상기 디지털 값이 상기 제1 커패시터 어레이 또는 제2 커패시터 어레이의 커패시턴스가 서로 같지 않게 되는 경우 발생하는 디지털 값인지 검사하는 단계
    을 포함하는 것을 특징으로 하는 커패시터 어레이 정합방법.
  13. 제 8 항에 있어서,
    상기 제1, 제2 가변 커패시터는,
    다수의 서로 다른 커패시턴스를 가지는 커패시터의 어레이로 구성되며, 각각의 커패시터를 온 또는 오프시킬 수 있는 스위치를 포함하는 것을 특징으로 하는 커패시터 어레이 정합방법.
KR1020150001242A 2015-01-06 2015-01-06 Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법 KR101666575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150001242A KR101666575B1 (ko) 2015-01-06 2015-01-06 Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150001242A KR101666575B1 (ko) 2015-01-06 2015-01-06 Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160084686A KR20160084686A (ko) 2016-07-14
KR101666575B1 true KR101666575B1 (ko) 2016-10-17

Family

ID=56499195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001242A KR101666575B1 (ko) 2015-01-06 2015-01-06 Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법

Country Status (1)

Country Link
KR (1) KR101666575B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155909A (zh) * 2017-11-20 2018-06-12 灿芯创智微电子技术（北京）有限公司 一种电容分段结构逐次逼近型模数转换器
KR101879328B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 분리형 단조 연속 근사 아날로그 디지털 변환기
CN109462399A (zh) * 2018-10-26 2019-03-12 电子科技大学 一种适用于逐次逼近模数转换器的后台电容失配校准方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107222212B (zh) * 2017-04-23 2021-01-26 复旦大学 提高逐次逼近型模数转换器电路信噪比的方法与实现电路
KR102075653B1 (ko) * 2018-05-04 2020-02-10 서강대학교산학협력단 정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터
US10491233B1 (en) 2018-05-31 2019-11-26 Shenzhen GOODIX Technology Co., Ltd. SAR ADC having accurate split capacitor
WO2021167129A1 (ko) * 2020-02-19 2021-08-26 엘지전자 주식회사 아날로그 디지털 컨버터
KR102548508B1 (ko) * 2021-05-13 2023-06-26 충북대학교 산학협력단 커패시터 분리를 이용한 연속 근사 레지스터 아날로그 디지털 변환기 및 이의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100039303A1 (en) 2008-08-18 2010-02-18 Fujitsu Limited Digital analog converter
KR101299215B1 (ko) * 2012-03-12 2013-08-22 전자부품연구원 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
US20140285370A1 (en) * 2011-12-28 2014-09-25 Panasonic Corporation Successive approximation ad converter and noise generator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122734B1 (ko) 2010-03-23 2012-03-23 고려대학교 산학협력단 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기
KR101353143B1 (ko) * 2012-03-27 2014-01-23 삼성전기주식회사 하이브리드 가변 커패시터, 알에프 장치, 하이브리드 가변 커패시터 제조방법 및 가변 커패시터 조정 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100039303A1 (en) 2008-08-18 2010-02-18 Fujitsu Limited Digital analog converter
US20140285370A1 (en) * 2011-12-28 2014-09-25 Panasonic Corporation Successive approximation ad converter and noise generator
KR101299215B1 (ko) * 2012-03-12 2013-08-22 전자부품연구원 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879328B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 분리형 단조 연속 근사 아날로그 디지털 변환기
CN108155909A (zh) * 2017-11-20 2018-06-12 灿芯创智微电子技术（北京）有限公司 一种电容分段结构逐次逼近型模数转换器
CN108155909B (zh) * 2017-11-20 2021-09-24 灿芯创智微电子技术（北京）有限公司 一种电容分段结构逐次逼近型模数转换器
CN109462399A (zh) * 2018-10-26 2019-03-12 电子科技大学 一种适用于逐次逼近模数转换器的后台电容失配校准方法
CN109462399B (zh) * 2018-10-26 2021-09-14 电子科技大学 一种适用于逐次逼近模数转换器的后台电容失配校准方法

Also Published As

Publication number Publication date
KR20160084686A (ko) 2016-07-14

Similar Documents

Publication Publication Date Title
KR101666575B1 (ko) Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US10069506B2 (en) Calibration circuit and calibration method for DAC
JP6578223B2 (ja) Ａｄｃにおける比較器オフセット誤差検出及び補正のための回路及び方法
US9397679B1 (en) Circuit and method for DAC mismatch error detection and correction in an ADC
US8456340B2 (en) Self-timed digital-to-analog converter
US9432037B2 (en) Apparatus and method for analog-digital converting
US9300312B2 (en) Analog-digital converter
EP3537609B1 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
JP7115841B2 (ja) 逐次比較レジスタ型ａｄ変換器におけるオフセット較正方法、及び逐次比較レジスタ型アナログデジタル変換器
TW202101914A (zh) 類比數位轉換器之校正電路及校正方法
CN107171668B (zh) 半导体装置
EP3047574A1 (en) Pipelined successive approximation analog-to-digital converter
CN108023593B (zh) 用于模拟转换器的参考预充电技术
CN110350919B (zh) 一种流水线模拟数字转换器
KR20120027829A (ko) 아날로그 디지털 변환 장치
EP3334047B1 (en) A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter
JP2013201691A (ja) 逐次比較型ａ／ｄ変換器
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
US10038453B1 (en) Capacitor calibration
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
US9413371B1 (en) ADC and analog-to-digital converting method
KR102375948B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
JP2012049635A (ja) アナログ・デジタル変換器
JP2017005586A (ja) 圧電センサ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant