CN106936435B - 一种快速确定adc拼合顺序的方法 - Google Patents
一种快速确定adc拼合顺序的方法 Download PDFInfo
- Publication number
- CN106936435B CN106936435B CN201710172630.0A CN201710172630A CN106936435B CN 106936435 B CN106936435 B CN 106936435B CN 201710172630 A CN201710172630 A CN 201710172630A CN 106936435 B CN106936435 B CN 106936435B
- Authority
- CN
- China
- Prior art keywords
- data
- rising edge
- scanning
- adc
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
本发明公开了一种快速确定ADC拼合顺序的方法,在ADC采集原理的基础上,通过提取上升沿数据并对其分割及排序,得到初始顺序号,然后利用康托公式展开计算其对应的序号,经过多次迭代后统计所有序号出现的次数,再将出现次数最多的序号利用康托公式反推出排列号,从而得到正确的ADC拼合顺序。
Description
技术领域
本发明属于测量仪器技术领域,更为具体地讲,涉及一种快速确定ADC拼合顺序的方法。
背景技术
数据采集系统,主要以模拟信号调理通道、ADC转换器、数据缓冲器及微处理器为核心,输入被测信号经过ADC转换器将模拟波形转换成数字信号,存储在数字缓冲器中,之后对数据进行分析、解码或显示等后续处理。
现代通信技术的发展对数据采集的速率提出了越来越高的要求,特别是对宽带、超宽带雷达和软件无线电,要求数据采集系统有较高的采样率。由于受到ADC速度的限制,一般只能采用相对较低速ADC,通过多路采样技术满足更高采样率要求的系统,其原理框图如图1所示,可以看出,系统实现正确数据处理或波形重建的重要前提就是多路采样数据组合的正确性。在高速采样系统中,由于多ADC器件间的复位操作而可能导致多组数据同步时钟间的相位差出现不确定的现象,从而使得拼合顺序出现不确定现象。再者,在高速采集系统中,由于ADC采样率的提高,ADC内可能集成多个ADC核,每个ADC核也有多路输出,这样一来,一片ADC的输出路数也随之变多,对应接收ADC采样数据的FPGA的引脚也变多。但是由于成本原因,实际过程中我们往往使用一片FPGA来接收一片ADC的多路输出数据,这样一来,多个FPGA内存储数据的开始位置不同,此时拼合会出现问题。
由以上分析,多路采集的数据,只有在正确的拼合的顺序下才能真实的还原信号。以标准方波信号的上升沿为例,呈现的波形应该是基本单调上升的。
在正确的拼合顺序下,放大其上升沿,其波形也非常平滑,如图2所示,如果是错误的拼合顺序,其上升沿的数据,不是基本单调上升的,显示的锯齿样的波形,如图3所示;
在ADC增益一致、偏移正确的情况下,如果ADC拼合顺序正确,则对标准方波信号的上升沿来讲,其采集到的ADC的数据应是严格单调上升的。据此,可以分析采集回来的ADC数据,从而确定拼合顺序。但是在实际情况下,信号源的输出信号经过模拟通道的调理,进入ADC量化的过程中,可能存在偶发性的噪声,就单次采样数据来讲,即使在拼合顺序正确的情况下,其数据也不一定是单调上升的,特别是拼合路数越多,其出现偶然非单调性的可能就越不好确定。以前,在开发阶段,确定正确的拼合数据的方法一般是通过手工的方式,通过将采集数据的按波形的方式显示出来,通过人眼识别,手动调整顺序。这样的方法存在两个问题:第一,由于偶发噪声的存在,就某次分析的数据并不能保证其数据是否存在噪声,故据此得到的顺序可能是错误的,为此,需要进行多次手工分析,得到次数最多的顺序,并认为此顺序是正确的;第二,当拼合路数较多时,如8路、16路等,这时手工方法将非常麻烦和耗时。当路数较多时,偶发噪声出现的概率更高一些,手工方法将特别麻烦和耗时,可能需要多次调整,才能得到正确的顺序。
发明内容
本发明的目的在于克服现有技术的不足,提供一种快速确定ADC拼合顺序的方法,在ADC采集原理的基础上,通过全排列序列号与序号的映射得出正确的拼合顺序。
为实现上述发明目的,本发明一种快速确定ADC拼合顺序的方法,其特征在于,包括以下步骤:
(1)、将标准方波信号进行N路交替采样,得到N路的数字信号;
(2)、将N路的数字信号按照初始顺序组合在数组中;
(3)、设置扫描次数K,对数字组中数字信号进行第一次扫描,找到数字信号上升沿阶段的最大和最小值,从而得到峰峰值;
(4)、从左到右扫描波形,取波形数据刚刚大于或等于峰峰值的T%处作为待分析数据上升沿预开始位置stopPos_Raise,取波形数据刚刚大于或等于峰峰值的1-T%处作为待分析数据上结束位置startPos_Raise;
(5)、提取上升沿数据段
计算上升沿数据段的起始位置startPos:
计算上升沿数据段的起始位置stopPos:
其中,表示向下取整;
(6)、对startPos至stopPos之间的上升沿数据按N路为一组依次进行分割,,再把每组数据用结构体数组表示;其中,结构体数组的data项用于存储数据,index项用于存储每个数据从前到后的初始顺序号;
(7)、在每个结构体数组中,对data项中的数据按照从小到大的排序,且排序时每个数据的初始顺序号也跟着移动,得到排序后的结构体数组,再提取该结构体数组中index项对应的初始顺序号组成排列号,从而得到每组数据的排列号;
(8)、利用康托公式分别将每组排列号转换为序号,再统计每组序号出现的次数,完成本轮扫描处理;
(9)、当本轮扫描处理完成后,返回步骤(3)进行下一轮扫描,直到K轮扫描结束后进入步骤(10);
(10)、统计K轮扫描结束后出现次数最大的序号,再提取该序号并利用康托公式反推测排列号,从而得到正确的ADC拼合顺序。
本发明的发明目的是这样实现的:
本发明一种快速确定ADC拼合顺序的方法,在ADC采集原理的基础上,通过提取上升沿数据并对其分割及排序,得到初始顺序号,然后利用康托公式展开计算其对应的序号,经过多次迭代后统计所有序号出现的次数,再将出现次数最多的序号利用康托公式反推出排列号,从而得到正确的ADC拼合顺序。
同时,本发明一种快速确定ADC拼合顺序的方法还具有以下有益效果:
(1)、通过软件确定拼合顺序的方法,不依赖ADC芯片的具体型号和采集方式,大大减少了软硬件调试时间;
(2)、软件确定ADC拼合顺序的方法,与硬件方法比较,时间快,效率高,更具扩展性;
(3)、通过康托公式实现排列与序号的对应关系,大大的节约了内存空间,并且在内存一定的情况下,做到了拼合路数N的最大化。
附图说明
图1是多路采样的原理框图;
图2是正确的拼合顺序下上升沿波形图;
图3是错误的拼合顺序下上升沿波形图;
图4是本发明一种快速确定ADC拼合顺序的方法流程图;
图5是8路拼合的原理框图;
图6是上升沿数据段示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
图4是本发明一种快速确定ADC拼合顺序的方法流程图。
在本实施例中,如图4所示,本发明一种快速确定ADC拼合顺序的方法,包括以下步骤:
S1、如图1所示,将标准方波信号x(t)进行N路交替采样,得到N路的数字信号gi[n],i=1,2,…,N;
在本实施例中,使用标准信号源,输入一个标准方波信号,标准方波信号信号的幅度在ADC采样范围内,,信号的预冲和过冲幅度应小于峰峰值的10%,触发设置为上升沿触发,信号的周期根据采样率和触发深度,以及存储深度而定,一般在其存储深度内,只有一个上升沿,假设上升沿数据在存储深度的中间,那么输入信号的周期,应该大于存储深度数据代表的时间的1倍以内(1:1的占空比),输入信号的上升时间应保证在数据拼合路数的点数的2~3倍。因此我们需要调节时基档和幅度档,使屏幕上仅保留一个上升沿,且其幅度在不越界的情况下尽量的大。
例如500MSPS的采样率,则采集的每个数据代表的时间为2Ns,如果采用8路拼合,那么上升时间至少大于8×2×2Ns=32Ns。ADC的采集数据输出到FIFO,软件读取FIFO中的数据并进行分析,采集到FIFO数据后,根据不同采样率的要求,有8路,16路,64路等拼合方案,在本实施例中,采用N=8路拼合。
S2、将8路的数字信号g1[n]-g8[n]按照初始顺序组合在数组中。
在本实施例中,如图5所示,令pBuffer0为第一路数据,pBuffer1为第二路数据,依次类推,即初始排列顺序为01234567。
S3、设置扫描次数K=1000,对数字组中数字信号进行第一次扫描,找到数字信号上升沿阶段的最大和最小值,从而得到峰峰值;
在本实施例中,如图6所示,上升沿阶段的最大值Max和最小值Min,计算得到峰峰值V_PK=Max-Min。
S4、如图6所示,根据步骤S3的结果,从左到右扫描波形,取波形数据刚刚大于或等于峰峰值的10%处为待分析数据上升沿预开始位置startPos_Raise;波形数据刚刚大于或等于峰峰值的90%处为待分析上升沿数据的结束位置stopPos_Raise.
S5、提取上升沿数据段
计算上升沿数据段的起始位置startPos:
计算上升沿数据段的起始位置stopPos:
其中,表示向下取整;
在本实施例中,以startPos为起始位置之后的每N个数据,其对应的排列是初始顺序,即保证startPos之后偏移N*n+0的数据对应的是FIFO1的数据,偏移N*n+1的数据对应的是FIFO2的数据,N*n+x的数据对应的是FIFOx的数据…其中,n为0,1,2…,x为0~N-1。
如图6所示,其中,N*为上升沿数据段的数据个数,为N的整数倍,在本实施例中,N=8,那么startPos必须为8的整数倍,如果不是8的整数倍,比如为5,那么分割后的数组,第一路数据就为FIFO5中的数据,而不是FIFO0,初始顺序为56701234,这样一来就影响了后续计算排列与序号对应关系。
S6、、对startPos至stopPos之间的上升沿数据按N路为一组依次进行分割,再把每组数据用结构体数组表示;
其中,结构体数组struct seqAndData的形式为:
其中,结构体数组的data项用于存储数据,index项用于存储每个数据从前到后的初始顺序号;
在本实施例中,以8路拼合为例,那么采集到的数据每8个一组,假设某组数据(data)由前到后依次为,78-70-75-65-80-72-77-68,其对应的初始顺序必定为0-1-2-3-4-5-6-7,其结构体数组如下:
{{78,0},{70,1},{75,2},{65,3},{80,4},{72,5}{77,6},{68,7}}
S7、在每个结构体数组中,对data项中的数据按照从小到大的排序,且排序时每个数据的初始顺序号也跟着移动,得到排序后的结构体数组,再提取该结构体数组中index项对应的初始顺序号组成排列号,从而得到每组数据的排列号;
在本实施例中,对以上数据的data进行从小到大的排序,排序时其序号跟着移动,排序后其结构体数组如下:
{{65,3},{68,7},{70,1},{72,5},{75,2},{77,6},{78,0},{80,4}}
上面经过排序后数据的排列为3-7-1-5-2-6-0-4
从理论上讲,有多少路数据进行拼合,就最多可能有路数的阶乘个序列。例如4路,8路数据,可能的排列最多只有4!=24或8!=40320种。为了排除偶发噪声带来的拼合顺序的不确定性,使用统计的方法进行处理。从上面的论述可知,我们就是要通过分析多次采集的数据,统计每种序列出现的次数,最后找到出现次数最多的序列为最后正确的序列。从理论上讲,我们可以分配一个数组来存放每个序列出现的次数。但如果是更多的路数,比如16的全排列有16!=20922789888000种,而对内存资源有限的嵌入式系统来说,这个数字显然太大,不具有实际可操作性。为了可操作性,需要解决两个问题,第一是序列怎么保存,如果一个顺序号用一个字节来保存,则一个序列需要16个字节,这对16路数据来讲,其占用内存空间太大了;第二,是否是需要建立全部序列的统计存储空间,对16路来讲,如果统计的最大次数限定在65535次,则存放每个序列的统计次数需要2个字节的存储空间。对16路拼合的情况,如果保存全序列的统计数据,则需要16!×(16+4)=376610217984000Byte≈377TByte的存储空间,则显然是不可实现的。
S8、从实现上,我们可以对排列进行编号,根据排列得到其对应的序号,排列与序号的换算可以使用康托公式。
利用康托公式分别将每组排列号转换为序号,再统计每组序号出现的次数,完成本轮扫描处理;
根据康托展开式得到对应的序号的计算公式为:
X=a0*(n-1)!+a1*(n-2)!+...+ai*(i-1)!+...+an-1*1!+an*0!
其中,系数ai,为排列中第i个元素排在第i~n个元素的大小;由1到n这n个数组成的全排列,共n!个,按每个全排列组成的数从小到大进行排列,并对每个序列从0开始进行编号。
例如:{1,2,3}按从小到大排列一共6个:123 132 213 231 312 321。现判断321是{1,2,3}中第几个大的数,可以通过康托展开式计算,具体计算为:第一位是3,当第一位的数小于3时,那排列数小于321的有123、213,小于3的数有1、2。所以有2*2!个,其中a0=2;再看小于第二位2的数只有一个就是1,所以有1*1!=1个,其中a1=1;所以小于321的{1,2,3}排列数有2*2!+1*1!=5个,那么321对应的序号为5,且为第6个大的数。
再举个例子:1324是{1,2,3,4}排列数中第几个大的数:第一位是1小于1的数没有,是0个,所以有0*3!第二位是3小于3的数有1和2,但1已经在第一位了,所以只有一个数2,所以有1*2!。第三位是2小于2的数是1,但1在第一位,所以有0个,所以有0*1!,所以比1324小的排列有0*3!+1*2!+0*1!=2个,那么1324对应的序号为2,且为第三个大数。
同理,3 5 7 4 1 2 9 6 8展开为:X=2*8!+3*7!+4*6!+2*5!+0*4!+0*3!+2*2!+0*1!+0*0!=98884,即3 5 7 4 1 2 9 6 8对应的序号为98884。
3214展开为:X=2*3!+1*2!+0*1!+0*0!=14,即3214对应的序号为14。
S9、当本轮扫描处理完成后,返回步骤S3进行下一轮扫描,直到K=1000轮扫描结束后进入步骤S10;
S10、统计1000轮扫描结束后出现次数最大的序号,再提取该序号并利用康托公式反推测排列号,从而得到正确的ADC拼合顺序。
在统计时,除了累加每种序列出现的次数外,还可记录总的统计次数,在找到最大的出现次数后,可以看到该序列出现的次数与总统计次数的比值,在正常情况下,最大出现次数应占总统计次数的80%以上,其余20%是偶发噪声造成的虚假拼合顺序,此数据与硬件通道情况、信号源等有关。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (2)
1.一种快速确定ADC拼合顺序的方法,其特征在于,包括以下步骤:
(1)、将标准方波信号进行N路交替采样,得到N路的数字信号;
所述标准方波信号满足条件为:1)、标准方波信号的幅度在ADC采样范围内;2)、调节时基档和幅度档,使屏幕上仅保留一个上升沿,且其幅度在不越界的情况下尽量的大;3)、标准方波的预冲和过冲小于峰峰值的10%;
(2)、将N路的数字信号按照初始顺序组合在数组中;
(3)、设置扫描次数K,对数组中数字信号进行第一次扫描,找到数字信号上升沿阶段的最大和最小值,从而得到峰峰值;
(4)、从左到右扫描波形,取波形数据刚刚大于或等于峰峰值的T%处作为待分析数据上升沿预开始位置stopPos_Raise,取波形数据刚刚大于或等于峰峰值的1-T%处作为待分析数据上结束位置startPos_Raise;
(5)、提取上升沿数据段
计算上升沿数据段的起始位置startPos:
计算上升沿数据段的起始位置stopPos:
其中,表示向下取整;
(6)、对startPos至stopPos之间的上升沿数据按N路为一组依次进行分割,再把每组数据用结构体数组表示;其中,结构体数组的data项用于存储数据,index项用于存储每个数据从前到后的初始顺序号;
(7)、在每个结构体数组中,对data项中的数据按照从小到大的排序,且排序时每个数据的初始顺序号也跟着移动,得到排序后的结构体数组,再提取该结构体数组中index项对应的初始顺序号组成排列号,从而得到每组数据的排列号;
(8)、利用康托公式分别将每组排列号转换为序号,再统计每组序号出现的次数,完成本轮扫描处理;
(9)、当本轮扫描处理完成后,返回步骤(3)进行下一轮扫描,直到K轮扫描结束后进入步骤(10);
(10)、统计K轮扫描结束后出现次数最大的序号,再提取该序号并利用康托公式反推测排列号,从而得到正确的ADC拼合顺序。
2.根据权利要求1所述的一种快速确定ADC拼合顺序的方法,其特征在于,所述的T%取10%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710172630.0A CN106936435B (zh) | 2017-03-21 | 2017-03-21 | 一种快速确定adc拼合顺序的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710172630.0A CN106936435B (zh) | 2017-03-21 | 2017-03-21 | 一种快速确定adc拼合顺序的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106936435A CN106936435A (zh) | 2017-07-07 |
CN106936435B true CN106936435B (zh) | 2019-12-27 |
Family
ID=59432632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710172630.0A Active CN106936435B (zh) | 2017-03-21 | 2017-03-21 | 一种快速确定adc拼合顺序的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106936435B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110688083B (zh) * | 2019-09-27 | 2023-03-14 | 电子科技大学 | 一种基于ddr3的高速数据流长延时储频转发方法 |
CN115459774A (zh) * | 2022-09-21 | 2022-12-09 | 重庆御芯微信息技术有限公司 | 一种提高模数转换器采样率的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101820286A (zh) * | 2009-12-01 | 2010-09-01 | 电子科技大学 | 一种时间交替采集系统的实时信号重构方法 |
CN102201001A (zh) * | 2011-04-29 | 2011-09-28 | 西安交通大学 | 基于倒排技术的快速检索方法 |
CN102497210A (zh) * | 2011-11-30 | 2012-06-13 | 电子科技大学 | 一种多adc高速数据采集系统的数据同步识别装置 |
CN103048506A (zh) * | 2012-09-26 | 2013-04-17 | 电子科技大学 | 一种用于校准并行采集系统数据拼合顺序的方法 |
CN104407998A (zh) * | 2014-11-04 | 2015-03-11 | 西北核技术研究所 | 基于fpga的高速adc采样数据接收缓存方法和系统 |
CN105245227A (zh) * | 2015-11-09 | 2016-01-13 | 天津大学 | 用于图像传感器列级循环adc的数字校准方法 |
-
2017
- 2017-03-21 CN CN201710172630.0A patent/CN106936435B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101820286A (zh) * | 2009-12-01 | 2010-09-01 | 电子科技大学 | 一种时间交替采集系统的实时信号重构方法 |
CN102201001A (zh) * | 2011-04-29 | 2011-09-28 | 西安交通大学 | 基于倒排技术的快速检索方法 |
CN102497210A (zh) * | 2011-11-30 | 2012-06-13 | 电子科技大学 | 一种多adc高速数据采集系统的数据同步识别装置 |
CN103048506A (zh) * | 2012-09-26 | 2013-04-17 | 电子科技大学 | 一种用于校准并行采集系统数据拼合顺序的方法 |
CN104407998A (zh) * | 2014-11-04 | 2015-03-11 | 西北核技术研究所 | 基于fpga的高速adc采样数据接收缓存方法和系统 |
CN105245227A (zh) * | 2015-11-09 | 2016-01-13 | 天津大学 | 用于图像传感器列级循环adc的数字校准方法 |
Non-Patent Citations (5)
Title |
---|
Huang Wuhuang等."Analysis and implementation of data synchronization in time-interleaved ADCs system".《2013 IEEE 11th International Conference on Electronic Measurement & Instruments》.2014,第2013年卷(第1期),第13页到第17页. * |
Huiqing Pan等."Adaptive frequency-related mismatch calibration algorithm for TIADC".《2015 12th IEEE International Conference on Electronic Measurement & Instruments (ICEMI)》.2016,第2015年卷(第2期),第1058页到1061页. * |
熊韬等."一种并行数据采集系统实时硬件抽点设计实现".《电子测量技术》.2012,第35卷(第7期),第108页到第111页. * |
黄武煌."基于并行处理的超高速采样系统研究与实现".《中国博士学位论文全文数据库•信息科技辑》.2016,第2016年卷(第7期),I135-58. * |
黄武煌等."一种超高速并行采样技术的研究与实现".《电子测量与仪器学报》.2009,第23卷(第8期),第67页到第71页. * |
Also Published As
Publication number | Publication date |
---|---|
CN106936435A (zh) | 2017-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7860688B2 (en) | Signal baseline processing device and processing method thereof | |
CN107024711B (zh) | 一种闪烁脉冲数字化信号的拟合方法 | |
US6563902B2 (en) | Energy dispersive X-ray analyzer | |
CN106936435B (zh) | 一种快速确定adc拼合顺序的方法 | |
US10481573B2 (en) | Multi-channel digital trigger with combined feature matching and associated methods | |
CN112486008B (zh) | 基于tdc的分辨率可调时间测量统计系统及方法 | |
US6621443B1 (en) | System and method for an acquisition of data in a particular manner | |
CN114442108A (zh) | 应用于激光测距的多步直方图峰值提取方法及系统 | |
CN103713171A (zh) | 一种具有延迟触发功能的示波器 | |
CN102466747A (zh) | 一种测量数据压缩显示装置及其控制方法 | |
CN110596439A (zh) | 一种数字触发检测方法 | |
CN108964637A (zh) | 一种基于fpga的超高通过率电流型数字化脉冲处理方法 | |
EP3893400A1 (en) | Sorting method and apparatus, and electronic device and medium | |
CN103901243B (zh) | 一种具有高触发精度的示波器 | |
CN103675381B (zh) | 一种具有周期触发功能的并行采样的示波器 | |
CN103869123B (zh) | 一种具有脉宽测量功能的示波器 | |
CN112285406B (zh) | 一种高精度时域测量方法及装置、存储介质 | |
CN110412644A (zh) | 光子计数方法和装置 | |
CN104076178B (zh) | 一种具有改进触发功能的示波器 | |
CN110532104B (zh) | 一种多通道数据实时排序方法及系统 | |
WO2022105059A1 (zh) | 示波器的触发系统、触发方法、示波器以及存储介质 | |
CN103675380A (zh) | 一种具有周期触发功能的示波器 | |
CN107219387A (zh) | 一种释抑时间的实时自动调节方法 | |
CN104820120A (zh) | 一种提高信号触发精度的方法与装置 | |
CN108449558A (zh) | 一种基于dsp的ccd电路驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |