TWI383594B - Ｄａ轉換裝置及ａｄ轉換裝置 - Google Patents

Ｄａ轉換裝置及ａｄ轉換裝置 Download PDF

Info

Publication number
TWI383594B
TWI383594B TW097143119A TW97143119A TWI383594B TW I383594 B TWI383594 B TW I383594B TW 097143119 A TW097143119 A TW 097143119A TW 97143119 A TW97143119 A TW 97143119A TW I383594 B TWI383594 B TW I383594B
Authority
TW
Taiwan
Prior art keywords
output
converter
correction
data
voltage
Prior art date
Application number
TW097143119A
Other languages
English (en)
Other versions
TW200934138A (en
Inventor
Yasuhide Kuramochi
Akira Matsuzawa
Original Assignee
Advantest Corp
Tokyo Inst Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Tokyo Inst Tech filed Critical Advantest Corp
Publication of TW200934138A publication Critical patent/TW200934138A/zh
Application granted granted Critical
Publication of TWI383594B publication Critical patent/TWI383594B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

DA轉換裝置及AD轉換裝置
本發明是有關於一種DA(Digital/Analog，數位/類比)轉換裝置及AD(Analog/Digital，類比/數位)轉換裝置。本發明特別是有關於一種輸出與數位的輸入資料相應的類比的輸出電壓的DA轉換裝置，及具備該DA轉換裝置的AD轉換裝置。
目前，眾所周知的是電荷重分佈式(Charge-Redistribution type)的AD轉換裝置(例如，參照專利文獻1)。專利文獻1中記載的AD轉換裝置，包括電容陣列式(capacitive array)的主DA轉換器、電容陣列式校正DA轉換器、比較器(comparator)及控制邏輯(control logic)。
主DA轉換器輸出與控制邏輯所供給的資料相應的類比電壓。校正DA轉換器在自控制邏輯接收到表示主DA轉換器的解析度(resolution)低於1 LSB(Least Significant Bit，最低有效位元)的資料之後，輸出與該所接收到的資料相應的類比電壓。比較器將主DA轉換器所輸出的電壓及校正DA轉換器所輸出的電壓加以累加，並將累加的電壓與輸入電壓進行比較。
控制邏輯將供給至主DA轉換器及校正DA轉換器的資料加以改變後，對輸入電壓與累加電壓相一致的資料進行檢索。繼而，控制邏輯將輸入電壓與累加電壓相一致的 資料輸出至外部。
此處，控制邏輯將根據主DA轉換器的差分非線性(Differential Non Linearity，DNL)對應而校正後的資料，供給至主DA轉換器及校正DA轉換器。更具體而言，控制邏輯將根據DNL而校正後的資料的整數部供給至主DA轉換器。又，控制邏輯將根據DNL而校正後的資料的小數部供給至校正DA轉換器。藉此，專利文獻1中記載的AD轉換裝置能夠以低於1 LSB的精度而輸出經DNL校正後的電壓。
[專利文獻1]美國專利公開公報US2007/0132626
輸出低於1 LSB的解析度(例如為0.5 LSB、0.25 LSB、…)的電壓的的電容陣列式DA轉換器，與輸出1 LSB以上的解析度的電壓的DA轉換器相比，電容器的最小單位電容更小。然而，半導體中能夠製造的電容器的最小電容，由該半導體的製造製程所決定，因此輸出低於1 LSB的解析度的電壓的電容陣列式DA轉換器的合成電容會增大，其結果將導致DA轉換器的頻帶(band)降低。因此，電容陣列式DA轉換器較好的是，增大電容器的最小單位電容。
又，當使DA轉換器輸出DNL校正後的電壓時，必須自外部將測定器連接於DA轉換器而預先對DNL進行測定，並將與測定結果相應的校正資料寫入至DA轉換器的內部記憶體中。因此，DA轉換器難以簡便地對校正資料進行調整。
因此，本發明的目的在於提供一種能夠解決上述問題的DA轉換裝置及AD轉換裝置。此目的可藉由申請專利範圍中的獨立項中所揭示的特徵的組合來實現。又，附屬項是對本發明的更有利的具體例進行規定。
本發明的第1形態中提供一種DA轉換裝置，輸出與數位的輸入資料相應的類比的輸出電壓，該DA轉換裝置包括：電容陣列式主DA轉換器，將與輸入資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與輸入資料相應的校正資料；電容陣列式校正DA轉換器，輸出與校正資料相應的校正電壓；以及分壓電容器，串聯連接在校正DA轉換器的輸出端與主DA轉換器的輸出端之間。
本發明的第2形態中提供一種DA轉換裝置，輸出與數位的輸入資料相應的類比的輸出電壓，該DA轉換裝置包括：主DA轉換器，將與輸入資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與輸入資料相應的校正資料；校正DA轉換器，輸出與校正資料相應的校正電壓；累加部，將校正電壓累加至主電壓；校準(calibration)部，校準時，根據使用校正DA轉換器而對主DA轉換器所輸出的主電壓進行AD轉換後的結果，來確定校正資料。
本發明的第3形態中提供一種AD轉換裝置，輸出與類比的輸入電壓相應的數位的輸出資料，該AD轉換裝置 包括：DA轉換裝置，輸出與數位的比較資料相應的比較電壓；比較器，輸出對輸入電壓與比較電壓進行比較而得的比較結果；以及控制部，將供給至DA轉換裝置的比較資料加以改變後，將輸入電壓與比較電壓相一致的比較資料檢測出來，並將檢測出的比較資料作為輸出資料加以輸出；其中DA轉換裝置包括：電容陣列式主DA轉換器，將與比較資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與比較資料相應的校正資料；電容陣列式校正DA轉換器，輸出與校正資料相應的校正電壓；以及分壓電容器，串聯連接在校正DA轉換器的輸出端與主DA轉換器的輸出端之間。
本發明的第4形態中提供一種AD轉換裝置，輸出與類比的輸入電壓相應的數位的輸出資料，該AD轉換裝置包括：DA轉換裝置，輸出與數位的比較資料相應的比較電壓；比較器，輸出對輸入電壓與比較電壓進行比較而得的比較結果；以及控制部，將供給至DA轉換裝置的比較資料加以改變後，將輸入電壓與比較電壓相一致的比較資料檢測出來，並將檢測出的比較資料作為輸出資料加以輸出；其中DA轉換裝置包括：主DA轉換器，將與比較資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與比較資料相應的校正資料；校正DA轉換器，輸出與校正資料相應的校正電壓；累加部，將校正電壓累加至主電壓；校準部，校準時，根據使用校正DA轉換器而對主DA轉換器所輸出的主電壓進行AD轉換後 的結果，來確定校正資料。
再者，上述發明的概要並未列舉本發明的全部必要特徵，該些特徵群的子組合(subcombination)亦可成為發明。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式詳細說明如下。
以下，通過發明的實施形態來對本發明的(一)方面進行說明，但是以下的實施形態並非用於限定申請專利範圍的發明，又，實施形態中所說明的所有特徵組合並非是發明的解決手段所必需的。
圖1表示本實施形態的AD轉換裝置10的構成。AD轉換裝置10輸出與類比的輸入電壓VIN 相應的預定數位元的數位的輸出資料DOUT 。
AD轉換裝置10包括DA轉換裝置20、比較器22及控制部24。DA轉換裝置20輸出與控制部24所供給的數位的比較資料DR 相應的類比的比較電壓VR 。
本實施形態中，DA轉換裝置20具有電荷重分佈式的DA轉換器。DA轉換裝置20與取樣(sampling)週期同步地反覆進行取樣(sample)及保持(hold)。DA轉換裝置20在取樣時，對輸入電壓VIN 進行取樣。又，DA轉換裝置20在保持時，將所取樣的輸入電壓VIN 加以保持。此外，DA轉換裝置20在保持時，將由控制部24供給的比較資料DR ，減去自比較電壓VR 所取樣的輸入電壓VIN 而得的電壓，自輸出端子26，輸出。
比較器22對自DA轉換裝置20的輸出端子26輸出的輸出電壓與共用電位(common potential)進行比較後，輸出比較結果。藉此，比較器22可以輸出對輸入電壓VIN 與比較電壓VR 進行比較而得的比較結果。例如，比較器22可將表示輸入電壓VIN 或者比較電壓VR 中何者較大的邏輯值作為比較結果加以輸出。
控制部24在輸入電壓VIN 的保持過程中，向DA轉換裝置20供給例如與輸出資料DOUT 相同位元數的比較資料DR 。繼而，控制部24在改變比較資料DR 後，根據在改變後的比較資料DR 的各值時比較器22的比較結果，而將輸入電壓VIN 與比較電壓VR 相一致的比較資料DR 檢測出來。例如，控制部24可藉由逐次比較處理相應依次改變比較資料DR ，來將輸入電壓VIN 與比較電壓VR 相一致的比較資料DR 檢測出來。
例如，控制部24可將產生輸入電壓VIN 以下的最大的比較電壓VR 的比較資料DR 、或者產生輸入電壓VIN 以上的最小的比較電壓VR 的比較資料DR ，作為檢測輸入電壓VIN 與比較電壓VR 相一致的比較資料DR 。繼而，上述控制部24將檢測出的比較資料DR 作為輸出資料DOUT 加以輸出。
如上所述，AD轉換裝置10可將類比的輸入電壓VIN 轉換為數位的輸出資料DOUT 。此外，上述AD轉換裝置10可藉由在每個取樣週期均重複進行轉換，可將類比電壓訊號轉換為數位資料系列。
其次，對DA轉換裝置20進行進一步詳細說明。DA轉換裝置20具有主DA轉換器30、校正資料輸出部32、校正DA轉換器34、累加部36及校準部38。
主DA轉換器30自控制部24接收比較資料DR 作為輸入資料。主DA轉換器30輸出與所接收的比較資料DR 相應的主電壓。例如，主DA轉換器30可以是內部具有電容階梯電路(ladder circuit)的電容陣列式DA轉換器。繼而，主DA轉換器30將主電壓供給至該DA轉換裝置的輸出端子26。
本實施形態中，主DA轉換器30亦可以是具有取樣/保持功能的電荷重分佈式DA轉換器。主DA轉換器30在取樣時，藉由將與輸入電壓VIN 相應的電荷輸入至電容階梯電路中，而對輸入電壓VIN 進行取樣。並且，主DA轉換器30在保持時，藉由不使輸入至電容階梯電路中的電荷釋放至外部，而將輸入電壓VIN 加以保持。此外，主DA轉換器30在保持時，自控制部24接收到比較資料DR 後，將自比較資料DR 所對應的電壓減去輸入電壓VIN 而得的主電壓加以輸出。
校正資料輸出部32自控制部24接收比較資料DR 。校正資料輸出部32輸出與所接收的比較資料DR 相應的校正資料。例如，校正資料輸出部32可輸出與如下的抵消電壓(校正電壓)相應的校正資料，該抵消電壓是將與比較資料DR 相應的理想的輸出電壓、與已提供比較資料DR 時的主DA轉換器30的實際的輸出電壓的誤差電壓(線性誤 差)加以抵消的電壓。
例如，校正資料輸出部32，可輸出包含表示比較資料DR 的下位位元所對應的權重之位元的校正資料。此外，例如，校正資料輸出部32，可將包含表示比較資料DR 的小數點以下的權重的位元的校正資料加以輸出。即，校正資料輸出部32，可輸出包含如下之位元的校正資料，該位元是表示比較資料DR 的下位位元所對應的精度(1 LSB、2 LSB、4 LSB、…)的位元、以及表示小於較資料DR 的最下位位元(LSB)的精度(0.5 LSB、0.25 LSB、…)的位元。
DA轉換器34自校正資料輸出部32接收校正資料。校正DA轉換器34輸出與所接收的校正資料相應的校正電壓。例如，校正DA轉換器34可以是內部具有電容階梯電路的電容陣列式DA轉換器。
本實施形態中，校正DA轉換器34可以是具有取樣/保持功能的電荷重分佈式的DA轉換器。校正DA轉換器34在取樣時，藉由將與輸入電壓VIN 相應的電荷放入至內部的電容階梯電路，而對輸入電壓VIN 進行取樣。並且，校正DA轉換器34在保持時，藉由不使放入至電容階梯電路中的電荷釋放至外部，而將輸入電壓VIN 加以保持。此外，校正DA轉換器34在保持時，自校正資料輸出部32接收到校正資料後，將自校正資料所對應的電壓減去輸入電壓VIN 而得的校正電壓加以輸出。
累加部36將校正DA轉換器34所輸出的校正電壓累 加至主DA轉換器30所輸出的主電壓上。例如，累加部36可包含分壓電容器40。分壓電容器40串列連接在校正DA轉換器34的輸出端與主DA轉換器30的輸出端之間。
此處，將校正DA轉換器34所輸出的校正電壓，藉由校正DA轉換器34的合成電容與分壓電容器40的電容加以串聯分壓後，累加至主DA轉換器30的輸出端。
例如，校正DA轉換器34及分壓電容器40的合成電容，可以是校正DA轉換器34的合成電容的2的幕次方倍。例如，若校正DA轉換器34與分壓電容器40的合成電容為校正DA轉換器34的合成電容的2X 倍，則分壓電容器40可以在接收到X位元數以下的資料的情形時，將校正DA轉換器34所輸出電壓累加至主電壓。上述分壓電容器40，可以在不需要使校正DA轉換器34的最小單位電容，小於主DA轉換器30的最小單位電容的情況下，對於比較資料DR ，將以表示小數點以下的精度的校正資料所對應的校正電壓累加至主電壓。
校準部38在實施AD轉換處理之前進行校準時，根據比較資料DR 來確定校正資料輸出部32所輸出的校正資料。此時，校準部38根據使用校正DA轉換器34而對主DA轉換器30所輸出的主電壓進行AD轉換後的結果，來確定校正資料。
更具體而言，校準部38是對主DA轉換器30進行設定，以輸出預定電壓。在如上所述對主DA轉換器30進行設定後的狀態下，校準部38根據對該DA轉換裝置20的 輸出端子26的輸出電壓，與預定電壓進行比較而得的比較結果，而將校正資料調整成使輸出電壓與預定電壓相一致的值。
例如，校準部38對校正DA轉換器34供給檢索資料來代替校正資料，且將供給至校正DA轉換器34的檢索資料加以改變後，根據在改變後的檢索資料的各值時的比較器22的比較結果，而將輸出電壓與預定電壓相一致的檢索資料檢測出來。繼而，校準部38可將檢測出的檢索資料，確定為使輸出電壓與預定電壓相一致的值的校正資料。例如，校準部38藉由逐次比較處理而依次改變檢索資料，來將輸出電壓與預定電壓相一致的檢索資料檢測出來。上述校準部38可確定如下的校正資料，該校正資料使該DA轉換裝置20的輸出端子26的輸出電壓，成為與比較資料DR 相應的理想的輸出電壓。
上述DA轉換裝置20，是自校正DA轉換器34輸出小於主DA轉換器30的最下位位元(LSB)的精度(0.5 LSB、0.25 LSB、…)的校正電壓。藉此，藉由DA轉換裝置20，可輸出經高精度的線性校正後的類比電壓。
此外，DA轉換裝置20，是由校正DA轉換器34將校正電壓並聯累加至主DA轉換器30的輸出端，因此即使不對供給至主DA轉換器30的比較資料進行數位校正，亦可進行動態範圍(dynamic range)較廣的線性校正。藉此，藉由DA轉換裝置20，可高速地輸出經線性校正後的類比電壓。
此外，DA轉換裝置20具備分壓電容器40，因此可使校正DA轉換器34的電容階梯電路的最小單位電容，與主DA轉換器30的最小單位電容相等(或者為該主DA轉換器30的最小單位電容以上)。藉此，藉由DA轉換裝置20，可進一步增大主DA轉換器30的最小單位電容。
再者，主DA轉換器30及校正DA轉換器34可以是不具有取樣/保持功能的構成。即，主DA轉換器30及校正DA轉換器34可以是不接收輸入電壓VIN’ 而輸出與比較資料DR 相應的比較電壓VR 的構成。此時，AD轉換裝置10更包括對輸入電壓VIN 進行取樣及保持的取樣保持電路、以及減法部。減法部將自DA轉換裝置20所輸出的比較電壓VR’ 減去取樣保持電路所取樣的輸入電壓VIN 而得的電壓供給至比較器22。藉此，比較器22與圖1的情形時同樣地，可輸出對輸入電壓VIN 與比較電壓VR 進行比較而得的比較結果。
又，即使於主DA轉換器30及校正DA轉換器34具有取樣/保持功能的情形時，AD轉換裝置10亦可更包括單獨的取樣保持電路。此時，AD轉換裝置10在DA轉換裝置20的前段，更包括對輸入電壓VIN 進行取樣及保持的取樣保持電路。
圖2表示AD轉換裝置10的AD轉換處理流程。AD轉換裝置10在每個AD轉換週期(取樣週期)，均重複執行步驟S12~步驟S14的處理(S11、S15)。
首先，AD轉換裝置10對輸入電壓VIN 進行取樣 (S12)。於本實施形態中，主DA轉換器30及校正DA轉換器34，將與輸入電壓VIN 相應的電荷放入至電容階梯電路中。
繼而，AD轉換裝置10將所取樣的輸入電壓VIN 加以保持。於本實施形態中，主DA轉換器30及校正DA轉換器34進行控制，以不使放入至電容階梯電路中的電荷釋放至外部。並且，AD轉換裝置10在輸入電壓VIN 的保持過程中，藉由逐次比較處理而將表示與輸入電壓VIN 相應的數位值的輸出資料DOUT 檢測出來(S13)。
當輸出資料DOUT 的檢測結束之後，接著，AD轉換裝置10將檢測出的輸出資料DOUT 輸出至外部(S14)。再者，AD轉換裝置10亦可將在該AD轉換週期中檢測出的輸出資料DOUT ，在該AD轉換週期以後的週期加以輸出。
AD轉換裝置10反覆進行以上的步驟S12~步驟S14的處理，直至接收到AD轉換處理的結束指令為止。藉此，AD轉換裝置10可將類比電壓訊號轉換為數位資料系列。
圖3表示電荷重分佈式的主DA轉換器30的構成的第1示例。圖4表示電荷重分佈式的主DA轉換器30的構成的第2示例。再者，主DA轉換器30及校正DA轉換器34，雖然在輸入資料(比較資料DR 或者校正資料)的位元數不同之方面存在不同，但在其它方面具有大致相同的功能及構成，因此以下在圖3及圖4中，省略對校正DA轉換器34的說明。
主DA轉換器30包括取樣開關50、虛設電容器52、 虛設用開關53、多個並聯電容器54及多個第1開關56。取樣開關50配置在該主DA轉換器30的輸出端62與共用電位之間。取樣開關50在取樣時，使輸出端62與共用電位短路。取樣開關50在保持時，使輸出端62與共用電位斷開。
虛設電容器52的一端經由虛設用開關53而與共用電位或者輸入電壓VIN 連接。又，虛設電容器52的未與共用電位或者輸入電壓VIN 連接的另一端(以下稱作虛設電容器52的另一端)經由輸出配線64而與該主DA轉換器30的輸出端62連接。虛設用開關53在取樣時，將未與虛設電容器52的輸出配線64連接的一端連接於輸入電壓VIN 。虛設用開關53在保持時，將未與虛設電容器52的輸出配線64連接的一端連接於共用電位。
多個並聯電容器54是與輸入資料的多個位元相對應而設置。例如，主DA轉換器30可包括與輸入資料的下位第1個位元(最下位位元)相對應的第1個並聯電容器54-1、與輸入資料的下位第2個位元相對應的第2個並聯電容器54-2、…、以及與輸入資料的最上位位元相對應的第N個(N為輸入資料的位元數)並聯電容器54-N。
多個並聯電容器54分別將其一端連接於輸出配線64，該輸出配線64用於連接虛設電容器52的另一端與輸出端62之間。此外，多個並聯電容器54在該主DA轉換器30的輸出端62側的輸出配線64上，連接著對應於更上位的位元的並聯電容器54。
多個第1開關56是與輸入資料的多個位元相對應而設置。例如，主DA轉換器30可包括與自輸入資料的下位起第1個位元相對應的第1個第1開關56-1、與自輸入資料的下位起第2個位元相對應的第2個第1開關56-2、…、以及與輸入資料的最上位位元相對應的第N個第1開關56-N。
多個第1開關56分別在取樣時，將所對應的並聯電容器54的未與輸出配線64連接的另一端(以下稱作並聯電容器54的另一端)連接於輸入電壓VIN 。又，多個第1開關56分別在保持時，根據輸入資料所對應的位元的值，而將所對應的並聯電容器54的另一端連接於基準電位或者共用電位。例如，當輸入資料所對應的位元的值為1時，多個第1開關56可分別將所對應的並聯電容器54的另一端連接於基準電位VREF 。例如，當輸入資料所對應的位元的值為0時，多個第1開關56可分別將所對應的並聯電容器54的另一端連接於共用電位。
此外，主DA轉換器30亦可更包括至少1個串聯電容器60。串聯電容器60配置成串聯插入於輸出配線64上。即，各串聯電容器60配置成插入於相鄰的兩個並聯電容器54之間的輸出配線64上。具備串聯電容器60的主DA轉換器30，可減小自輸出端62側觀察到的整體的合成電容。
如圖3所示，主DA轉換器30可在所有相鄰的兩個並聯電容器54之間均具備串聯電容器60。亦可代替此， 而如圖4所示，主DA轉換器30在所有相鄰的兩個並聯電容器54之中任意相鄰的兩個並聯電容器54之間具備串聯電容器60。
上述主DA轉換器30對各個電容器的電容進行設定，以使一個並聯電容器54的電容，與連接著較該一個並聯電容器54更下位的位元側的輸出配線64的並聯電容器54、串聯電容器60及虛設電容器52的合成電容相等。即，對各個電容器的電容進行設定，以使第k個位元的並聯電容器54的電容Ck，與連接著該第k個位元的並聯電容器54的輸出配線64的自連接點觀察為下位側(虛設電容器52側)的電路的合成電容相等。藉此，主DA轉換器30可根據輸入資料的多個位元的各值，將與所對應的位元的權重成正比的電容，切換連接於基準電位VREF 或者共用電位。
例如，如圖3所示，當在所有相鄰的兩個並聯電容器54之間均配置著串聯電容器60時，將虛設電容器52及並聯電容器54各自的電容設定為基準電容C。另外，此時，將串聯電容器60各自的電容設定為基準電容C的2倍。
又，若如圖4所示，在相鄰的兩個串聯電容器60之間的輸出配線64、虛設電容器52與串聯電容器60之間的輸出配線64、以及輸出端62與串聯電容器60之間的輸出配線64上，分別連接著3個並聯電容器54的組的情形時，以如下方式進行設定。即，此時，將虛設電容器52的電容設定為基準電容C。3個並聯電容器54的組中，將最下位 的位元所對應的第1個並聯電容器54的電容設定為基準電容C，將自下位起第2個位元所對應的第2個並聯電容器54的電容設定為基準電容C的2倍，且將最上位的位元所對應的第3個並聯電容器54的電容設定為基準電容C的4倍。又，對串聯電容器60的電容進行調整，以使包含該串聯電容器60在內的下位位元側的電路的合成電容，與該串聯電容器60的一個上位的並聯電容器54的電容相等。
上述電荷重分佈式的主DA轉換器30在取樣時，將取樣開關50接通而使輸出端62與共用電位連接，且多個並聯電容器54選擇輸入電壓VIN’ 並對多個並聯電容器54的另一端分別施加輸入電壓VIN 。藉此，主DA轉換器30在取樣時，可放入與輸入電壓VIN 相應的電荷而對輸入電壓VIN 進行取樣。
又，上述電荷重分佈式的主DA轉換器30在保持時，將取樣開關50斷開而使輸出端62斷開，且停止對多個並聯電容器54的另一端分別施加輸入電壓VIN 。藉此，主DA轉換器30在保持時，不會使與輸入電壓VIN 相應的電荷釋放至外部，因此可對輸出端62施加輸入電壓VIN 的反向電壓(reverse voltage)(-VIN )，而對該電壓加以保持。
此外，在保持時，當輸入資料所對應的位元的值為1時，將多個並聯電容器54各自的另一端連接於基準電位VREF ，而當輸入資料所對應的位元的值為0時，則將多個並聯電容器54各自的另一端連接於共用電位。藉此，使輸出端62經由與值為1的位元的權重的合計值成正比的電容 而連接於基準電位VREF ，而經由與值為0的位元的權重的合計值成正比的電容而連接於共用電位。
因此，在保持時，虛設電容器52及多個並聯電容器54可將由下式(1)表示的比較電壓VR’ 施加至該主DA轉換器30的輸出端62。再者，式(1)中，T1 表示自輸入資料的下位起第1個位元(最下位位元)的值，T2 表示自輸入資料的下位起第2個位元的值，…，TN 表示自輸入資料的下位起第N個位元(最上位位元)的值。
VR ={(VREF /21 )×(TN )+(VREF /22 )×(TN-1 )+…+(VREF /2N-1 )×(T2 )+(VREF /2N )×(T1 )}………(1)
根據上述，在保持時，對輸出端62施加輸入電壓VIN 的反向電壓(-VIN )、以及由上式(1)表示的比較電壓VR 。因此，電荷重分佈式的主DA轉換器30在保持時，可自輸出端62將對輸入電壓VIN 的反向電壓(-VIN )與比較電壓VR 進行累加而得的電壓(VR -VIN )加以輸出。
圖5表示電荷重分佈式的主DA轉換器30的解析度與總電容器數的關係。圖5中，m表示相鄰的兩個串聯電容器60之間所連接的一組並聯電容器54的部分的位元數。
此處，如圖5所示，關於電荷重分佈式的主DA轉換器30的總電容器數，m=2及m=3時的總電容器數少於m=0(即，不含串聯電容器60時)、m=1及m=4時的總電容器數。因此，主DA轉換器30可形成如下的構成：在相鄰的兩個串聯電容器60之間的輸出配線64、虛設電容器52與串聯電容器60之間的輸出配線64、以及該主 DA轉換器30的輸出端62與串聯電容器60之間的輸出配線64上，連接著2個或者3個並聯電容器54。藉此，電荷重分佈式的主DA轉換器30可形成總電容器數較少的簡單構成。
又，如圖5所示，m=2時的總電容器數與m=3時的總電容器數在任一解析度下均大致相同。此處，就電荷重分佈式的主DA轉換器30而言，m愈多則線性愈佳。
當在半導體晶片上製造電容階梯電路時，各電容器設為金屬-絕緣體-金屬(Metal Insulator Metal，MIM)構造。然而，在MIM構造的電容器中，上部電極的寄生電容與下部電極的寄生電容之間存在差數。因此，使用下部電極側及上部電極側此二者的電容的串聯電容器60，會導致電荷重分佈式的DA轉換器產生線性誤差。即，電荷重分佈式的DA轉換器中，與m=2時相比，串聯電容器60的數量更少的m=3時線性更佳。
因此，主DA轉換器30可形成如下的構成：在相鄰的兩個串聯電容器60之間的輸出配線64、虛設電容器52與串聯電容器60之間的輸出配線64、以及該主DA轉換器30的輸出端62與串聯電容器60之間的輸出配線64上，連接著3個並聯電容器54的組。此時，3個並聯電容器54的組可具有與最下位的位元相對應的基準電容C的第1個並聯電容器54、與自下位起第2個位元相對應的基準電容的2倍的第2個並聯電容器54、以及與最上位的位元相對應的基準電容的4倍的第3個並聯電容器54。上述電荷重 分佈式的主DA轉換器30能夠改善線性，並且減少總電容器的數量。
圖6一併表示校正資料輸出部32、以及主DA轉換器30、校正DA轉換器34、累加部36的構成的一例。電容陣列式主DA轉換器30對比較資料DR 的多個位元中的每個位元，分配與所對應的位元的權重相應的電容。主DA轉換器30的線性誤差，取決於分配至每個位元的各電容的誤差。
因此，例如，DA轉換裝置20，可對比較資料DR 的多個位元分別設定每個位元的校正資料。例如，每個位元的校正資料亦可與設為對象位元的值為1、且其它位元的值為0的輸入資料所對應的校正資料相同。
並且，校正資料輸出部32，可將與比較資料DR 的值為1的位元相對應的每個位元的校正資料進行累加計算，並將累加計算結果作為校正資料加以輸出。藉此，校正資料輸出部32，可對主DA轉換器30的線性進行高精度的校正。
另外，主DA轉換器30的線性誤差，有時受比較資料DR 的所有位元中的一部分位元的誤差影響較大。因此，例如，DA轉換裝置20只要對比較資料DR 的所有位元中、可設定每個位元的校正資料的1個以上的校正對象位元加以確定即可。
例如，DA轉換裝置20可將比較資料DR 的上位側的位元確定為校正對象位元。繼而，校正資料輸出部32可對 比較資料DR 的1個以上的校正對象位元中、值為1的校正對象位元所對應的每個位元的校正資料進行累加計算，並將累加計算結果作為校正資料加以輸出。
例如，校正資料輸出部32可包括記憶體72以及校正資料生成部74。記憶體72用於儲存校正對象位元的每個位元的校正資料。
校正資料生成部74，自控制部24接收比較資料DR 。校正資料生成部74選擇比較資料DR 的1個以上的校正對象位元中、值為1的校正對象位元。校正資料生成部74自記憶體72中讀取出與所選擇的校正對象位元相對應的每個位元的校正資料，並對所讀出的每個位元的校正資料進行累加計算。繼而，校正資料生成部74將累加計算結果作為校正資料加以輸出。如此，校正資料輸出部32可輸出對每個位元的校正資料進行累加計算而得的校正資料。
圖7表示記憶體72所儲存的每個位元的校正資料的一示例。圖8表示校正資料生成部74的累加處理的一示例。
記憶體72如圖7所示，對應於比較資料DR 的1個以上的校正對象位元中的每個位元，來儲存每個位元的校正資料。又，記憶體72亦可對應於比較資料DR 的所有位元，來儲存每個位元的校正資料。此時，記憶體72對校正對象位元以外的位元中、值為0的每個位元的校正資料加以儲存。
校正資料生成部74如圖8所示，自記憶體72讀取出比較資料DR 的校正對象位元中、值為1的校正對象位元 所對應的每個位元的校正資料。繼而，校正資料生成部74對所讀取出的每個位元的校正資料進行累加計算，並將累加計算結果作為校正資料加以輸出。再者，當記憶體72對校正對象位元以外的位元中、值為0的每個位元的校正資料加以儲存時，校正資料生成部74亦可自記憶體72中讀取出比較資料DR 的所有位元中、值為1的位元所對應的每個位元的校正資料並進行累加計算。
圖9表示記憶體72所儲存的校正資料的一示例。記憶體72可並不儲存每個位元的校正資料，而如圖9所示，針對所有校正對象位元的值的每個組合，來記憶對每個位元的校正資料預先進行累加計算而得的校正資料。
此時，校正資料生成部74，自記憶體72中讀取出與輸入的比較資料DR 的多個校正對象位元的值的組合對應的1個校正資料。繼而，校正資料生成部74，直接將所讀出的校正資料加以輸出。藉此，校正資料輸出部32可高速地輸出對每個位元的校正資料進行累加計算而得的校正資料。
圖10表示校準部38的處理流程。校準部38是在AD轉換處理之前，執行步驟S20~步驟S25的校準處理。例如，校準部38可在該DA轉換裝置20的電源接通時以及自外部接收到預定的指示時，執行校準處理。此外，校準部38亦可於電源接通後在每隔固定期間內執行校準處理。
首先，校準部38對與DA轉換裝置20的後段連接著的比較器22的偏移誤差(offset error)進行測定(S20)。 接著，校準部38根據在步驟S20中所測定出的比較器22的偏移誤差，來對比較器22的偏移進行調整(S21)。例如，校準部38對比較器22的偏移進行調整，以使比較器22的偏移誤差達到0。
接著，校準部38針對比較資料DR 的每個校正對象位元(S22、S24)，測定每個位元的校正資料(S23)。繼而，當對所有校正對象位元中，每個位元的校正資料的測定結束之後(S24)，接著由校準部38將測定出的每個位元的校正資料，設定於校正資料輸出部32中(S25)。例如，校準部38可將每個位元的校正資料，寫入至校正資料輸出部32內的記憶體72中。
又，作為以上的處理的變形例，校準部38在步驟S21中，亦可不對比較器22的偏移進行調整，而將偏移誤差保存於記憶體中。此時，校準部38在步驟S25的前階段，自每個位元的校正資料中除去偏移誤差，並針對所有校正對象位元的值的每個組合，來對已除去偏移誤差的每個位元的校正資料進行累加計算，而生成校正資料。繼而，在步驟S25中，校準部38將校正對象位元的值的每個組合的校正資料，設定於校正資料輸出部32中。
圖11表示在圖10的步驟S20中對比較器22的偏移誤差進行測定時的控制例。當對比較器22的偏移誤差進行測定時，校準部38對主DA轉換器30進行設定，以使多個並聯電容器54的另一端與共用電位連接。如此設定的結果為，主DA轉換器30可對輸出端子26施加共用電位。
較理想的是，比較器22將對輸出端子26的輸出電壓與共用電位進行比較而得的結果加以輸出。然而，比較器22在包含偏移電壓VOFFSET 的情形時，是輸出對輸出端子26的輸出電壓與偏移電壓進行的比較結果。
校準部38在對主DA轉換器30以上述方式設定好的狀態下，對校正DA轉換器34供給檢索資料來代替校正資料。繼而，校準部38改變檢索資料，藉由逐次比較處理而將輸出端子26的輸出電壓與偏移電壓相一致的檢索資料檢測出來。
以上述方式而檢測出的檢索資料，是使用校正DA轉換器34對比較器22的偏移電壓進行AD轉換後的結果。因此，校準部38根據以上述方式而檢測出的檢索資料，來對比較器22的偏移進行調整。校準部38可以上述方式來對比較器22的偏移進行測定。
再者，此時，校準部38可將正側基準電位VREF P與負側基準電位VREF N加以切換，來作為供給至校正DA轉換器34的基準電位，該負側基準電位VREF N夾著共用電位而與正側基準電位VREF P相對稱。藉此，校準部38可相對於共用電位而測定正側的偏移電壓及負側的偏移電壓。
圖12表示在圖10的步驟S23中，對與一個校正對象位元(自下位起第k個位元)相對應的每個位元的校正資料進行測定時的控制例。在對與一個校正對象位元(自下位起第k個位元)相對應的每個位元的校正資料進行測定時，校準部38以如下方式來設定主DA轉換器30。
即，校準部38將與較一個校正對象位元更下位的位元(自下位起第1個~(k-1)個位元)相對應的並聯電容器54的另一端連接於負側基準電位VREF N。校準部38將與一個校正對象位元(自下位起第k個位元)相對應的並聯電容器54的另一端連接於正側基準電位VREF P。校準部38將與一個校正對象位元的上位的位元(自下位起第(k+1)個~第N個位元)相對應的並聯電容器54的另一端連接於共用電位。
較理想的是，分配至一個校正對象位元(第k個位元)的電容(Ck)、與分配至較一個校正對象位元(第k個位元)更下位的位元的電容的合成電容(Ceq(1~k-1)相等。因此，以上述方式而設定的結果為，主DA轉換器30較理想的是對輸出端子26施加共用電位。
然而，分配至一個校正對象位元(第k個位元)的電容(Ck)包含誤差電容(△Ck_err)。因此，以如此方式而設定的結果為，主DA轉換器30實際上是對輸出端子26施加，自共用電位偏移了與誤差電容(△Ck_err)相應的電位的電壓。
在對主DA轉換器30以上述方式設定好的狀態下，校準部38對校正DA轉換器34供給檢索資料來代替校正資料。繼而，校準部38改變檢索資料後，藉由逐次比較處理而將輸出端子26的輸出電壓與共用電位相一致的檢索資料檢測出來。
以如此方式而檢測出的檢索資料，是對與一個校正對 象位元的誤差電容(△Ck_err)相應的電壓進行AD轉換而得的結果。因此，校準部38根據以上述方式而檢測出的檢索資料，來確定與一個校正對象位元相對應的每個位元的校正資料。例如，校準部38可使用用以抵消與一個校正對象位元的誤差電容(△Ck_err)相應的電壓的校正電壓，為校正DA轉換器34輸出的資料，作為與一個校正對象位元相對應的每個位元的校正資料。
再者，此時，校準部38可將正側基準電位VREF P與負側基準電位VREF N加以切換，來作為供給至校正DA轉換器34的基準電位。藉此，校準部38在分配至第k個位元的電容Ck大於理想值時、以及分配至第k個位元的電容Ck小於理想值時中的任一情形時，均可對輸出端子26的輸出電壓進行測定。
圖13一併表示圖12所示的可控制的主DA轉換器30及校正DA轉換器34的構成的一例、以及累加部36。再者，圖13所示的DA轉換器30及校正DA轉換器34是採用與圖4所示的主DA轉換器30大致相同的構成，因此以下除不同之處以外均省略說明。
本例中，主DA轉換器30更包括多個第2開關58。多個第2開關58是與輸入資料的多個位元相對應而設置。例如，主DA轉換器30可包括與自下位起第1個位元相對應的第1個第2開關58-1、與自下位起第2個位元相對應的第2個第2開關58-2、…、以及與最上位位元相對應的第N個第2開關58-N。多個第2開關58分別在保持時， 根據輸入資料的顯示正負符號的位元的值，而將連接於所對應的並聯電容器54的另一端的基準電位，切換為正側基準電位VREF P或者負側基準電位VREF N。
又，取樣開關50、多個第1開關56及多個第2開關58分別在校準時，由校準部38來進行切換控制。更具體而言，校準部38對取樣開關50進行切換，以使輸出端62與共用電位之間斷開。
此外，校準部38對所對應的第1開關56與第2開關58進行切換，以將負側基準電位VREF N供給至與較校準對象位元，更下位的位元(自下位起第1個~第(k-1)個位元)相對應的並聯電容器54的另一端。又，校準部38對所對應的第1開關56與第2開關58進行切換，以將正側基準電位VREF P供給至與校準對象位元(自下位起第k個位元)相對應的並聯電容器54的另一端。並且，校準部38對所對應的第1開關56與第2開關58進行切換，以將共用電位供給至與校準對象位元的上位的位元(自下位起第(k+1)個~第N個位元)相對應的並聯電容器54的另一端。
又，本例中，校正DA轉換器34更包括第3開關66。多個第1開關56分別在保持時，根據輸入資料的顯示正負符號的位元的值，而將連接於所對應的並聯電容器54的另一端的基準電位，切換為正側基準電位VREF P或者負側基準電位VREF N。藉此，校正DA轉換器34可相對於共用電位而輸出正側的校正電壓及負側的校正電壓。再者，當將 多個位元中的一部分位元設定為校正對象位元時，主DA轉換器30亦可為如下的構成：至少對應於校正對象位元具備多個第2開關58，而對於校正對象位元以外的位元則不具備第2開關58。
圖14表示本實施形態的變形例的差動的AD轉換裝置10的構成。本變形例的AD轉換裝置10是採用與圖1所示的AD轉換裝置10大致相同的構成及功能，因此對具有與圖1所示的構件大致相同的構成及功能的構件附以相同的符號，且以下除不同之處以外均省略說明。
本變形例的AD轉換裝置10，輸出與差動的類比的輸入電壓(VIN P、VREF N)相應的數位的輸出資料DOUT 。本變形例的AD轉換裝置10包括正側DA轉換裝置20-P、負側DA轉換裝置20-N、比較器22以及控制部24。
正側DA轉換裝置20-P接收正側比較資料DR P，並輸出與正側比較資料DR P相應的正側比較電壓VR P。此外，正側DA轉換裝置20-P在取樣時，對正側輸入電壓VIN P進行取樣，而在保持時將所取樣的正側輸入電壓VIN P加以保持。並且，正側DA轉換裝置20-P在保持時，藉由接收正側比較資料DR P，而輸出自正側輸入電壓VIN P減去正側比較電壓VR P而得的電壓。
負側DA轉換裝置20-N接收負側比較資料DR N，並輸出與負側比較資料DR N相應的負側比較電壓VR N。此外，負側DA轉換裝置20-N在取樣時對負側輸入電壓VIN N進行取樣，而在保持時將所取樣的負側輸入電壓VIN N加 以保持。並且，負側DA轉換裝置20-N在保持時，藉由接收負側比較資料DR N，而輸出自負側輸入電壓VIN N減去負側比較電壓VR N而得的電壓。
正側DA轉換裝置20-P及負側DA轉換裝置20-N，可分別為與圖1所示的DA轉換裝置20相同的構成。即，正側DA轉換裝置20-P及負側DA轉換裝置20-N可分別具有主DA轉換器30、校正資料輸出部32、校正DA轉換器34、累加部36以及校準部38。
比較器22將對正側輸入電壓VIN P與負側輸入電壓VIN N之間的差電壓、及正側比較電壓VR P與負側比較電壓VR N之間的差電壓進行比較而得的比較結果加以輸出。本例中，比較器22將對自正側DA轉換裝置20-P的輸出端子26輸出的輸出電壓、及自負側DA轉換裝置20-N的輸出端子26輸出的輸出電壓進行比較而得的結果加以輸出。
控制部24對正側DA轉換裝置20-P供給正側比較資料DR P。又，控制部24對負側DA轉換裝置20-N供給正負符號與正側比較資料DR P相反的負側比較資料DR N。並且，控制部24藉由逐次比較處理，而將正側輸入電壓VIN P與負側輸入電壓VIN N之間的差電壓、及正側比較電壓VR P與負側比較電壓VR N之間的差電壓相一致的正側比較資料DR P及負側比較資料DR N檢測出來。
繼而，控制部24將檢測出的正側比較資料DR P或者負側比較資料DR N作為輸出資料DOUT 加以輸出。如此， 變形例的AD轉換裝置10，可將正側輸入電壓VIN P與負側輸入電壓VIN N之間的差電壓轉換為輸出資料DOUT 。
以上，使用實施形態，對本發明的(一)方面進行了說明，但是本發明的技術範圍並不限定於上述實施形態所記載的範圍。可以對上述實施形態加以各種變更或改良。根據申請專利範圍的記載可知，上述加以變更或改良後的形態亦可包含於本發明的技術範圍內。
應注意的是，申請專利範圍、說明書及圖式中所揭示的裝置、系統、程式以及方法中的動作、順序、步驟及階段等的各處理的執行順序，只要未特別明示為「之前」、「先於」等，又未將前一處理的輸出用於後一處理中，便能夠以任意順序來實現。關於申請專利範圍、說明書及圖式中的動作流程，即使為方便起見而使用了「首先」、「其次」等來進行說明，亦不表示必須以該順序來實施。
10‧‧‧AD轉換裝置
20‧‧‧DA轉換裝置
20-N‧‧‧負側DA轉換裝置
20-P‧‧‧正側DA轉換裝置
22‧‧‧比較器
24‧‧‧控制部
26‧‧‧輸出端子
30‧‧‧主DA轉換器
32‧‧‧校正資料輸出部
34‧‧‧校正DA轉換器
36‧‧‧累加部
38‧‧‧校準部
40‧‧‧分壓電容器
50‧‧‧取樣開關
52‧‧‧虛設電容器
53‧‧‧虛設用開關
54、54-1~54-N‧‧‧並聯電容器
56、56-1~56-N‧‧‧第1開關
58、58-1~58-9‧‧‧第2開關
60、60-1~60-(N-1)‧‧‧串聯電容器
62‧‧‧輸出端
64‧‧‧輸出配線
66‧‧‧第3開關
72‧‧‧記憶體
74‧‧‧校正資料生成部
C‧‧‧基準電容
Ceq(1~k-1)、Ceq(k+1~N)‧‧‧合成電容
Ck‧‧‧第k個位元的電容
Ck_err‧‧‧誤差電容
DOUT ‧‧‧輸出資料
DR ‧‧‧比較資料
DR N‧‧‧負側比較資料
DR P‧‧‧正側比較資料
S11~S15、S20~S25‧‧‧步驟
T1 ~TN ‧‧‧位元的值
VIN ‧‧‧輸入電壓
VIN N‧‧‧負側輸入電壓
VIN P‧‧‧正側輸入電壓
VOFFSET ‧‧‧偏移電壓
VR ‧‧‧比較電壓
VR N‧‧‧負側比較電壓
VR P‧‧‧正側比較電壓
VREF ‧‧‧基準電位
VREF N‧‧‧負側基準電位
VREF P‧‧‧正側基準電位
圖1表示本實施形態的AD轉換裝置10的構成。
圖2表示AD轉換裝置10的AD轉換處理流程。
圖3表示電荷重分佈式的主DA轉換器30的構成的第1示例。
圖4表示電荷重分佈式的主DA轉換器30的構成的第2示例。
圖5表示電荷重分佈式的主DA轉換器30的解析度與總電容器數的關係。
圖6一併表示校正資料輸出部32的構成的一示例、 以及主DA轉換器30、校正DA轉換器34及累加部36。
圖7表示記憶體72所儲存的每個位元的校正資料的一示例。
圖8表示校正資料生成部74的累加處理的一示例。
圖9表示記憶體72所儲存的校正資料的一示例。
圖10表示校準部38的處理流程。
圖11表示在圖10的步驟S20中對比較器22的偏移誤差進行測定時的控制例。
圖12表示在圖10的步驟S23中對與一個校正對象位元(自下位起第k個位元)相對應的每個位元的校正資料進行測定時的控制例。
圖13一併表示圖12所示的可控制的主DA轉換器30及校正DA轉換器34的構成的一示例、以及累加部36。
圖14表示本實施形態的變形例的差動的AD轉換裝置10的構成。
10‧‧‧AD轉換裝置
20‧‧‧DA轉換裝置
22‧‧‧比較器
24‧‧‧控制部
26‧‧‧輸出端子
30‧‧‧主DA轉換器
32‧‧‧校正資料輸出部
34‧‧‧校正DA轉換器
36‧‧‧累加部
38‧‧‧校準部
40‧‧‧分壓電容器
DR ‧‧‧比較資料
DOUT ‧‧‧輸出資料
VIN ‧‧‧輸入電壓
VR ‧‧‧比較電壓

Claims (14)

  1. 一種DA轉換裝置，輸出與數位的輸入資料相應的類比的輸出電壓，該DA轉換裝置包括：電容陣列式主DA轉換器，將與上述輸入資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與上述輸入資料相應的校正資料；電容陣列式校正DA轉換器，輸出與上述校正資料相應的校正電壓；以及分壓電容器，串聯連接在上述校正DA轉換器的輸出端與上述主DA轉換器的輸出端之間，上述主DA轉換器包括：虛設電容器，一端與共用電位連接；多個並聯電容器，與上述輸入資料的多個位元相對應而設置，且一端連接於輸出配線，該輸出配線連接上述虛設電容器的未與上述共用電位連接的另一端與該主DA轉換器的輸出端之間；多個第1開關，與上述輸入資料的多個位元相對應而設置，根據所對應的位元的值，而將所對應的上述並聯電容器的上述另一端連接於基準電位或者上述共用電位；以及1個以上的串聯電容器，配置成串聯地插入於上述輸出配線上，其中上述多個並聯電容器，是在該主DA轉換器的輸 出端側的上述輸出配線上，連接著與更上位的位元相對應的上述並聯電容器，一個上述並聯電容器的電容設定為，與連接於較該一個上述並聯電容器更下位的位元側的上述輸出配線的上述並聯電容器、上述串聯電容器及上述虛設電容器的合成電容相等，在相鄰的兩個上述串聯電容器之間的上述輸出配線、上述虛設電容器與上述串聯電容器之間的上述輸出配線、以及該主DA轉換器的輸出端與上述串聯電容器之間的上述輸出配線上，連接著2個或者3個上述並聯電容器。
  2. 如申請專利範圍第1項所述之DA轉換裝置，其中在相鄰的兩個上述串聯電容器之間的上述輸出配線、上述虛設電容器與上述串聯電容器之間的上述輸出配線、以及該主DA轉換器的輸出端與上述串聯電容器之間的上述輸出配線上，連接著基準電容的第1個並聯電容器、基準電容的2倍的第2個並聯電容器、以及基準電容的4倍的第3個並聯電容器。
  3. 如申請專利範圍第1項或第2項所述之DA轉換裝置，其中上述校正DA轉換器及上述分壓電容器的合成電容是上述校正DA轉換器的合成電容的2的冪次方倍。
  4. 如申請專利範圍第1項或第2項所述之DA轉換裝置，更包括校準部，該校準部在校準時，根據使用上述校正DA轉換器而對上述主DA轉換器所輸出的上述主電壓 進行AD轉換後的結果，來確定上述校正資料。
  5. 一種DA轉換裝置，輸出與數位的輸入資料相應的類比的輸出電壓，該DA轉換裝置包括：電容陣列式主DA轉換器，將與上述輸入資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與上述輸入資料相應的校正資料；電容陣列式校正DA轉換器，輸出與上述校正資料相應的校正電壓；以及分壓電容器，串聯連接在上述校正DA轉換器的輸出端與上述主DA轉換器的輸出端之間，其中上述校正DA轉換器及上述分壓電容器的合成電容是上述校正DA轉換器的合成電容的2的冪次方倍。
  6. 一種DA轉換裝置，輸出與數位的輸入資料相應的類比的輸出電壓，該DA轉換裝置包括：電容陣列式主DA轉換器，將與上述輸入資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與上述輸入資料相應的校正資料；電容陣列式校正DA轉換器，輸出與上述校正資料相應的校正電壓；以及分壓電容器，串聯連接在上述校正DA轉換器的輸出端與上述主DA轉換器的輸出端之間，其中在相鄰的兩個上述串聯電容器之間的上述輸出 配線、上述虛設電容器與上述串聯電容器之間的上述輸出配線、以及該主DA轉換器的輸出端與上述串聯電容器之間的上述輸出配線上，連接著基準電容的第1個並聯電容器、基準電容的2倍的第2個並聯電容器、以及基準電容的4倍的第3個並聯電容器，且上述校正DA轉換器及上述分壓電容器的合成電容是上述校正DA轉換器的合成電容的2的冪次方倍。
  7. 一種DA轉換裝置，輸出與數位的輸入資料相應的類比的輸出電壓，該DA轉換裝置包括：主DA轉換器，將與上述輸入資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與上述輸入資料相應的校正資料；校正DA轉換器，輸出與上述校正資料相應的校正電壓；累加部，將上述校正電壓累加至上述主電壓；以及校準部，校準時，根據使用上述校正DA轉換器而對上述主DA轉換器所輸出的上述主電壓進行AD轉換後的結果，來確定上述校正資料，其中上述校準部對上述主DA轉換器進行設定，以輸出預定電壓，並根據對該DA轉換裝置的輸出端子的上述輸出電壓，與上述預定電壓進行比較而得的比較結果，來調整上述校正資料使上述輸出電壓與上述預定電壓成為一致的值。
  8. 如申請專利範圍第7項所述之DA轉換裝置，其中上述校準部對上述校正DA轉換器供給檢索資料來代替上述校正資料，且改變供給至上述校正DA轉換器的上述檢索資料後，將上述輸出電壓與上述預定電壓相一致的上述檢索資料檢測出來，並將檢測出的上述檢索資料，確定為使上述輸出電壓與上述預定電壓相一致之值的上述校正資料。
  9. 如申請專利範圍第8項所述之DA轉換裝置，其中該DA轉換裝置，確定對每個位元的校正資料設定1個以上的校正對象位元，且上述校正資料輸出部輸出上述校正資料，該上述校正資料是對上述輸入資料的上述1個以上的校正對象位元中，值為1的上述校正對象位元所對應的上述每個位元的校正資料進行累加計算而得。
  10. 如申請專利範圍第9項所述之DA轉換裝置，其中該DA轉換裝置，將上述輸入資料的上位側的位元確定為上述校正對象位元。
  11. 如申請專利範圍第9項或第10項所述之DA轉換裝置，其中上述主DA轉換器包括：虛設電容器，一端與共用電位連接；多個並聯電容器，與上述輸入資料的多個位元相對應而設置，且一端連接於輸出配線，該輸出配線用以連接上述虛設電容器的未與上述共用電位連接的另一端與該主 DA轉換器的輸出端之間；多個第1開關，與上述輸入資料的多個位元相對應而設置，且根據所對應的位元的值，而將所對應的上述並聯電容器的上述另一端連接於對應的基準電位或者上述共用電位；以及多個第2開關，於上述輸入資料的多個位元中，至少對於上述校正對象位元相對應而設置，且將所對應的上述並聯電容器的上述另一端所連接的上述基準電位，切換為正側基準電位、或者夾著上述共用電位而與上述正側基準電位相對稱的負側基準電位。
  12. 如申請專利範圍第11項所述之DA轉換裝置，其中上述校準部，在對一個上述校正對象位元的上述每個位元的校正資料進行測定時，將較上述一個校正對象位元更下位的位元所對應的上述並聯電容器的上述另一端連接於上述負側基準電位，將上述一個校正對象位元所對應的上述並聯電容器的上述另一端連接於上述正側基準電位，將較上述一個校正對象位元更上位的位元所對應的上述並聯電容器的上述另一端連接於上述共用電位，根據對上述輸出電壓與上述共用電位進行比較而得的比較結果，來確定上述每個位元的校正資料。
  13. 一種AD轉換裝置，輸出與類比的輸入電壓相應的數位的輸出資料，該AD轉換裝置包括： DA轉換裝置，輸出與數位的比較資料相應的比較電壓；比較器，輸出對上述輸入電壓與上述比較電壓進行比較而得的比較結果；以及控制部，改變供給至上述DA轉換裝置的上述比較資料後，將上述輸入電壓與上述比較電壓相一致的上述比較資料檢測出來，並將檢測出的上述比較資料作為上述輸出資料加以輸出，其中上述DA轉換裝置包括：電容陣列式主DA轉換器，將與上述比較資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與上述比較資料相應的校正資料；電容陣列式校正DA轉換器，輸出與上述校正資料相應的校正電壓；以及分壓電容器，串聯連接在上述校正DA轉換器的輸出端與上述主DA轉換器的輸出端之間，上述主DA轉換器包括：虛設電容器，一端與共用電位連接；多個並聯電容器，與上述輸入資料的多個位元相對應而設置，且一端連接於輸出配線，該輸出配線連接上述虛設電容器的未與上述共用電位連接的另一端與該主DA轉換器的輸出端之間；多個第1開關，與上述輸入資料的多個位元相對 應而設置，根據所對應的位元的值，而將所對應的上述並聯電容器的上述另一端連接於基準電位或者上述共用電位；以及1個以上的串聯電容器，配置成串聯地插入於上述輸出配線上，其中上述多個並聯電容器，是在該主DA轉換器的輸出端側的上述輸出配線上，連接著與更上位的位元相對應的上述並聯電容器，一個上述並聯電容器的電容設定為，與連接於較該一個上述並聯電容器更下位的位元側的上述輸出配線的上述並聯電容器、上述串聯電容器及上述虛設電容器的合成電容相等，在相鄰的兩個上述串聯電容器之間的上述輸出配線、上述虛設電容器與上述串聯電容器之間的上述輸出配線、以及該主DA轉換器的輸出端與上述串聯電容器之間的上述輸出配線上，連接著2個或者3個上述並聯電容器。
  14. 一種AD轉換裝置，輸出與類比的輸入電壓相應的數位的輸出資料，該AD轉換裝置包括：DA轉換裝置，輸出與數位的比較資料相應的比較電壓；比較器，輸出對上述輸入電壓與上述比較電壓進行比較而得的比較結果；以及控制部，改變供給至上述DA轉換裝置的上述比較資料後，將上述輸入電壓與上述比較電壓相一致的上述比較 資料檢測出來，並將檢測出的上述比較資料作為上述輸出資料加以輸出，其中上述DA轉換裝置包括：主DA轉換器，將與上述比較資料相應的主電壓供給至該DA轉換裝置的輸出端子；校正資料輸出部，輸出與上述比較資料相應的校正資料；校正DA轉換器，輸出與上述校正資料相應的校正電壓；累加部，將上述校正電壓累加至上述主電壓；以及校準部，校準時，根據使用上述校正DA轉換器而對上述主DA轉換器所輸出的上述主電壓進行AD轉換後的結果，來確定上述校正資料，其中上述校準部對上述主DA轉換器進行設定，以輸出預定電壓，並根據對該DA轉換裝置的輸出端子的上述輸出電壓，與上述預定電壓進行比較而得的比較結果，來調整上述校正資料使上述輸出電壓與上述預定電壓成為一致的值。
TW097143119A 2007-11-08 2008-11-07 Ｄａ轉換裝置及ａｄ轉換裝置 TWI383594B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/937,491 US7609184B2 (en) 2007-11-08 2007-11-08 D-A convert apparatus and A-D convert apparatus

Publications (2)

Publication Number Publication Date
TW200934138A TW200934138A (en) 2009-08-01
TWI383594B true TWI383594B (zh) 2013-01-21

Family

ID=40623206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143119A TWI383594B (zh) 2007-11-08 2008-11-07 Ｄａ轉換裝置及ａｄ轉換裝置

Country Status (3)

Country Link
US (1) US7609184B2 (zh)
JP (1) JP2009118488A (zh)
TW (1) TWI383594B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093683A (ja) * 2008-10-10 2010-04-22 Nec Electronics Corp デジタルアナログ変換回路とその出力データの補正方法
US8223046B2 (en) * 2009-08-14 2012-07-17 Entropic Communications, Inc. Method and system for accelerated analog to digital conversion
DE102009051830B3 (de) * 2009-11-04 2011-06-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Kapazitiver Spannungsteiler
JP5447011B2 (ja) * 2010-03-05 2014-03-19 富士通株式会社 Ａ／ｄ変換装置およびａ／ｄ変換方法
JP5565169B2 (ja) * 2010-07-27 2014-08-06 富士通株式会社 Ａｄ変換器
JP5204176B2 (ja) * 2010-09-06 2013-06-05 株式会社東芝 逐次比較型アナログデジタル変換回路及び受信装置
JP5554675B2 (ja) * 2010-09-29 2014-07-23 富士通株式会社 逐次比較ａ／ｄ変換器
US8248281B2 (en) * 2011-01-21 2012-08-21 Advantest Corporation High speed, high resolution, high precision voltage source/AWG system for ATE
CN103583002A (zh) * 2011-05-10 2014-02-12 松下电器产业株式会社 逐次比较型ad变换器
EP2629428A1 (en) * 2012-02-16 2013-08-21 Imec A/D Converter and Method for Calibrating the Same
TWI497918B (zh) * 2012-12-28 2015-08-21 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
US9681207B2 (en) * 2013-01-24 2017-06-13 Finisar Corporation Local buffers in a liquid crystal on silicon chip
JP6407528B2 (ja) * 2013-12-27 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
US9197231B1 (en) * 2014-04-30 2015-11-24 Freescale Semiconductor, Inc. Systems and methods for data conversion
WO2015181682A1 (ja) * 2014-05-28 2015-12-03 株式会社半導体エネルギー研究所 アナログ／デジタル変換回路、半導体装置、及び電子機器
US9413374B2 (en) * 2014-10-07 2016-08-09 Realtek Semiconductor Corporation Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter
JP5915791B2 (ja) * 2015-02-19 2016-05-11 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
US9608655B1 (en) 2016-02-09 2017-03-28 Analog Devices, Inc. ADC background calibration with dual conversions
US9602119B1 (en) * 2016-02-09 2017-03-21 Applied Micro Circuits Corporation Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array
US9882575B1 (en) 2016-10-14 2018-01-30 Analog Devices, Inc. Analog-to-digital converter with offset calibration
US9912343B1 (en) 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
TWI645680B (zh) * 2017-09-28 2018-12-21 瑞昱半導體股份有限公司 類比至數位轉換裝置及其類比至數位轉換器校正方法
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
TWI717958B (zh) * 2019-12-31 2021-02-01 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999633A (en) * 1988-09-30 1991-03-12 Siemens Aktiengesellschaft Self-calibrating A/D and D/A converter
US6686865B2 (en) * 2002-04-01 2004-02-03 Stmicroeletronics S.R.L. High resolution, high speed, low power switched capacitor analog to digital converter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935527B2 (ja) * 1978-04-10 1984-08-29 日本電信電話株式会社 デイジタル・アナログ間変換器
US4399426A (en) * 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
JPS59107628A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd Ｄ／ａ変換器
US4709225A (en) * 1985-12-16 1987-11-24 Crystal Semiconductor Corporation Self-calibration method for capacitors in a monolithic integrated circuit
JPS6478527A (en) * 1987-09-21 1989-03-24 Nec Corp Da converter
JPH03280719A (ja) * 1990-03-29 1991-12-11 Sanyo Electric Co Ltd Ａ／ｄ変換器
JPH03280720A (ja) * 1990-03-29 1991-12-11 Sanyo Electric Co Ltd Ａ／ｄ変換器
US5305004A (en) * 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
JP3558482B2 (ja) * 1997-04-14 2004-08-25 富士通株式会社 Ｄ／ａ変換回路及びその補正コード決定方法並びに荷電粒子ビーム露光方法及び装置
JP2000049608A (ja) * 1998-07-28 2000-02-18 Matsushita Electric Ind Co Ltd Ａｄ変換器およびａｄ変換装置
JP2001024509A (ja) * 1999-07-05 2001-01-26 Matsushita Electric Ind Co Ltd 自己補正方式電荷再配分逐次比較型ａｄ変換器
JP2002314419A (ja) * 2001-04-18 2002-10-25 Fuji Electric Co Ltd Ａ／ｄ変換回路
US7605741B2 (en) 2005-12-08 2009-10-20 Analog Devices, Inc. Digitally corrected SAR converter including a correction DAC
JP4925705B2 (ja) * 2006-03-31 2012-05-09 株式会社アドバンテスト Ｄ／ａ変換装置、ｄ／ａ変換方法、荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999633A (en) * 1988-09-30 1991-03-12 Siemens Aktiengesellschaft Self-calibrating A/D and D/A converter
US6686865B2 (en) * 2002-04-01 2004-02-03 Stmicroeletronics S.R.L. High resolution, high speed, low power switched capacitor analog to digital converter

Also Published As

Publication number Publication date
US20090121907A1 (en) 2009-05-14
JP2009118488A (ja) 2009-05-28
US7609184B2 (en) 2009-10-27
TW200934138A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
TWI383594B (zh) Ｄａ轉換裝置及ａｄ轉換裝置
JP5314705B2 (ja) Ａｄ変換装置、ｄａ変換装置および調整方法
US9362938B2 (en) Error measurement and calibration of analog to digital converters
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
US8638248B2 (en) Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
US8049654B2 (en) Digital trimming of SAR ADCs
US20130044014A1 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US10333539B2 (en) Analog-to-digital converter and calibration method thereof and calibration apparatus
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
WO2006092055A1 (en) Circuit calibration using voltage injection
US9191018B2 (en) Analog-digital converter
TWI556585B (zh) 類比至數位轉換裝置及相關的校正方法及校正模組
TW201424273A (zh) 數位類比轉換電路及其權重誤差估測與校正方法
KR101299215B1 (ko) 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
CN107306135B (zh) 数字模拟转换器的校正电路及校正方法
TWI462489B (zh) 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
CN112751565A (zh) 一种自校准片内基准电压模块
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
JP7315868B2 (ja) 自己校正機能付きａｄコンバータ
US9171188B2 (en) Charge measurement
CN109802674B (zh) 逐次逼近模数转换器及其数字校准方法和装置
JP2014230012A (ja) 逐次比較型ａ／ｄ変換器及びその駆動方法
EP3905531A1 (en) Advanced successive approximation register analog-to-digital converter and corresponding method
JP2013005185A (ja) Ａ／ｄ変換回路及びそのテスト方法
CN115694484A (zh) 二进制加权阵列的电容分组方法和装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees