JP2008216135A - 容量式物理量検出装置 - Google Patents

Abstract

【課題】検出精度を向上し得る容量式物理量検出装置を提供する。
【解決手段】加速度センサでは、接続部３４により、センサ基板１０ａのセンサ基板電位パッドＰｗと回路基板２０ａの回路基板電位パッドＰｂとを電気的に接続し、これら両基板の電位を、Ｃ／Ｖ変換回路２１のオペアンプ２１ａに供給される所定の基準電圧Ｖref に等しく設定する。これにより、Ｃ／Ｖ変換回路２１に供給される電源電圧Ｖddにノイズが重畳したとしても、センサ基板１０ａ、回路基板２０ａおよびＣ／Ｖ変換回路２１のオペアンプ２１ａ、のいずれにも当該ノイズがほぼ同じタイミングかつほぼ同じレベルで侵入するため、例えば、オペアンプ２１ａの特性により当該ノイズを打ち消すことができる。したがって、電源電圧Ｖddに重畳したノイズの影響をＣ／Ｖ変換回路２１が受け難いため、物理量の検出精度を向上することができる。また、誤検出も防止することができる。
【選択図】図１

Description

本発明は、容量式物理量検出装置に関するものである。

従来より、容量式物理量検出装置として、物理量の変化に応じて変位する可動電極とこの可動電極に対向して配置された固定電極との間に周期的な信号電圧を印加することによって、これらの両電極間の静電容量に応じたセンサ信号を電圧信号に変換して出力するものがある。

例えば、下記特許文献１に開示される「容量型半導体センサ装置」では、センサチップ（センサ基板）を回路チップ（回路基板）に実装したスタック構造（積層構造）を備えるもので、それらのチップ間の電気的接続を行う複数本のボンディングワイヤを、センサチップの複数辺部または角部に分散して配置することによって、ボンディングワイヤ相互間の間隔が広がることで、これらのワイヤ間で発生し得る寄生容量の絶対値を小さくすることができ、ボンディングワイヤが変形して相互間の寄生容量が変動してもその影響を小さくできるとしている。
特開２００４−２９４０７１号公報

しかしながら、上記特許文献１による開示技術によると、このようなボンディングワイヤの変形による寄生容量の変化を小さくすることはできても、例えば、回路チップ（回路基板）に供給される電源電圧にノイズ（周期的に発生し得るスイッチングノイズ等の内因性のものや不定期に発生し得る外来ノイズ等の外因性のもの、等）が重畳されている場合には、このようなノイズ成分が、可動電極と固定電極の間の静電容量に応じたセンサ信号として出力され得る。このため、検出対象となる物理量（例えば加速度）の検出精度を低下させたり、検出対象となる物理量がない状態でも出力がでてしまい誤検出を招き得るという問題があった。

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、検出精度を向上し得る容量式物理量検出装置を提供することにある。

上記目的を達成するため、特許請求の範囲に記載の請求項１の容量式物理量検出装置では、物理量の変化に応じて変位する可動電極、この可動電極に接続される可動電極パッド、前記可動電極に対向して配置された固定電極、この固定電極に接続される固定電極パッド、および、これらの電極を絶縁層を介して支持する半導体基板に接続されるセンサ基板電位パッド、を有するセンサ基板と、前記可動電極パッドを介して前記可動電極と前記固定電極の間に周期的な信号電圧を印加可能な信号発生回路、前記両電極間の静電容量に応じた振幅をもつセンサ信号を前記固定電極から前記固定電極パッドを介して入力可能なセンサ入力パッド、このセンサ入力パッドを介して前記センサ信号を入力し時間経過とともに変動する前記静電容量の差を所定の基準電圧に基づいて電圧信号に変換して出力する差動増幅器を備えたＣ／Ｖ変換回路、および、前記信号発生回路および前記Ｃ／Ｖ変換回路が形成される半導体基板に接続される回路基板電位パッド、を有する回路基板と、前記センサ基板の前記センサ基板電位パッドと前記回路基板の前記回路基板電位パッドとを電気的に接続する電気接続手段と、を備え、前記センサ基板電位パッドおよび前記回路基板電位パッドの両電位は、前記差動増幅器に供給される前記所定の基準電圧に等しく設定されていることを技術的特徴とする。

特許請求の範囲に記載の請求項２の容量式物理量検出装置では、前記Ｃ／Ｖ変換回路が出力する前記電圧信号に基づいて所定の信号処理を行う信号処理回路を前記回路基板が有する請求項１記載の容量式物理量検出装置であって、前記所定の信号処理は、前記電圧信号から所定の周波数帯域内に含まれる周波数成分を抽出するフィルタ処理、前記電圧信号を所定利得で増幅する増幅処理、または前記電圧信号に対する感度を補正する感度補正処理、のいずれかであり、これらの処理に供される基準電圧が前記所定の基準電圧に等しく設定されていることを技術的特徴とする。

特許請求の範囲に記載の請求項３の容量式物理量検出装置では、請求項２記載の容量式物理量検出装置において、前記所定の基準電圧は、前記信号発生回路および前記Ｃ／Ｖ変換回路に供給される電源電圧のほぼ１／２に設定されていることを技術的特徴とする。

特許請求の範囲に記載の請求項４の容量式物理量検出装置では、請求項１記載の容量式物理量検出装置において、前記センサ基板電位パッドおよび前記回路基板電位パッドの電位は、前記信号発生回路および前記Ｃ／Ｖ変換回路に供給される電源電圧に設定されていることを技術的特徴とする。

特許請求の範囲に記載の請求項５の容量式物理量検出装置では、請求項１記載の容量式物理量検出装置において、前記センサ基板電位パッドおよび前記回路基板電位パッドの電位は、前記信号発生回路および前記Ｃ／Ｖ変換回路のアース電位に設定されていることを技術的特徴とする。

特許請求の範囲に記載の請求項６の容量式物理量検出装置では、請求項１〜５のいずれか一項に記載の容量式物理量検出装置において、前記センサ基板と前記回路基板とは、基板厚方向に積層されており、前記電気接続手段は、これらの両基板間に配線されるボンディングワイヤであることを技術的特徴とする。

特許請求の範囲に記載の請求項７の容量式物理量検出装置では、請求項１〜５のいずれか一項に記載の容量式物理量検出装置において、前記センサ基板と前記回路基板とは、基板厚方向に積層されており、前記電気接続手段は、これらの両基板間を電気的に接続するバンプであることを技術的特徴とする。

特許請求の範囲に記載の請求項８の容量式物理量検出装置では、請求項１〜５のいずれか一項に記載の容量式物理量検出装置において、前記センサ基板と前記回路基板とは、同一の支持基板上に並置されており、前記電気接続手段は、前記支持基板を介してこれらの両基板間を電気的に接続するバンプであることを技術的特徴とする。

特許請求の範囲に記載の請求項９の容量式物理量検出装置では、請求項１記載の容量式物理量検出装置において、前記センサ基板は、前記可動電極および前記固定電極が形成される第１シリコン層と、この第１シリコン層に絶縁層を介して積層される前記半導体基板に相当する第２シリコン層とからなり、前記電気接続手段は、前記センサ信号に対する前記第２シリコン層の電位と前記センサ信号に対する前記回路基板の電位とを等しくすることを技術的特徴とする。

請求項１の発明では、電気接続手段により、センサ基板のセンサ基板電位パッドと回路基板の回路基板電位パッドとを電気的に接続するので、センサ基板の基板電位と回路基板の基板電位とを等しくすることができる。これにより、センサ基板の固定電極に接続される固定電極パッドとセンサ基板の半導体基板との間や、回路基板のセンサ入力パッドと回路基板の半導体基板との間に、寄生容量が形成されていても、その容量の差を小さくすることができる。また、センサ基板電位パッドおよび回路基板電位パッドの両電位は、Ｃ／Ｖ変換回路の差動増幅器に供給される所定の基準電圧に等しく設定されていることから、センサ基板の基板電位と回路基板の基板電位とを差動増幅器の所定の基準電圧に等しくすることができる。これにより、固定電極パッドとセンサ基板の半導体基板との間や、センサ入力パッドと回路基板の半導体基板との間に、それぞれ形成され得る寄生容量の差が小さくなることと相俟って、Ｃ／Ｖ変換回路に供給される電源電圧にノイズが重畳したとしても、センサ基板、回路基板およびＣ／Ｖ変換回路の差動増幅器、のいずれにも当該ノイズがほぼ同じタイミングかつほぼ同じレベルで侵入するため、例えば、差動増幅器の特性により当該ノイズを打ち消すことができる。したがって、電源電圧に重畳したノイズの影響をＣ／Ｖ変換回路が受け難いため、物理量の検出精度を向上することができる。また、誤検出も防止することができる。

請求項２の発明では、信号処理回路は、フィルタ処理、増幅処理または感度補正処理を所定の信号処理として行い、これらの処理に供される基準電圧が所定の基準電圧に等しく設定されている。これにより、信号処理回路に供給される基準電圧も、Ｃ／Ｖ変換回路の差動増幅器に所定の基準電圧として供給される電位と等しくなるので、Ｃ／Ｖ変換回路が出力する電圧信号を信号処理する信号処理回路においても、電源電圧に重畳したノイズの影響を受け難くなる。したがって、一層、物理量の検出精度を向上することができ、また誤検出も防止できる。

請求項３の発明では、所定の基準電圧は、信号発生回路およびＣ／Ｖ変換回路に供給される電源電圧のほぼ１／２に設定されていることから、物理量の検出がない状態におけるセンサ信号の電圧レベルを電源電圧のほぼ１／２（中点電位）に設定することができる。これにより、プラス方向の物理量、マイナス方向の物理量、のいずれが検出されても、ほぼ等しい感度で検出することができる。

請求項４の発明では、センサ基板電位パッドおよび回路基板電位パッドの電位は、信号発生回路およびＣ／Ｖ変換回路に供給される電源電圧に設定されている。また、請求項５の発明では、センサ基板電位パッドおよび回路基板電位パッドの電位は、信号発生回路およびＣ／Ｖ変換回路のアース電位に設定されている。電源電圧およびアース電位は、いずれも、Ｃ／Ｖ変換回路を有する回路基板において、電源パターンやアースパターンとして設けられている配線から比較的広範囲に取り出すことができ、また供給することができるので、新たな配線パターンを設けることなく、寄生容量の差を減らすことができる。したがって、回路基板において容易に実装すること可能になるので、物理量の検出精度の向上や誤検出の防止を容易に実現することができる。

請求項６の発明では、基板厚方向に積層されているセンサ基板と回路基板とは、電気接続手段として、ボンディングワイヤにより両基板間で配線されている。これにより、両基板間を容易に接続することができる。

請求項７の発明では、基板厚方向に積層されているセンサ基板と回路基板とは、電気接続手段として、バンプにより両基板間で電気的に接続されている。これにより、両基板間をボンディングワイヤによることなく容易に接続することができるので、ボンディングワイヤでは生じ得るワイヤの揺れや変形による寄生容量の変化を防止できる。したがって、検出対象となる物理量が加速度である場合には、当該容量式物理量検出装置に加速度が加わってもワイヤの揺れ等による寄生容量の変化が生じ難いので、より一層、物理量の検出精度を向上することができ、また誤検出も防止できる。

請求項８の発明では、センサ基板と回路基板とは、同一の支持基板上に並置されているので、センサ基板と回路基板とを基板厚方向に積層する場合に比べて、基板厚方向に低く実装することができ、当該容量式物理量検出装置を薄く構成することができる。また、バンプにより両基板間で電気的に接続されているので、検出対象となる物理量が加速度である場合には、当該容量式物理量検出装置に加速度が加わってもワイヤの揺れや変形による寄生容量の変化が生じ難い。したがって、より一層、物理量の検出精度を向上することができ、また誤検出も防止できる。

請求項９の発明では、センサ基板は、可動電極および固定電極が形成される第１シリコン層と、この第１シリコン層に絶縁層を介して積層される半導体基板に相当する第２シリコン層とからなり、電気接続手段は、センサ信号に対する第２シリコン層の電位とセンサ信号に対する回路基板の電位とを等しくする。これにより、半導体製造プロセスにおいて当該容量式物理量検出装置を軽薄短小に構成することができる。

以下、本発明の容量式物理量検出装置を加速度センサに適用した実施形態について図を参照して説明する。まず、図１〜図４に基づいて加速度センサの基本的な構成と作動を説明する。

図１に示すように、加速度センサは、センサ部１０、検出回路部２０および接続部３１等から構成されている。まず検出回路部２０から説明する。検出回路部２０は、Ｃ／Ｖ変換回路２１、信号処理回路２２、制御回路２４等から構成されており、後述するように、回路基板２０ａ上に形成されている。

Ｃ／Ｖ変換回路２１は、後述するセンサ部１０から出力されるセンサ信号を入力し時間経過とともに変動する差動容量（静電容量の差）を所定の基準電圧Ｖref に基づいて電圧信号に変換して出力する機能を有するもので、オペアンプ２１ａ（差動増幅器）、コンデンサ２１ｂ、スイッチ２１ｃ、分圧抵抗２１ｄ，２１ｅから構成されている。なお、このスイッチ２１ｃは、後述する制御回路２４から出力されるスイッチ信号によってオン／オフ制御可能に構成されている。

オペアンプ２１ａの反転入力端子(−)は、センサ入力パッドＰａを介してセンサ部１０の可動電極１２に接続可能に構成されているとともに、オペアンプ２１ａの出力端子との間おいて、並列接続されるコンデンサ２１ｂおよびスイッチ２１ｃに接続されている。これに対し、オペアンプ２１ａの非反転入力端子(＋)には、分圧抵抗２１ｄ，２１ｅによってほぼ半分（１／２）に分圧される基準電圧Ｖref が印加可能に両抵抗の接続点に接続されている。

分圧抵抗２１ｄ，２１ｅは、抵抗値がほぼ同値に設定されており、電源ＶddとアースＧndと間に直列接続されて介在することで、電源電圧Ｖddをほぼ半分（１／２）に分圧可能に構成されている。例えば、電源電圧Ｖddが５Ｖに設定されている場合には、その半分の２．５Ｖを分圧として出力する。この分圧Ｖdd／２は、前述したオペアンプ２１ａの基準電圧Ｖref としてオペアンプ２１ａの非反転入力端子(＋)に入力されるほか、回路基板電位パッドＰｂ等に出力可能に構成されている。なお、この回路基板電位パッドＰｂは、回路基板２０ａが構成される回路基板２０ａに電気的に接続されている。また、オペアンプ２１ａの出力端子は、後段の信号処理回路２２の入力となるスイッチ２２a2に接続可能に構成されている。

信号処理回路２２は、Ｃ／Ｖ変換回路２１が出力する電圧信号に基づいて所定の信号処理を行う機能を有するもので、サンプルホールド回路２２ａ、増幅回路２２ｂ、フィルタ回路２２ｃから構成されている。

サンプルホールド回路２２ａは、Ｃ／Ｖ変換回路２１から出力される電圧信号をサンプリングして一定期間保持する機能を有するもので、オペアンプ２２a1、スイッチ２２a2、コンデンサ２２a3から構成されている。オペアンプ２２a1は、出力端子を反転入力端子(−)に直接接続するボルテージフォロワを構成するとともに、非反転入力端子(＋)には、アースＧndとの間に接続されるコンデンサ２２a3が接続されているほか、Ｃ／Ｖ変換回路２１からの電圧信号を受けるスイッチ２２a2が接続されている。なお、このスイッチ２２a2は、スイッチ２１ｃと同様に、後述する制御回路２４から出力されるスイッチ信号によってオン／オフ制御可能に構成されている。

増幅回路２２ｂは、サンプルホールド回路２２ａから出力される電圧信号を所定利得で増幅する増幅処理を機能を有するものである。この増幅回路２２ｂには、例えば、前述の分圧抵抗２１ｄ，２１ｅにより生成された基準電圧Ｖref を入力するように構成しても良い（図１に示す破線）。これにより、当該基準電圧Ｖref を、増幅回路２２ｂによる増幅処理のオフセット電圧に設定することにより、Ｃ／Ｖ変換回路２１のオペアンプ２１ａの基準電圧Ｖref と同電位を中心に、増幅処理（信号処理）を行うことが可能になるので、たとえ電源電圧Ｖddにノイズが重畳していたとしてもその影響を受け難くくすることができる。

フィルタ回路２２ｃは、増幅回路２２ｂから出力される電圧信号から所定の周波数帯域内に含まれる周波数成分を抽出するフィルタ処理を機能を有するもので、その出力（加速度検出信号）はセンサ出力パッドＰｃを介して外部に出力可能に構成されている。本実施形態では、当該フィルタ回路２２ｃは、所定のカットオフ周波数よりも低い周波数の通過を許容し高い周波数の通過を阻止し得るローパスフィルタ（ＬＰＦ）として機能する。

このフィルタ回路２２ｃにも、例えば、前述の分圧抵抗２１ｄ，２１ｅにより生成された基準電圧Ｖref を入力するように構成しても良い（図１に示す破線）。これにより、当該基準電圧Ｖref を、フィルタ回路２２ｃによるフィルタ処理のオフセット電圧に設定することにより、Ｃ／Ｖ変換回路２１のオペアンプ２１ａの基準電圧Ｖref と同電位を中心に、フィルタ処理（信号処理）を行うことが可能になるので、たとえ電源電圧Ｖddにノイズが重畳していたとしてもその影響を受け難くくすることができる。

制御回路２４は、入力される基準クロックCLK に基づいて、所定周期でハイレベルHiとローレベルLoを繰り返し出力する搬送波信号Ph1 とこの逆相の搬送波信号Ph2 とを搬送波出力パッドＰｅ，Ｐｆを介してセンサ部１０に出力し得る機能と、前述したＣ／Ｖ変換回路２１のスイッチ２１ｃやサンプルホールド回路２２ａのスイッチ２２a2にスイッチ信号Sg1，Sg2を出力し得る機能と、を有するもので、所定の論理ゲート等により構成されている。本実施形態では、例えば、基準クロックCLK に対して、図２に示すようなタイミングおよび論理レベルを有する信号波形が、制御回路２４からセンサ部１０やスイッチ２１ｃ等に出力される。

次に、センサ部１０を図３を参照して説明する。センサ部１０は、梁構造体１１、可動電極１２、固定電極１３，１４等から構成されており、センサ基板１０ａにＭＥＭＳ技術により形成されている。

梁構造体１１は、当該梁構造体１１をセンサ基板１０ａの上面に固定するために四隅に形成されるアンカ部１１ａと、これらのアンカ部１１ａにより囲まれる範囲のほぼ中心に位置する質量部１１ｃと、この質量部１１ｃを中心に英字の「Ｈ」を構成するように四隅のアンカ部１１ａから質量部１１ｃに接続するように形成される４つの梁部１１ｂと、から構成されている。所定のアンカ部１１ａには、次に説明する可動電極１２に電気的に接続される可変電極パッドＰｘが形成されている。

可動電極１２は、物理量の変化に応じて変位する可能に質量部１１ｃの長手方向にほぼ垂直に張り出すように棒状に延びて形成される導体で、質量部１１ｃの両側に複数本形成されている。この可動電極１２には、前述した可変電極パッドＰｘが電気的に接続されており、後述する接続部３４を介して、先に説明した検出回路部２０に対してセンサ信号を出力可能に構成されている。

固定電極１３，１４は、可動電極１２を両側から挟むように対向して配置される棒状に延びて形成される導体で、センサ基板１０ａに固定されている。固定電極１３には固定電極パッドＰｙが、また固定電極１４には固定電極パッドＰｚが、それぞれ接続されており、後述する接続部３１，３２を介して、先に説明した検出回路部２０から出力される搬送波信号Ph1，Ph2を入力可能に構成されている。

このようにセンサ基板１０ａには、梁構造体１１、可動電極１２、固定電極１３，１４が形成されているほか、可動電極１２には可変電極パッドＰｘが、また固定電極１３，１４には固定電極パッドＰｚが、電気的に接続されているが、本実施形態では、さらにセンサ基板電位パッドＰｗがセンサ基板１０ａに電気的に接続されている。このセンサ基板電位パッドＰｗは、後述する接続部３４を介してセンサ基板１０ａの回路基板電位パッドＰｂに接続されている。

このような構成において、梁構造体１１の質量部１１ｃが加速度を受けて変位すると、可動電極１２もそれに応じて変位する。そして、可動電極１２と固定電極１３との間に形成される静電容量と、可動電極１２と固定電極１４との間に形成される静電容量と、は、差動の容量を構成していることから、可動電極１２の変位に応じてこれらの静電容量が変化するため、検出回路部２０では、このような差動容量の変化に基づいて受けた加速度を検出することが可能となる。

即ち、図３に示すように、前述した制御回路２４から搬送波出力パッドＰｅ，Ｐｆを介して出力される搬送波信号Ph1，Ph2は、一定振幅の矩形波信号で、搬送波信号Ph2 は、搬送波信号Ph1 に対して電圧レベルが反転した信号となっている。このため、図３に示すように、搬送波信号Ph1，Ph2の振幅期間をφ１〜３の３期間に分割した概念で捉えると、第１，第２の期間φ１，φ２が容量変化を検出するための期間で、第３の期間φ３が可動電極１２を変位させるための期間となる。

第１の期間φ１では、搬送波信号Ph1 はハイレベルHi、搬送波信号Ph2 はローレベルLoになっている。また、制御回路２４からのスイッチ信号Sg1，Sg2により、スイッチ２１ｃは閉、スイッチ２２a2開になっている。このことにより、オペアンプ２１ａの非反転入力端子(−)にＶdd／２の基準電圧Ｖref が印加され、可動電極１２にＶdd／２の基準電圧Ｖref が印加されるとともに、コンデンサ２１ｂの電荷が放電される。この状態において、可動電極１２と固定電極１３との間には、Ｑ１＝−Ｃ１・Ｖdd／２で表される電荷が蓄えられる。ここで「−」の符号は可動電極１２の固定電極１３側の表面に負の電荷が蓄えられることを意味している。また、可動電極１２と固定電極１４との間には、Ｑ２＝Ｃ２・Ｖdd／２という電荷が蓄えられる。

次の第２の期間φ２においては、搬送波信号Ph1，Ph2の電圧レベルが反転するため（Ph1 がローレベルLo、Ph2 がハイレベルHi）、スイッチ２１ｃが開くとともにスイッチ２２a2が閉じる。このとき、可動電極１２と固定電極１３との間には、Ｑ１’＝Ｃ１・Ｖdd／２で表される電荷が蓄えられ、また可動電極１２と固定電極１４との間には、Ｑ２’＝−Ｃ２・Ｖdd／２で表される電荷が蓄えられる。

このため、第１の期間φ１のときに可動電極１２に蓄えられていた電荷（Ｑ１＋Ｑ２）と第２の期間φ２のときに可動電極１２に蓄えられていた電荷（Ｑ１’＋Ｑ２’）の差ΔＱは、ΔＱ（＝（Ｑ１＋Ｑ２）−（Ｑ１’＋Ｑ２’）＝−（Ｃ１−Ｃ２）Ｖdd）となる。ここで、差動容量Ｃ１、Ｃ２が異なる場合には、ΔＱの電荷が可動電極１２に生じ、オペアンプ２１ａの差動動作によって可動電極１２の電圧はＶdd／２に保持される。そのため、ΔＱの電荷は、コンデンサ２１ｂの可動電極１２側に蓄積され、コンデンサ２１ｂの反対側の電極には、逆の極性の電荷ΔＱ’＝（Ｃ１−Ｃ２）Ｖddが蓄積される。その結果、オペアンプ２１ａの出力端子には、ΔＱ’／Ｃｆ＋Ｖdd／２＝（Ｃ１−Ｃ２）Ｖdd／Ｃｆ＋Ｖdd／２という電圧が生じ、容量の差（Ｃ１−Ｃ２）に応じた電圧が出力される。

第３の期間φ３においては、オペアンプ２１ａの非反転入力端子(−)に電圧Ｖdd／２が印加される。また、スイッチ２１ｃも閉じるため、オペアンプ２１ａはボルテージフォロワを構成し、可動電極１２には電圧Ｖdd／２が印加される。この状態では、可動電極１２と固定電極１３，１４のそれぞれの間には、電位差Ｖdd／２により、相反する方向に同量の静電気力が生じるため、可動電極１２を変位させるような静電気力は発生しない。

したがって、このような第１の期間φ１〜第３の期間φ３における各作動を繰り返し、可動電極１２が加速度を受けて変位すると、容量の差（Ｃ１−Ｃ２）に応じた電圧がＣ／Ｖ変換回路２１から出力されるため、この電圧をサンプルホールド回路２２ａがサンプルホールドすることで、増幅回路２２ｂ、フィルタ回路２２ｃを介して加速度検出信号として出力する。即ち、サンプルホールド回路２２ａは、第２の期間φ２においてオペアンプ２１ａの出力電圧をサンプリングし、それ以外の期間ではサンプリングした電圧を保持することによって、加速度に応じた加速度検出信号を信号処理回路２２から出力することが可能となる。

このように本実施形態に係る加速度センサでは、加速度に応じた加速度検出信号を出力可能に構成されるが、本実施形態では、前述したように、センサ基板１０ａにはセンサ基板電位パッドＰｗが電気的に接続されている。このため、このセンサ基板電位パッドＰｗと検出回路部２０の回路基板電位パッドＰｂとを接続部３４を介して電気的に接続することによって、センサ基板電位パッドＰｗの電位および回路基板電位パッドＰｂの両電位は等しくなり、センサ基板１０ａの基板電位と回路基板２０ａの基板電位とを等しくすることができる。これにより、センサ基板１０ａの固定電極１３に接続される固定電極パッドＰｙや固定電極１４に接続される固定電極パッドＰｚと、センサ基板１０ａとの間や、回路基板２０ａのセンサ入力パッドＰａと回路基板２０ａとの間に、寄生容量が形成されていても、その容量の差を小さくすることができる。

また、センサ基板電位パッドＰｗおよび回路基板電位パッドＰｂの両電位は、Ｃ／Ｖ変換回路２１のオペアンプ２１ａに供給される所定の基準電圧Ｖref に等しく設定されていることから、センサ基板１０ａの基板電位と回路基板２０ａの基板電位とをオペアンプ２１ａの所定の基準電圧Ｖref に等しくすることができる。これにより、固定電極１３，１４とセンサ基板１０ａとの間や、センサ入力パッドＰａと回路基板２０ａとの間に、それぞれ形成され得る寄生容量の差が小さくなることと相俟って、Ｃ／Ｖ変換回路２１に供給される電源電圧Ｖddにノイズが重畳したとしても、センサ基板１０ａ、回路基板２０ａおよびＣ／Ｖ変換回路２１のオペアンプ２１ａ、のいずれにも当該ノイズがほぼ同じタイミングかつほぼ同じレベルで侵入するため、例えば、オペアンプ２１ａの特性により当該ノイズを打ち消すことができる。

例えば、電源電圧Ｖddに周波数６０ｋHz、振幅電圧５０ｍＶppのノイズが重畳した場合であって、図４(A) に示すように、当該ノイズが打ち消された加速度検出信号を得ることが可能となる。これに対し、センサ基板１０ａの基板電位と回路基板２０ａの基板電位とを等しく設定していない場合、つまり従来例による加速度センサにおいては、図４(B) に示すように、電源電圧Ｖddに重畳したノイズの影響を受けて振幅電圧１００ｍＶpp、周波数６０ｋHzの成分を含んだ加速度検出信号が回路基板２０ａから出力されてしまう。このため、当該加速度センサが加速度を受けていない場合においても、あたかも加速度があるような誤検出をする可能性や、加速度を受けている場合においては、ノイズ成分を含んでいるぶん、検出精度が低下する可能性が存在していた。

このように本実施形態の構成、即ちセンサ基板１０ａの基板電位と回路基板２０ａの基板電位とをオペアンプ２１ａの所定の基準電圧Ｖref に等しくする構成を採ることによって、電源電圧Ｖddに重畳したノイズの影響をＣ／Ｖ変換回路２１が受け難くくなることから、加速度の検出精度を向上することができる。また、誤検出も防止することができる。

なお、上述した構成例では、センサ基板１０ａの基板電位と回路基板２０ａの基板電位とを等しくし、さらにこれらの基板電位をＣ／Ｖ変換回路２１の基準電圧Ｖref に設定したが、例えば、これらの基板電位を電源電圧ＶddやアースＧndの電位に等しく設定しても良い。これにより、センサ基板１０ａの基板電位および回路基板２０ａの基板電位をＣ／Ｖ変換回路２１の基準電圧Ｖref に等しく設定した場合とほぼ同様に、電源電圧Ｖddに重畳したノイズの影響をＣ／Ｖ変換回路２１が受け難くくなることに加えて、電源電圧ＶddおよびアースＧndの電位は、いずれも、Ｃ／Ｖ変換回路２１を有する回路基板２０ａにおいて、電源パターンやアースパターンとして設けられている配線から比較的広範囲に取り出すことができ、また供給することができる。このため、新たな配線パターンを設けることなく、寄生容量の差を減らすことができ、回路基板２０ａにおいて容易に実装すること可能になる。したがって、加速度の検出精度の向上や誤検出の防止を容易に実現できる。

次に、このようなセンサ基板１０ａと回路基板２０ａとを電気的に接続し得る接続部３１〜３４の実装態様（構成態様）を図５および図６を参照して説明する。まず、センサ基板１０ａと回路基板２０ａとを基板の厚さ方向（基板厚方向）に積層する場合について説明する。

図５(A) に示すように、検出回路部２０が構成される回路基板２０ａの上に、両面に非導電性の接着層を有する接着フィルム４１を介在させて、センサ基板１０ａを積層するスタック構造を採る。なお、センサ部１０は、センサ部１０が形成されていない裏側を回路基板２０ａ側に向けた状態で接着フィルム４１により回路基板２０ａに接着されている。

そして、センサ部１０の可変電極パッドＰｘと回路基板２０ａのセンサ入力パッドＰａとの間は、接続部３３としてボンディングワイヤ３３ａによりワイヤボンディングされており、またセンサ部１０のセンサ基板電位パッドＰｗと回路基板２０ａの回路基板電位パッドＰｂとの間は、接続部３４としてボンディングワイヤ３３ａによりワイヤボンディングされている。図示されていないが、同様に、センサ部１０の固定電極パッドＰｙと回路基板２０ａの搬送波出力パッドＰｅとの間は、接続部３１としてボンディングワイヤ３３ａにより、またセンサ部１０の固定電極パッドＰｚと回路基板２０ａの搬送波出力パッドＰｆとの間は、接続部３２としてボンディングワイヤ３３ａにより、それぞれワイヤボンディングされている。これにより、両基板間を容易に接続することができる。

また、図５(B) に示すように、検出回路部２０が構成される回路基板２０ａの上に、センサ部１０が形成されるセンサ基板１０ａの表側を回路基板２０ａ側に向けて、センサ基板１０ａを積層するスタック構造、つまりフリップチップの構成を採る。この場合には、例えば、センサ基板１０ａの可変電極パッドＰｘや固定電極パッドＰｙ，Ｐｚも、四隅に形成される梁構造体１１のアンカ部１１ａ上に絶縁層を介して形成し、回路基板２０ａの各パッドＰａ，Ｐｂ，Ｐｅ，Ｐｆとの間で直接またはバンプ３３ｂを介して電気的に接続する。

これにより、センサ基板１０ａと回路基板２０ａとの間をボンディングワイヤによることなく容易に接続することができるので、ボンディングワイヤでは生じ得るワイヤの揺れや変形による寄生容量の変化を防止できる。したがって、当該加速度センサに加速度が加わってもワイヤの揺れ等による寄生容量の変化が生じ難いので、より一層、物理量の検出精度を向上することができ、また誤検出も防止できる。また、センサ基板１０ａにおいては、余分なパッドを設ける必要がないため、センサ基板１０ａを小型化でき、さらに熱応力にも強いセンサ基板１０ａを構成することが可能となる。

さらに、図５(C) に示すように、検出回路部２０が構成される回路基板２０ａの上に、非導電性の樹脂フィルム（一般にＮＣＦ(Non Conductive Film）と称される）４３を介在させて、センサ基板１０ａを積層するスタック構造を採る。なお、この場合も図５(A) の構成と同様に、センサ部１０は、センサ部１０が形成されていない裏側を回路基板２０ａ側に向けた状態で樹脂フィルム４３により回路基板２０ａに接着されている。

そして、この場合には、センサ部１０のセンサ基板電位パッドＰｗに相当するバンプ３４ｂを樹脂フィルム４３の中に入れておき、このバンプ３４ｂに対応する位置関係で、回路基板電位パッドＰｂに相当するバンプ３４ｂ’を回路基板２０ａに設けておく。これにより、センサ基板１０ａに回路基板２０ａとを加圧して樹脂フィルム４３により接着する際に、回路基板２０ａのバンプ３４ｂ’が樹脂フィルム４３を押し破ってセンサ基板１０ａのバンプ３４ｂと導通するので、両バンプ３４，３４’の電気的な接続が可能となる。センサ基板１０ａおよび回路基板２０ａにおいてこのように樹脂フィルム４３内でバンプ接続し得る構成を採ることによって、例えば、複数箇所で多点接続することが可能になるので、両基板間においる接続抵抗を低減させることができる。これにより、例えば、回路基板２０ａの制御回路２４からセンサ基板１０ａに出力される搬送波信号Ph1，Ph2の周波数がＭHzオーダの高周波化された場合における搬送波信号Ph1，Ph2の損失や波形歪み等を抑制することも可能となる。

続いてセンサ基板１０ａと回路基板２０ａとを同一の支持基板４０ａ上に並置する場合を図６を参照して説明する。図６に示すように、センサ基板１０ａと回路基板２０ａとを同一平面上に並べて位置させることが可能な大きさと面積を有する支持基板４０ａの上に、接着フィルム４１を介在させて、センサ基板１０ａと回路基板２０ａを載置する構造を採る。そして、センサ基板１０ａと回路基板２０ａの接続、つまりセンサ基板１０ａの基板電位と回路基板２０ａの基板電位とを等電位にする接続は、貫通電極３３ｃ、３４ｃとバンプとにより支持基板４０ａに対して導通を確保することにより行う。また、センサ部１０の可変電極パッドＰｘと回路基板２０ａのセンサ入力パッドＰａとの間は、接続部３３としてボンディングワイヤ３３ａによるワイヤボンディングにより接続する。

これにより、図５(A) 〜図５(C) のように、センサ基板１０ａと回路基板２０ａとを基板厚方向に積層する場合に比べて、基板厚方向に低く実装することができるので、当該加速度センサを薄く構成することができる。また、バンプにより両基板間で電気的に接続されているので、当該加速度センサに加速度が加わってもワイヤの揺れや変形による寄生容量の変化が生じ難い。したがって、より一層、物理量の検出精度を向上することができ、また誤検出も防止できる。

なお、上述した各構成例において、センサ基板１０ａを、可動電極１２および固定電極１３，１４が形成される第１シリコン層と、この第１シリコン層に絶縁層を介して積層される半導体基板に相当する第２シリコン層とからなるように構成し、接続部３４として、センサ信号に対する第２シリコン層の電位とセンサ信号に対する回路基板２０ａの電位とを等しくする。これにより、半導体製造プロセスにおいて当該加速度センサを軽薄短小に構成することができる。

また、上述した各構成例では、加速度センサの場合を例示して説明したが、静電容量式のものであれば、本発明はこれに限られることはなく、例えば、圧力センサやヨーレイトセンサ等にも、同様に適用することができ、同様の本発明特有の作用および効果を得ることができる。

本発明の一実施形態に係る加速度センサの構成を示す回路図である。 本実施形態に係る加速度センサの制御回路に入力される基準クロックCLK に基づいて当該制御回路から出力される搬送波信号Ph1 ，Ph2、スイッチ信号Sg1 ，Sg2 の例を示す信号波形図である。 本実施形態に係る加速度センサを構成するセンサ部の構成例を示す模式的説明図である。 図４(A) は、本実施形態に係る加速度センサから出力される加速度検出信号の波形例を示し、図４(B) は、従来例による加速度センサから出力される加速度検出信号の波形例を示すものである。 本実施形態に係る加速度センサの断面構成例（図３に示すＸ−Ｘ線断面相当）を示す模式的説明図で、図５(A) は接続部にボンディングワイヤを用いた例、図５(B) は接続部にバンプを用いた例、図５(C) は接続部にＮＣＦを用いた例、である。 本実施形態に係る加速度センサの断面構成例を示す模式的説明図で、センサ基板と回路基板を支持基板上に並置した例である。

符号の説明

１０…センサ部
１０ａ…センサ基板（半導体基板）
１１…梁構造体
１２…可動電極
１３、１４…固定電極
２０…検出回路部
２０ａ…回路基板（半導体基板）
２１…Ｃ／Ｖ変換回路
２１ａ…オペアンプ（差動増幅器）
２２…信号処理回路
２２ａ…サンプルホールド回路
２２ｂ…増幅回路（信号処理回路、増幅処理）
２２ｃ…フィルタ回路（信号処理回路、フィルタ処理）
２４…制御回路
３４…接続部（電気的接続手段）
４０ａ…支持基板
Ｐａ…センサ入力パッド
Ｐｂ…回路基板電位パッド
Ｐｃ…センサ出力パッド
Ｐｅ、Ｐｆ…搬送波出力パッド
Ｐｗ…センサ基板電位パッド
Ｐｘ…可変電極パッド
Ｐｙ、Ｐｚ…固定電極パッド

Claims (9)

1. 物理量の変化に応じて変位する可動電極、この可動電極に接続される可動電極パッド、前記可動電極に対向して配置された固定電極、この固定電極に接続される固定電極パッド、および、これらの電極を絶縁層を介して支持する半導体基板に接続されるセンサ基板電位パッド、を有するセンサ基板と、
   前記可動電極パッドを介して前記可動電極と前記固定電極の間に周期的な信号電圧を印加可能な信号発生回路、前記両電極間の静電容量に応じた振幅をもつセンサ信号を前記固定電極から前記固定電極パッドを介して入力可能なセンサ入力パッド、このセンサ入力パッドを介して前記センサ信号を入力し時間経過とともに変動する前記静電容量の差を所定の基準電圧に基づいて電圧信号に変換して出力する差動増幅器を備えたＣ／Ｖ変換回路、および、前記信号発生回路および前記Ｃ／Ｖ変換回路が形成される半導体基板に接続される回路基板電位パッド、を有する回路基板と、
   前記センサ基板の前記センサ基板電位パッドと前記回路基板の前記回路基板電位パッドとを電気的に接続する電気接続手段と、を備え、
   前記センサ基板電位パッドおよび前記回路基板電位パッドの両電位は、前記差動増幅器に供給される前記所定の基準電圧に等しく設定されていることを特徴とする容量式物理量検出装置。
2. 前記Ｃ／Ｖ変換回路が出力する前記電圧信号に基づいて所定の信号処理を行う信号処理回路を前記回路基板が有する請求項１記載の容量式物理量検出装置であって、
   前記所定の信号処理は、前記電圧信号から所定の周波数帯域内に含まれる周波数成分を抽出するフィルタ処理、前記電圧信号を所定利得で増幅する増幅処理、または前記電圧信号に対する感度を補正する感度補正処理、のいずれかであり、
   これらの処理に供される基準電圧が前記所定の基準電圧に等しく設定されていることを特徴とする容量式物理量検出装置。
3. 前記所定の基準電圧は、前記信号発生回路および前記Ｃ／Ｖ変換回路に供給される電源電圧のほぼ１／２に設定されていることを特徴とする請求項２記載の容量式物理量検出装置。
4. 前記センサ基板電位パッドおよび前記回路基板電位パッドの電位は、前記信号発生回路および前記Ｃ／Ｖ変換回路に供給される電源電圧に設定されていることを特徴とする請求項１記載の容量式物理量検出装置。
5. 前記センサ基板電位パッドおよび前記回路基板電位パッドの電位は、前記信号発生回路および前記Ｃ／Ｖ変換回路のアース電位に設定されていることを特徴とする請求項１記載の容量式物理量検出装置。
6. 前記センサ基板と前記回路基板とは、基板厚方向に積層されており、
   前記電気接続手段は、これらの両基板間に配線されるボンディングワイヤであることを特徴とする請求項１〜５のいずれか一項に記載の容量式物理量検出装置。
7. 前記センサ基板と前記回路基板とは、基板厚方向に積層されており、
   前記電気接続手段は、これらの両基板間を電気的に接続するバンプであることを特徴とする請求項１〜５のいずれか一項に記載の容量式物理量検出装置。
8. 前記センサ基板と前記回路基板とは、同一の支持基板上に並置されており、
   前記電気接続手段は、前記支持基板を介してこれらの両基板間を電気的に接続するバンプであることを特徴とする請求項１〜５のいずれか一項に記載の容量式物理量検出装置。
9. 前記センサ基板は、前記可動電極および前記固定電極が形成される第１シリコン層と、この第１シリコン層に絶縁層を介して積層される前記半導体基板に相当する第２シリコン層とからなり、
   前記電気接続手段は、前記センサ信号に対する前記第２シリコン層の電位と前記センサ信号に対する前記回路基板の電位とを等しくすることを特徴とする請求項１記載の容量式物理量検出装置。

Images