CN103095295B - 锁相频率合成器及自适应频率校准电路和校准方法 - Google Patents
锁相频率合成器及自适应频率校准电路和校准方法 Download PDFInfo
- Publication number
- CN103095295B CN103095295B CN201210589697.1A CN201210589697A CN103095295B CN 103095295 B CN103095295 B CN 103095295B CN 201210589697 A CN201210589697 A CN 201210589697A CN 103095295 B CN103095295 B CN 103095295B
- Authority
- CN
- China
- Prior art keywords
- register
- frequency
- clock signal
- output
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了锁相频率合成器及自适应频率校准电路和校准方法，具有自适应频率校准电路的锁相频率合成器，包括鉴频鉴相器、电荷泵、环路滤波器、可变计数器、压控振荡器、自适应频率校准电路和控制开关，其特征在于：自适应频率校准电路包括计数器、比较器以及状态机；压控振荡器通过控制开关接收基准电压信号，产生频率信号输出到可变计数器；可变计数器将收到的信号进行分频处理后输出压控振荡器的分频时钟信号到计数器和鉴频鉴相器；本发明使压控振荡器输出频率首先由自适应频率校准电路输出的数字信号进行控制，使压控振荡器的分频时钟信号频率调整到与参考时钟信号频率相近，再由环路滤波器输出的控制电压进一步调整压控振荡器的频率。
Description
技术领域
本发明涉及锁相频率合成器，具体涉及锁相频率合成器及自适应频率校准电路和校准方法。
背景技术
锁相频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器，它是目前频率合成器主流。锁相式整数频率合成器由鉴频鉴相器(PFD)、电荷泵(CP)、可变计数器(/N)、环路滤波器(LPF)、压控振荡器(VCO)等部分组成。锁相频率合成器是一个相位误差控制系统，它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入参考时钟频率与VCO时钟频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴频鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。
并且，压控振荡器的工作频率对工艺非常敏感，特别是压控振荡器的振荡频率在1000MHz以上，不同批次芯片及工艺本身所造成的工艺偏差会影响VCO频率的一致性。增加VCO的压控频率增益可以增加VCO的频率覆盖范围，在一定程度上抵消工艺偏差对VCO频率的影响，但增加VCO的压控增益会增加VCO的相位噪声。
AFC(Adaptive Frequency Calibration自适应频率校准)其功能是在锁频锁相初期，由基准电路产生某一固定电压作为VCO的压控电压，通过一定的算法对参考时钟与VCO分频后的时钟频率进行比较，从而调整压控振荡器的振荡频率。
发明内容
本发明所要解决的技术问题之一在于提供具有自适应频率校准电路的锁相频率合成器。
本发明所要解决的技术问题之二在于提供分段式压控振荡器自适应频率校准电路。
本发明所要解决的技术问题之三在于提供分段式压控振荡器自适应频率校准方法。
为了解决上述技术问题，本发明的第一个技术方案是，具有自适应频率校准电路的锁相频率合成器，包括鉴频鉴相器、电荷泵、环路滤波器、可变计数器、压控振荡器、自适应频率校准电路和控制开关，其特征在于：自适应频率校准电路包括计数器、比较器以及状态机；
压控振荡器通过控制开关接收基准电压信号，产生频率信号输出到可变计数器；
可变计数器将收到的信号进行分频处理后输出压控振荡器的分频时钟信号到计数器和鉴频鉴相器；
计数器同时接收参考时钟信号和压控振荡器的分频时钟信号进行计数，当其中一个时钟信号计数结束时，计数器产生一个脉冲信号输出到比较器；
比较器收到计数器输出的脉冲信号后进行比较，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机；
状态机受比较器输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器，以调整压控振荡器的时钟信号频率；当压控振荡器的分频时钟信号频率等于参考时钟信号频率，状态机输出开关控制信号，使控制开关与基准电压信号断开并与环路滤波器接通，压控振荡器通过控制开关接收环路滤波器输出的控制电压信号。
本发明采用将压控振荡器分成若干频段，以增加压控振荡器的频率范围，压控振荡器的每一频段都具有较小的压控频率增益，而多个频段完全可以覆盖所需的频率范围并保留一定余量；与采用鉴频鉴相器的传统PLL环路相比，压控振荡器输出频率首先由自适应频率校准电路输出的数字信号进行控制，自动寻找最适合目标频率的频段，使压控振荡器的分频时钟信号频率能够调整到与参考时钟信号频率相近，并保持工作在这个频段；再由环路滤波器输出的控制电压进一步调整压控振荡器的频率，达到稳定后，参考时钟信号和压控振荡器分频时钟信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。采用频率分段结构及自适应频率校准电路，能避免VCO频率受到工艺偏差的影响，即使工艺不一致造成压控振荡器的频率变化，在设定范围内总会使压控振荡器满足所需频率要求，保证芯片一致性，提高产品成品率；并且整个校准工作由芯片内部自动完成，无需外部控制，既满足了压控振荡器频率的一致性问题，同时简化了应用方案。
所述状态机包括逻辑电路、寄存器组一和寄存器组二；寄存器组一和寄存器组二均受比较器输出的状态机时钟信号的控制；寄存器组一作为存储加/减数的寄存器；逻辑电路接收寄存器组一输出的数据，并同时接收比较器输出的指示信号，进行逻辑运算后输出到寄存器组二，寄存器组二产生控制信号输出到压控振荡器，以调整压控振荡器的时钟信号频率。
所述寄存器组一由第n寄存器、第n-1寄存器、第n-2寄存器……第一寄存器、第零寄存器组成；寄存器组二由第m寄存器、第m-1寄存器……第1寄存器组成；逻辑电路由n个逻辑电路单元和第零或门构成，其中：n≥2的自然数；m=n；每个逻辑电路单元均包括一个与门、一个或门和一个异或门；第n寄存器、第n-1寄存器、第n-2寄存器……第一寄存器、第零寄存器采用串行环形连接；第n与门的1个输入端连接第n-1寄存器的输出端Q，第n与门的另1个输入端连接比较器的比较指示信号输出端；第n与门的输出端连接第n或门的一个输入端，第n或门的另一个输入端连接第n寄存器的输出端Q，第n或门的输出端连接第n异或门的一个输入端，第n异或门的另一个输入端连接第m寄存器的输出端Q，第n异或门的输出端连接第m寄存器的输入端D；依次类推，第一与门的1个输入端连接第零寄存器的输出端Q，第一与门的另1个输入端连接比较器的比较指示信号输出端；第一与门的输出端连接第一或门的一个输入端，第一或门的另一个输入端连接第一寄存器的输出端Q，第一或门的输出端连接第一异或门的一个输入端，第一异或门的另一个输入端连接第1寄存器的输出端Q，第一异或门的输出端连接第1寄存器的输入端D；第m寄存器、第m-1寄存器……第1寄存器的输出端Q共输出n位控制信号到压控振荡器；第n寄存器、第n-1寄存器、第n-2寄存器……第一寄存器、第零寄存器的时钟信号输入端以及第m寄存器、第m-1寄存器……第1寄存器的时钟信号输入端均连接比较器的状态机时钟信号输出端；第n寄存器、第n-2寄存器……第一寄存器、第零寄存器的复位端CLR、第n-1寄存器的置位端SET以及第m-1寄存器……第1寄存器的复位端CLR和第m寄存器的置位端SET均连接复位信号，该复位信号由外部输入，比较器的相同指示信号输出端连接第零或门的一个输入端，第零或门的另一个输入端连接第n寄存器的输出端Q，第零或门的输出端输出开关控制信号到控制开关，控制控制开关与基准电压信号连接或与可变计数器连接。
本发明的第二个技术方案是，分段式压控振荡器自适应频率校准电路，包括比较器、计数器以及状态机，其特点是：
参考时钟信号和压控振荡器的分频时钟信号同时输入计数器进行计数，当其中一个时钟信号计数结束时，计数器产生一个脉冲信号输出到比较器；表示其中一个时钟信号计数完成；
比较器收到计数器输出的脉冲信号后进行比较，以确定参考时钟信号和压控振荡器的分频时钟信号中是哪一个时钟先计数结束或是同时计数结束，即比较参考时钟信号和压控振荡器的分频时钟信号的频率大小，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机；
状态机受比较器输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器，以调整压控振荡器的时钟信号频率。
本发明的第三个技术方案是，分段式压控振荡器自适应频率校准方法，其特点是：包括如下步骤：
将一个标准电压输入压控振荡器作为压控振荡器的压控电压；
将参考时钟信号和压控振荡器输出的频率信号经分频处理后得到的分频时钟信号同时输入计数器进行计数；
当参考时钟信号和压控振荡器的分频时钟信号中的其中一个时钟信号计数结束时，计数器产生一个脉冲信号输出到比较器；
比较器收到计数器输出的脉冲信号后，判断压控振荡器的分频时钟信号频率与参考时钟信号频率的大小，判断结束后，产生指示信号并同时产生状态机时钟信号一并输出给状态机；
状态机根据指示信号和状态机时钟信号，如果压控振荡器的分频时钟信号频率不等于参考时钟信号频率，则增加或减少控制信号的控制码值，并将控制信号输出到压控振荡器，如果压控振荡器的分频时钟信号频率等于参考时钟信号频率，则校准结束；
校准结束，使压控振荡器的压控电压从标准电压切换为环路滤波器产生的控制电压。
根据本发明所述的分段式压控振荡器自适应频率校准方法的一种优选方案，如果压控振荡器的分频时钟信号频率不等于参考时钟信号频率，则增加或减少控制信号的控制码的值，具体为：
如果压控振荡器的分频时钟信号频率大于参考时钟信号频率，减小控制信号的控制码的值；如果压控振荡器的分频时钟信号频率小于参考时钟信号频率，增大控制信号的控制码的值。
根据本发明所述的分段式压控振荡器自适应频率校准方法的一种优选方案，状态机的具体工作步骤为：
第一步：初始化，设N=2n-1，δn=2n-2；其中N为状态机输出的控制信号的控制码值，δn为状态机输出的控制信号的控制码值的调整数；
第二步：接收比较器输出的信号；
第三步：判断压控振荡器的分频时钟信号频率fVCO是否等于参考时钟信号频率fREF，如果相等，进入第七步；如果不相等，判断调整数δn是否为20，如果调整数为20，进入第六步；如果调整数δn不为20，进入第四步；
第四步：判断压控振荡器的分频时钟信号频率fVCO是否小于参考时钟信号频率fREF，如果是小于，调整N=N+δn，进入第五步；如果fVCO大于fREF，调整N=N-δn，进入第五步；
第五步：设δn=δn/2，返回第二步；
第六步：判断压控振荡器的分频时钟信号频率fVCO是否小于参考时钟信号频率fREF，如果是小于，调整N=N+1，进入第七步；如果fVCO大于fREF，调整N=N-1，进入第七步；
第七步：校准结束，使压控振荡器的压控电压从标准电压切换为环路滤波器产生的控制电压。
发明所述的锁相频率合成器及自适应频率校准电路和校准方法的有益效果是：本发明与采用鉴频鉴相器的传统PLL环路相比，压控振荡器输出频率首先由自适应频率校准电路输出的数字信号进行控制，使压控振荡器的分频时钟信号频率能够调整到与参考时钟信号频率相近，并保持工作在这个频段。再由环路滤波器输出的控制电压进一步调整压控振荡器的频率，直至环路“锁定”；采用频率分段结构及自适应频率校准电路，能避免压控振荡器频率受到工艺偏差的影响，保证芯片一致性，提高产品成品率；并且整个校准工作由芯片内部自动完成，无需外部控制，既满足了压控振荡器频率的一致性问题，同时简化了应用方案；本发明结构简单，成本低、性能优，具有良好的应用前景。
附图说明
图1是本发明所述的分段式压控振荡器自适应频率校准电路的原理框图。
图2是本发明所述的状态机的原理图。
图3是本发明所述的具有自适应频率校准电路的锁相频率合成器的原理框图。
图4分段式压控振荡器的频率与压控电压曲线图。
图5是状态机控制流程图。
具体实施方式
参见图1至图3，具有自适应频率校准电路的锁相频率合成器，包括鉴频鉴相器14、电荷泵15、环路滤波器16、可变计数器17、压控振荡器18、自适应频率校准电路10和控制开关19，其中：自适应频率校准电路10包括计数器11、比较器12以及状态机13；
压控振荡器18通过控制开关19接收基准电压信号，产生频率信号输出到可变计数器17；
可变计数器17将收到的信号进行分频处理后输出压控振荡器的分频时钟信号到计数器11和鉴频鉴相器14；
计数器11同时接收参考时钟信号和压控振荡器的分频时钟信号进行计数，当其中一个时钟信号计数结束时，计数器11产生一个脉冲信号输出到比较器12；
比较器12收到计数器11输出的脉冲信号后进行比较，以确定参考时钟信号和压控振荡器的分频时钟信号中是哪一个时钟先计数结束或是同时计数结束，即将两个时钟信号的频率进行比较，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机13；
状态机13受比较器12输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器18，以调整压控振荡器18的时钟信号频率；当压控振荡器的分频时钟信号频率大于参考时钟信号频率，减小控制信号的控制码值；当压控振荡器的分频时钟信号频率小于参考时钟信号频率，增大控制信号的控制码值；当压控振荡器的分频时钟信号频率等于参考时钟信号频率，状态机13输出开关控制信号，使控制开关19与基准电压信号断开并与环路滤波器16接通，压控振荡器18通过控制开关19接收环路滤波器16输出的控制电压信号。
在具体实施例中，状态机13包括逻辑电路33、寄存器组一31和寄存器组二32；寄存器组一31和寄存器组二32均受比较器12输出的状态机时钟信号的控制；寄存器组一31作为存储加/减数的寄存器；逻辑电路33接收寄存器组一31输出的数据，并同时接收比较器12输出的指示信号，进行逻辑运算后输出到寄存器组二32，寄存器组二32产生控制信号输出到压控振荡器18，以调整压控振荡器18的时钟信号频率。
所述寄存器组一31由第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0组成；寄存器组二32由第m寄存器D0n、第m-1寄存器D0n-1……第1寄存器D01组成；逻辑电路由n个逻辑电路单元和第零或门OR构成；其中：n≥2的自然数；m=n；每个逻辑电路单元均包括一个与门、一个或门和一个异或门；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0采用串行环形连接；第n与门ANDn的1个输入端连接第n-1寄存器DSn-1的输出端Q，第n与门ANDn的另1个输入端连接比较器12的比较指示信号输出端；比较指示信号输出“1”表示压控振荡器的分频时钟信号频率高于参考时钟信号频率；输出“0”表示压控振荡器的分频时钟信号频率低于参考时钟信号频率；第n与门ANDn的输出端连接第n或门ORn的一个输入端，第n或门ORn的另一个输入端连接第n寄存器DSn的输出端Q，第n或门ORn的输出端连接第n异或门XORn的一个输入端，第n异或门XORn的另一个输入端连接第m寄存器D0n的输出端Q，第n异或门XORn的输出端连接第m寄存器D0n的输入端D；依次类推，第一与门AND1的1个输入端连接第零寄存器DS0的输出端Q，第一与门AND1的另1个输入端连接比较器12的比较指示信号输出端；第一与门AND1的输出端连接第一或门OR1的一个输入端，第一或门OR1的另一个输入端连接第一寄存器DS1的输出端Q，第一或门OR1的输出端连接第一异或门XOR1的一个输入端，第一异或门XOR1的另一个输入端连接第1寄存器D01的输出端Q，第一异或门XOR1的输出端连接第1寄存器D01的输入端D；第m寄存器DOn、第m-1寄存器D0n-1……第1寄存器D01的输出端Q共输出n位控制信号到压控振荡器；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的时钟信号输入端以及第m寄存器D0n、第m-1寄存器D0n-1……第1寄存器D01的时钟信号输入端均连接比较器12的状态机时钟信号输出端；第n寄存器DSn、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的复位端CLR、第n-1寄存器DSn-1的置位端SET以及第m-1寄存器D0n-1……第1寄存器D01的复位端CLR和第m寄存器D0n的置位端SET均连接复位信号，该复位信号由外部提供，每次自动选段功能启动前该信号开始对状态机进行复位，复位完成后状态机开始重新工作；比较器12的相同指示信号输出端连接第零或门OR的一个输入端，第零或门OR的另一个输入端连接第n寄存器DSn的输出端Q，第零或门的输出端输出开关控制信号到控制开关19，控制控制开关19与基准电压信号连接或与可变计数器17连接，输出“1”表示状态机工作完成；控制控制开关19与基准电压信号断开，与可变计数器17连接。
参见图1，锁相频率合成器分段式压控振荡器自适应频率校准电路，包括计数器11、比较器12以及状态机13，其中：
参考时钟信号和压控振荡器的分频时钟信号同时输入计数器11进行计数，当其中一个时钟信号计数结束时，计数器11产生一个脉冲信号输出到比较器12；
比较器12收到计数器11输出的脉冲信号后进行比较，以确定参考时钟信号和压控振荡器的分频时钟信号中是哪一个时钟先计数结束或是同时计数结束，即将两个时钟信号的频率进行比较，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机13；当参考时钟信号和压控振荡器的分频时钟信号频率相等时，产生相同指示信号，具体实施时用输出“1”表示；当参考时钟信号和压控振荡器的分频时钟信号频率不相等时，产生比较指示信号，具体实施时，输出“1”表示压控振荡器的分频时钟信号频率高于参考时钟信号频率；输出“0”表示压控振荡器的分频时钟信号频率低于参考时钟频率；
状态机13受比较器12输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器18，以调整压控振荡器18的时钟信号频率。
本发明采用将VCO分成若干频段的方案以增加VCO的频率范围，VCO的每一频段都具有较小的压控频率增益，而多个频段完全可以覆盖所需的频率范围并保留一定余量。由于VCO被分为若干段，在某一时刻只有一个VCO频段在工作，选择VCO频段的工作将通过AFC电路完成。参见图3、图4，图3是含本发明的新型锁相频率合成器总体框图，图4是分段式VCO的频率与压控电压曲线，其中x轴是压控电压V，y轴是VCO频率MHz。
在具体实施例中，所述状态机13包括逻辑电路33、寄存器组一31和寄存器组二32；寄存器组一31和寄存器组二32均受比较器12输出的状态机时钟信号的控制；寄存器组一31作为存储加/减数的寄存器；逻辑电路33接收寄存器组一31输出的数据，并同时接收比较器12输出的指示信号，进行逻辑运算后输出到寄存器组二32，寄存器组二32产生控制信号输出到压控振荡器18，以调整压控振荡器18的时钟信号频率。
在具体实施时，参见图2，所述寄存器组一由第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0组成；寄存器组二由第m寄存器D0n、第m-1寄存器D0n-1……第1寄存器D01组成；逻辑电路由n个逻辑电路单元和第零或门OR构成；其中：n≥2的自然数；m=n；每个逻辑电路单元均包括一个与门、一个或门和一个异或门；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0采用串行环形连接；第n与门ANDn的1个输入端连接第n-1寄存器DSn-1的输出端Q，第n与门ANDn的另1个输入端连接比较器的比较指示信号输出端；比较指示信号输出“1”表示压控振荡器的分频时钟信号频率高于参考时钟频率；输出“0”表示压控振荡器的分频时钟信号频率低于参考时钟频率；第n与门ANDn的输出端连接第n或门ORn的一个输入端，第n或门ORn的另一个输入端连接第n寄存器DSn的输出端Q，第n或门ORn的输出端连接第n异或门XORn的一个输入端，第n异或门XORn的另一个输入端连接第m寄存器D0n的输出端Q，第n异或门XORn的输出端连接第m寄存器D0n的输入端D；依次类推，第一与门AND1的1个输入端连接第零寄存器DS0的输出端Q，第一与门AND1的另1个输入端连接比较器12的比较指示信号输出端；第一与门AND1的输出端连接第一或门OR1的一个输入端，第一或门OR1的另一个输入端连接第一寄存器DS1的输出端Q，第一或门OR1的输出端连接第一异或门XOR1的一个输入端，第一异或门XOR1的另一个输入端连接第1寄存器D01的输出端Q，第一异或门XOR1的输出端连接第1寄存器D01的输入端D；第m寄存器D0n、第m-1寄存器D0n-1……第1寄存器D01的输出端Q共输出n位控制信号到压控振荡器；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的时钟信号输入端以及第m寄存器D0n、第m-1寄存器D0n-1……第1寄存器D01的时钟信号输入端均连接比较器12的状态机时钟信号输出端；第n寄存器DSn、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的复位端CLR、第n-1寄存器DSn-1的置位端SET以及第m-1寄存器D0n-1……第1寄存器D01的复位端CLR和第m寄存器D0n的置位端SET均连接复位信号，该复位信号由外部输入，每次自动选段功能启动前该信号开始对状态机13进行复位，复位完成后状态机13开始重新工作；比较器12的相同指示信号输出端连接第零或门OR的一个输入端，第零或门OR的另一个输入端连接第n寄存器DSn的输出端Q，第零或门OR的输出端输出开关控制信号到控制开关19，控制控制开关19与基准电压信号连接或与可变计数器17连接，输出“1”表示状态机工作完成；控制控制开关19与基准电压信号断开，与可变计数器17连接。
状态机13的输入输出信号如表1所示。
表1
状态机13的工作原理是：为叙述方便，将寄存器组一简写为DS[n∶0]；寄存器组二简写为D0[n∶1]。寄存器组DS[n∶0]作为存储加/减数的寄存器，其中DS[n∶1]的输出Q[n∶1]的默认值为2n-2，即Qn-1的初始值为1，其它位初始值为0，为首次比较后加/减的值，设置第零寄存器DS0的目的是实现最后一次±1的运算，避免状态机输出0的情况漏选。寄存器组DS[n∶0]采用串行环形连接，每次运算后下移一位，当进行n次运算后第n寄存器DSn的输出为1，表示运算结束，第n寄存器DSn的输出信号与比较器12输出的相同指示信号进行或运算后得到的输出信号指示自适应频率校准电路的选段过程是否结束，并控制控制开关19与基准电压信号连接或与可变计数器17连接。
寄存器组D0[n∶1]的输出Qout[n∶1]表示状态机的n位输出，其输出默认值为2n-1，即Qoutn的初始值为1，其它位初始值为0；逻辑电路单元的功能是实现输出位的加或减。当比较指示信号为“1”时，表示压控振荡器的分频时钟信号频率fVCO大于参考时钟频率fREF，寄存器组D0[n∶1]减去寄存器组DS[n∶1]的值，如果是最后一次运算，则为寄存器组D0[n∶1]减去第零寄存器DS0的值；当比较指示信号为“0”时，表示压控振荡器的分频时钟信号频率fVCO小于参考时钟频率fREF，则为寄存器组D0[n∶1]加上寄存器组DS[n∶1]的值，是如果最后一次运算，则为寄存器组D0[n∶1]加上第零加上寄存器DS0的值。
在本技术方案中，拟定状态机输出是n位n≥2，即压控振荡器采用2n段的结构，为了避免发生漏频的情况，每个频段要有所交叠。控制码每增加“1”，在固定压控电压的情况下，压控振荡器18的输出频率增加△f，因此可以覆盖2n×△f的频率范围。当自适应频率校准电路工作完成后，再由鉴频鉴相器输出控制信号到电荷泵，电荷泵产生控制电压通过环路滤波器输出控制电压对压控振荡器18进行控制，调整输出频率，这样可以减少整个频率合成器锁相时间。
分段式压控振荡器自适应频率校准方法，包括如下步骤：
将一个标准电压输入压控振荡器18作为压控振荡器18的压控电压；
将参考时钟信号和压控振荡器输出的频率信号经分频处理后得到的分频时钟信号同时输入计数器11进行计数；
当参考时钟信号和压控振荡器的分频时钟信号中的其中一个时钟信号计数结束时，计数器11产生一个脉冲信号输出到比较器12；
比较器12收到计数器11输出的脉冲信号后，判断压控振荡器的分频时钟信号频率与参考时钟信号频率的大小，判断结束后，产生指示信号并同时产生状态机时钟信号一并输出给状态机13；
状态机13根据指示信号，如果压控振荡器的分频时钟信号频率不等于参考时钟信号频率，则增加或减少控制信号的控制码值，具体为：具体为：如果压控振荡器的分频时钟信号频率大于参考时钟信号频率，减小控制信号的控制码的值；如果压控振荡器的分频时钟信号频率小于参考时钟信号频率，增大控制信号的控制码的值；并将控制信号输出到压控振荡器，如果压控振荡器的分频时钟信号频率等于参考时钟信号频率，则校准结束；
校准结束，使压控振荡器的压控电压从标准电压切换为环路滤波器16产生的控制电压。
参见图5，在具体实施时，本发明的状态机电路的工作逻辑主要是采用二分法的原理，减少判断次数。以n位控制码为例，最大值为2n-1，最小值为0。状态机输出的压控振荡器控制信号的初始值是2n-1，也就是将压控振荡器的分频时钟信号的初始频率设在中间值。在比较器给出状态机时钟信号后，状态机根据比较器的输出调整压控振荡器控制信号的值。以控制信号的初始值是2n-1为例，采用二分法的原理，每一次控制信号的调整数为δn，δn依次为2n-2、2n-3、2n-14……21、20。具体步骤为：
第一步：初始化，设N=2n-1，δn=2n-2；其中N为状态机输出的控制信号的控制码值，δn为状态机输出的控制信号的控制码值的调整数；
第二步：接收比较器12输出的信号；
第三步：判断压控振荡器的分频时钟信号频率fVCO是否等于参考时钟信号频率fREF，如果相等，进入第七步；如果不相等，判断调整数δn是否为20，如果调整数为20，进入第六步；如果调整数δn不为20，进入第四步；
第四步：判断压控振荡器的分频时钟信号频率fVCO是否小于参考时钟信号频率fREF，如果是小于，调整N=N+δn，进入第五步；如果fVCO大于fREF，调整N=N-δn，进入第五步；
第五步：设δn=δn/2，返回第二步；
第六步：判断压控振荡器的分频时钟信号频率fVCO是否小于参考时钟信号频率fREF，如果是小于，调整N=N+1，进入第七步；如果fVCO大于fREF，调整N=N-1，进入第七步；
第七步：校准结束，使压控振荡器18的压控电压从标准电压切换为环路滤波器16产生的控制电压。
举例说明如下：
第一次比较时，如果压控振荡器的分频时钟信号频率fVCO低于参考时钟频率fREF，则第一次将控制信号的值N调整为2n-1+2n-2输出；如果压控振荡器的分频时钟信号频率高于参考时钟频率，则第一次将控制信号的值N调整为2n-1-2n-2输出；如果压控振荡器的分频时钟信号等于参考时钟频率，则比较结束。
第二次比较时，如果压控振荡器的分频时钟信号频率不等于参考时钟频率，状态机输出将会在第一次控制值的基础上增加或减少2n-3。如果第一次控制码值N为2n-1-2n-2，第二次比较，如果压控振荡器的分频时钟信号频率高于参考时钟信号频率，则将控制码值N调整为2n-1-2n-2-2n-3；如果压控振荡器的分频时钟信号频率高于参考时钟频率，则将控制码值N调整为2n-1-2n-2+2n-3；如果压控振荡器的分频时钟信号等于参考时钟信号频率，则比较结束；如果第一次控制信号的控制码值为2n-1+2n-2，第二次比较时，如果压控振荡器的分频时钟信号频率高于参考时钟信号频率，则将控制信号的控制码值调整为2n-1+2n-2-2n-3；如果压控振荡器的分频时钟信号频率高于参考时钟频率，则将控制码值N调整为2n-1+2n-2+2n-3；如果压控振荡器的分频时钟信号等于参考时钟信号频率，则比较结束。以此类推，直到控制码增加或减少的值出现20，此次运算后，控制码1至2n-1均被选择覆盖，但控制码0还未出现。因此，若此时比较还未结束，还需进行最后一次比较，比较时，如果压控振荡器的分频时钟信号还不等于参考时钟频率，控制码的值N将在上一次基础上增加或减少1，然后比较结束，至此0～2n-1全段覆盖。因此无论比较结果如何，全过程最大比较次数为n次。
采用自适应频率校准电路，即使工艺不一致造成压控振荡器频率变化，在0～2n-1范围内总会使压控振荡器满足所需频率要求。并且整个校准工作由芯片内部自动完成，无需外部控制，既满足了压控振荡器频率的一致性问题，同时简化了应用方案。
上面对本发明的具体实施方式进行了描述，但是，本发明保护的不仅限于具体实施方式的范围。
Claims (5)
1.具有自适应频率校准电路的锁相频率合成器，包括鉴频鉴相器(14)、电荷泵(15)、环路滤波器(16)、可变计数器(17)、压控振荡器(18)、自适应频率校准电路(10)和控制开关(19)，其特征在于：自适应频率校准电路(10)包括计数器(11)、比较器(12)以及状态机(13)；
压控振荡器(18)通过控制开关(19)接收基准电压信号，产生频率信号输出到可变计数器(17)；
可变计数器(17)将收到的信号进行分频处理后输出压控振荡器的分频时钟信号到计数器(11)和鉴频鉴相器(14)；
计数器(11)同时接收参考时钟信号和压控振荡器的分频时钟信号进行计数，当其中一个时钟信号计数结束时，计数器(11)产生一个脉冲信号输出到比较器(12)；
比较器(12)收到计数器(11)输出的脉冲信号后进行比较，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机(13)；
状态机(13)受比较器(12)输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器(18)，以调整压控振荡器(18)的时钟信号频率；当压控振荡器的分频时钟信号频率等于参考时钟信号频率，状态机(13)输出开关控制信号，使控制开关(19)与基准电压信号断开并与环路滤波器(16)接通，压控振荡器(18)通过控制开关(19)接收环路滤波器(16)输出的控制电压信号；
所述状态机(13)包括逻辑电路(33)、寄存器组一(31)和寄存器组二(32)；寄存器组一(31)和寄存器组二(32)均受比较器(12)输出的状态机时钟信号的控制；寄存器组一(31)作为存储加/减数的寄存器；逻辑电路(33)接收寄存器组一(31)输出的数据，并同时接收比较器(12)输出的指示信号，进行逻辑运算后输出到寄存器组二(32)，寄存器组二(32)产生控制信号输出到压控振荡器(18)，以调整压控振荡器(18)的时钟信号频率。
2.根据权利要求1所述的具有自适应频率校准电路的锁相频率合成器，所述寄存器组一(31)由第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0组成；寄存器组二(32)由第m寄存器DOn、第m-1寄存器DOn-1……第一寄存器DO1组成；逻辑电路由n个逻辑电路单元和第零或门OR构成；其中：n为n≥2的自然数；m＝n；每个逻辑电路单元均包括一个与门、一个或门和一个异或门；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0采用串行环形连接；第n与门ANDn的一个输入端连接第n-1寄存器DSn-1的第一输出端Qn-1,第n与门ANDn的另一个输入端连接比较器(12)的比较指示信号输出端；第n与门ANDn的输出端连接第n或门ORn的一个输入端，第n或门ORn的另一个输入端连接第n寄存器DSn的第一输出端Qn，第n或门ORn的输出端连接第n异或门XORn的一个输入端，第n异或门XORn的另一个输入端连接第m寄存器DOn的第一输出端Qoutn,第n异或门XORn的输出端连接第m寄存器DOn的D输入端；依次类推，第一与门AND1的一个输入端连接第零寄存器DS0的第一输出端Q0,第一与门AND1的另一个输入端连接比较器(12)的比较指示信号输出端；第一与门AND1的输出端连接第一或门OR1的一个输入端，第一或门OR1的另一个输入端连接第一寄存器DS1的第一输出端Q1，第一或门OR1的输出端连接第一异或门XOR1的一个输入端，第一异或门XOR1的另一个输入端连接第一寄存器DO1的第一输出端Qout1,第一异或门XOR1的输出端连接第一寄存器DO1的输入端；第m寄存器DOn、第m-1寄存器DOn-1……第一寄存器DO1的第一输出端共输出n位控制信号到压控振荡器(18)；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的时钟信号输入端以及第m寄存器DOn、第m-1寄存器DOn-1……第一寄存器DO1的时钟信号输入端均连接比较器(12)的状态机时钟信号输出端；第n寄存器DSn、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的复位端CLR、第n-1寄存器DSn-1的置位端SET以及第m-1寄存器DOn-1……第一寄存器DO1的复位端CLR和第m寄存器DOn的置位端SET均连接复位信号，该复位信号由外部提供；比较器(12)的相同指示信号输出端连接第零或门OR的一个输入端，第零或门OR的另一个输入端连接第n寄存器DSn的第一输出端Qn，第零或门OR的输出端输出开关控制信号到控制开关(19)，控制控制开关(19)与基准电压信号连接或与可变计数器(17)连接。
3.锁相频率合成器分段式压控振荡器自适应频率校准电路,包括计数器(11)、比较器(12)以及状态机(13)，其特征在于：
参考时钟信号和压控振荡器的分频时钟信号同时输入计数器(11)进行计数，当其中一个时钟信号计数结束时，计数器(11)产生一个脉冲信号输出到比较器(12)；
比较器(12)收到计数器(11)输出的脉冲信号后进行比较，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机(13)；
状态机(13)受比较器(12)输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器(18)，以调整压控振荡器(18)的时钟信号频率；
所述状态机(13)包括逻辑电路(33)、寄存器组一(31)和寄存器组二(32)；寄存器组一(31)和寄存器组二(32)均受比较器(12)输出的状态机时钟信号的控制；寄存器组一(31)作为存储加/减数的寄存器；逻辑电路(33)接收寄存器组一(31)输出的数据，并同时接收比较器(12)输出的指示信号，进行逻辑运算后输出到寄存器组二(32)，寄存器组二(32)产生控制信号输出到压控振荡器(18)，以调整压控振荡器(18)的时钟信号频率。
4.根据权利要求3所述的锁相频率合成器分段式压控振荡器自适应频率校准电路，其特征在于：所述寄存器组一(31)由第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0组成；寄存器组二(32)由第m寄存器DOn、第m-1寄存器DOn-1……第一寄存器DO1组成；逻辑电路由n个逻辑电路单元和第零或门OR构成；其中：n为n≥2的自然数；m＝n；每个逻辑电路单元均包括一个与门、一个或门和一个异或门；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0采用串行环形连接；第n与门ANDn的一个输入端连接第n-1寄存器DSn-1的第一输出端Qn-1,第n与门ANDn的另一个输入端连接比较器(12)的比较指示信号输出端；第n与门ANDn的输出端连接第n或门ORn的一个输入端，第n或门ORn的另一个输入端连接第n寄存器DSn的第一输出端Qn，第n或门ORn的输出端连接第n异或门XORn的一个输入端，第n异或门XORn的另一个输入端连接第m寄存器DOn的第一输出端Qoutn,第n异或门XORn的输出端连接第m寄存器DOn的D输入端；依次类推，第一与门AND1的一个输入端连接第零寄存器DS0的第一输出端Q0,第一与门AND1的另一个输入端连接比较器(12)的比较指示信号输出端；第一与门AND1的输出端连接第一或门OR1的一个输入端，第一或门OR1的另一个输入端连接第一寄存器DS1的第一输出端Q1，第一或门OR1的输出端连接第一异或门XOR1的一个输入端，第一异或门XOR1的另一个输入端连接第一寄存器DO1的第一输出端Qout1,第一异或门XOR1的输出端连接第一寄存器DO1的输入端；第m寄存器DOn、第m-1寄存器DOn-1……第一寄存器DO1的第一输出端共输出n位控制信号到压控振荡器(18)；第n寄存器DSn、第n-1寄存器DSn-1、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的时钟信号输入端以及第m寄存器DOn、第m-1寄存器DOn-1……第一寄存器DO1的时钟信号输入端均连接比较器(12)的状态机时钟信号输出端；第n寄存器DSn、第n-2寄存器DSn-2……第一寄存器DS1、第零寄存器DS0的复位端CLR、第n-1寄存器DSn-1的置位端SET以及第m-1寄存器DOn-1……第一寄存器DO1的复位端CLR和第m寄存器DOn的置位端SET均连接复位信号，该复位信号由外部提供；比较器(12)的相同指示信号输出端连接第零或门OR的一个输入端，第零或门OR的另一个输入端连接第n寄存器DSn的第一输出端Qn，第零或门OR的输出端输出开关控制信号到控制开关(19)，控制控制开关(19)与基准电压信号连接或与可变计数器(17)连接。
5.分段式压控振荡器自适应频率校准方法，其特征在于：包括如下步骤：
将一个标准电压输入压控振荡器(18)作为压控振荡器(18)的压控电压；
将参考时钟信号和压控振荡器输出的频率信号经分频处理后得到的分频时钟信号同时输入计数器(11)进行计数；
当参考时钟信号和压控振荡器的分频时钟信号中的其中一个时钟信号计数结束时，计数器(11)产生一个脉冲信号输出到比较器(12)；
比较器(12)收到计数器(11)输出的脉冲信号后，判断压控振荡器的分频时钟信号频率与参考时钟信号频率的大小，判断结束后，产生指示信号并同时产生状态机时钟信号一并输出给状态机(13)；
状态机(13)根据指示信号和状态机时钟信号，如果压控振荡器的分频时钟信号频率不等于参考时钟信号频率，则增加或减少控制信号的控制码值，并将控制信号输出到压控振荡器，如果压控振荡器的分频时钟信号频率等于参考时钟信号频率，则校准结束；
校准结束，使压控振荡器的压控电压从标准电压切换为环路滤波器(16)产生的控制电压；
如果压控振荡器的分频时钟信号频率不等于参考时钟信号频率，则增加或减少控制信号的控制码的值，具体为：
如果压控振荡器的分频时钟信号频率大于参考时钟信号频率，减小控制信号的控制码值；如果压控振荡器的分频时钟信号频率小于参考时钟信号频率，增大控制信号的控制码值；
状态机(13)的具体工作步骤为：
第一步：初始化，设N＝2n-1,δn＝2n-2；其中N为状态机输出的控制信号的控制码值，δn为状态机输出的控制信号的控制码值的调整数；
第二步：接收比较器(12)输出的信号；
第三步：判断压控振荡器的分频时钟信号频率fVCO是否等于参考时钟信号频率fREF，如果相等，进入第七步；如果不相等，判断调整数δn是否为2°，如果调整数为2°，进入第六步；如果调整数δn不为2°，进入第四步；
第四步：判断压控振荡器的分频时钟信号频率fVCO是否小于参考时钟信号频率fREF，如果是小于，调整N＝N+δn，进入第五步；如果fVCO大于fREF，调整N＝N-δn，进入第五步；
第五步：设δn＝δn/2，返回第二步；
第六步：判断压控振荡器的分频时钟信号频率fVCO是否小于参考时钟信号频率fREF，如果是小于，调整N＝N+1，进入第七步；如果fVCO大于fREF，调整N＝N-1，进入第七步；
第七步：校准结束，使压控振荡器(18)的压控电压从标准电压切换为环路滤波器(16)产生的控制电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210589697.1A CN103095295B (zh) | 2012-12-28 | 2012-12-28 | 锁相频率合成器及自适应频率校准电路和校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210589697.1A CN103095295B (zh) | 2012-12-28 | 2012-12-28 | 锁相频率合成器及自适应频率校准电路和校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103095295A CN103095295A (zh) | 2013-05-08 |
| CN103095295B true CN103095295B (zh) | 2015-09-23 |
Family
ID=48207501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210589697.1A Active CN103095295B (zh) | 2012-12-28 | 2012-12-28 | 锁相频率合成器及自适应频率校准电路和校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103095295B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103312323B (zh) * | 2013-05-23 | 2015-12-09 | 江苏博纳雨田通信电子有限公司 | 一种快速优化自动频率校准电路及算法 |
| CN104283553B (zh) * | 2013-07-02 | 2017-07-04 | 成都振芯科技股份有限公司 | 一种帮助随温度变化而失锁的频率源电路再次锁定的自校准系统 |
| CN103716040A (zh) * | 2014-01-19 | 2014-04-09 | 中国人民解放军国防科学技术大学 | 一种滤波器带宽校准电路 |
| CN106656173B (zh) * | 2016-12-26 | 2020-01-24 | 上海迦美信芯通讯技术有限公司 | 一种振荡器的频率校准电路及其频率校准方法 |
| US10250266B2 (en) * | 2017-07-24 | 2019-04-02 | Nxp B.V. | Oscillator calibration system |
| CN108259036B (zh) * | 2018-01-09 | 2021-09-28 | 上海顺久电子科技有限公司 | Vco及其频率校准方法、电子设备及计算机存储介质 |
| CN108233923B (zh) * | 2018-01-09 | 2021-09-14 | 上海顺久电子科技有限公司 | Vco及其频率校准方法、电子设备及计算机存储介质 |
| CN109302179B (zh) * | 2018-09-03 | 2022-04-19 | 重庆西南集成电路设计有限责任公司 | 双模式电荷泵电路和模式选择电路及采样逻辑容差电路 |
| CN109714049B (zh) * | 2019-02-27 | 2024-04-19 | 上海创远仪器技术股份有限公司 | 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法 |
| CN114420187B (zh) * | 2020-10-28 | 2023-09-08 | 长鑫存储技术有限公司 | 校准电路、存储器以及校准方法 |
| CN112953532B (zh) * | 2021-02-07 | 2022-11-01 | 成都仕芯半导体有限公司 | 宽带分段式压控振荡器的校准系统及方法 |
| CN113114232B (zh) * | 2021-03-17 | 2023-08-29 | 中国电子科技集团公司第二十九研究所 | 一种压控振荡器频率校准电路的校准方法 |
| CN113986798B (zh) * | 2021-11-11 | 2024-03-08 | 合肥阿拉贝塔电子科技有限公司 | 一种基于usb总线透明传输的同步串口卡及频率自适应方法 |
| CN114665870B (zh) * | 2022-02-24 | 2024-01-26 | 中国电子科技集团公司第二十九研究所 | 一种多段式vco频率校准电路及校准方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101227189A (zh) * | 2006-10-20 | 2008-07-23 | 慧国(上海)软件科技有限公司 | 频率合成器、自动频率校正电路及频率校正方法 |
| CN101257304A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种双环路频率综合器及其粗调环路的调谐方法 |
| CN203104411U (zh) * | 2012-12-28 | 2013-07-31 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808952B1 (ko) * | 2006-04-18 | 2008-03-04 | 삼성전자주식회사 | Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프 |
-
2012
- 2012-12-28 CN CN201210589697.1A patent/CN103095295B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101227189A (zh) * | 2006-10-20 | 2008-07-23 | 慧国(上海)软件科技有限公司 | 频率合成器、自动频率校正电路及频率校正方法 |
| CN101257304A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种双环路频率综合器及其粗调环路的调谐方法 |
| CN203104411U (zh) * | 2012-12-28 | 2013-07-31 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103095295A (zh) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103095295B (zh) | 锁相频率合成器及自适应频率校准电路和校准方法 | |
| CN102868395B (zh) | 锁相环频率综合器及开环频率粗调方法 | |
| CN101227189B (zh) | 频率合成器、自动频率校正电路及频率校正方法 | |
| CN102386926B (zh) | 时序电路与控制信号时序的方法 | |
| CN101257304B (zh) | 一种双环路频率综合器粗调环路的调谐方法 | |
| EP1410510B1 (en) | Pll cycle slip compensation | |
| CN106549664B (zh) | 一种数字延迟锁相环及其锁定方法 | |
| CN102122953B (zh) | 具有扩展追踪范围的快速锁定全数字锁相回路 | |
| CN104901686B (zh) | 一种低相位噪声的锁相环 | |
| US8050376B2 (en) | All digital phase-locked loop with widely locked frequency | |
| CN104038215B (zh) | 一种∑‑△分数频率综合器用自动频率校准电路 | |
| CN103746688B (zh) | 一种自动频率调谐锁相环及其自动频率调谐方法 | |
| CN101465645B (zh) | 一种小数/整数分频器 | |
| CN102594338B (zh) | 具有错误锁定纠正机制的计数器控制型延迟锁相环电路 | |
| CN102684685B (zh) | 锁相回路及其方法 | |
| US20130070832A1 (en) | Digital frequency divider | |
| CN100466475C (zh) | 锁相环频率合成器开关电容的自动调节方法及电路 | |
| CN101807920A (zh) | 自适应频率校准频率合成器 | |
| CN110808735B (zh) | 一种快速频率锁定的数模混合锁相环 | |
| CN101123435B (zh) | 调整锁相环的振荡器的方法与相关的频率合成器 | |
| CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
| CN103746692B (zh) | 一种基于全数字动态加速锁定技术的pll频率综合器 | |
| CN203104411U (zh) | 锁相频率合成器及自适应频率校准电路 | |
| EP2013972A1 (en) | Method and system for configuration of a phase-locked loop circuit | |
| CN103825611B (zh) | 频率校正电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |