CN109714049B - 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法 - Google Patents

针对集成频率合成器实现频率快速校准和扫描的电路结构及方法 Download PDF

Info

Publication number
CN109714049B
CN109714049B CN201910144516.6A CN201910144516A CN109714049B CN 109714049 B CN109714049 B CN 109714049B CN 201910144516 A CN201910144516 A CN 201910144516A CN 109714049 B CN109714049 B CN 109714049B
Authority
CN
China
Prior art keywords
frequency
calibration
voltage
controlled oscillator
synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910144516.6A
Other languages
English (en)
Other versions
CN109714049A (zh
Inventor
李栋
于磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai TransCom Instruments Co Ltd
Original Assignee
Shanghai TransCom Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai TransCom Instruments Co Ltd filed Critical Shanghai TransCom Instruments Co Ltd
Priority to CN201910144516.6A priority Critical patent/CN109714049B/zh
Publication of CN109714049A publication Critical patent/CN109714049A/zh
Application granted granted Critical
Publication of CN109714049B publication Critical patent/CN109714049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种实现针对集成频率合成器的频率快速校准和扫描的方法。在合成器VCO校准部分通过深度分析合成器的特性,提出了一种在较短的时间内,占用内存很小的情况下,搜索出合成器在其整个频带内最少需要校准的VCO频率值。本发明使用到的电路结构,包括:DSP处理器,用于进行合成器的数字信号处理;频率合成器,与所述的DSP处理器相连接,用于进行频率快速扫描和校准;掉电非易失存储器,与所述的DSP处理器相连接,用于进行数据存储。通过本方法可快速搜索其频率合成器最少需要校准的VCO频率值并获取校准参数,可以明显的缩短仪器的开机时间加快频率扫描速度。

Description

针对集成频率合成器实现频率快速校准和扫描的电路结构及 方法
技术领域
本发明涉及5G通信信号领域,尤其涉及宽带频带信号生成领域,具体是指一种针对集成频率合成器实现频率快速校准和扫描的电路结构及方法。
背景技术
在通信测量仪器中,使用集成的单芯片频率合成器具有成本低、设计周期短、功耗较低以及实现面积小等很多优点,但很多单芯片频率合成器在宽带扫频或者跳频时会存在频率切换时间长或者时间长度不确定等情况。在矢量网络分析等快速扫描仪器中要求在仪器设计的整个频带内都能实现快速频率切换,单芯片频率合成器这种频率切换慢的特点的确给设计人员在产品实现上带来很多实际的困难,甚至无法满足设计或者用户的使用要求,但是集成的单芯片频率合成器上述居多优点。在低成本实现方案中又具有足够和吸引力。
发明内容
本发明的目的是克服了上述现有技术的缺点,提供了一种满足扫描快、频率切换快、适用范围较为广泛的针对集成频率合成器实现频率快速校准和扫描的电路结构及方法。
为了实现上述目的,本发明的针对集成频率合成器实现频率快速校准和扫描的电路结构及方法如下:
该针对集成频率合成器实现频率快速校准和扫描的电路结构,其主要特点是,所述的电路结构包括:
DSP处理器,用于进行合成器的数字信号处理;
频率合成器,与所述的DSP处理器相连接,用于进行频率快速扫描和校准;
掉电非易失存储器,与所述的DSP处理器相连接,用于进行数据存储。
较佳地,所述的频率合成器包括:
压控振荡器频段编程寄存器,与所述的DSP处理器相连接;
压控振荡器增益设定寄存器,与所述的DSP处理器和压控振荡器增益设定寄存器相连接;
压控振荡器核心组,与所述的压控振荡器频段编程寄存器和压控振荡器增益设定寄存器相连接;
压控振荡器核选择寄存器,与所述的压控振荡器核心组相连接;
压控振荡器校准单元,与所述的压控振荡器核选择寄存器相连接。
该基于上述电路结构的实现针对集成频率合成器的频率快速校准和扫描的方法,其主要特点是,所述的方法包括以下步骤:
(1)所述的DSP处理器判断非易失存储器中的校准标识是否进行过压控振荡器校准,如果是,则进行步骤(3);否则,继续步骤(2);
(2)所述的频率合成器进行压控振荡器校准,并快速得出合成器在频带内最少需要校准的压控振荡器频率值;
(3)所述的频率合成器对各频点进行快速频率扫描。
较佳地,所述的步骤(2)具体包括以下步骤:
(2.1)对第一压控振荡器核心单元在频段范围内进行校准,并得到最小频段步进值Fstepmin
(2.2)根据计算得到的最小频段步进值进行其余压控振荡器核心单元频段校准。
较佳地,所述的步骤(2.1)具体包括以下步骤:
(2.1.1)设置合成器为普通工作模式,配置合成器的寄存器参数值,所述的寄存器参数值包括压控振荡器核选择参数值、压控振荡器频段编程参数值和压控振荡器增益设定参数值;
(2.1.2)校准第一压控振荡器核心单元的n个频点,对第一压控振荡器核心单元的频段进行n等分得到最小频率步进,根据最小步进和实际频率合成器的特性得到第一压控振荡器核心单元频率校准起始值,并根据最小频率步进依次累加完成对第一压控振荡器核心单元频段内的频率校准;
(2.1.3)按频率顺序搜索第一压控振荡器核心单元中校准值相同的校准频段点,找出第一压控振荡器核心单元频段内校准参数发生变化最小的频率步进和其校准参数,将该频率步进保存为Fstepmin,并将其设为其余压控振荡器核心单元频段的起始校准步进。
较佳地,所述的步骤(2.2)具体包括以下步骤:
(2.2.1)根据起始校准步进和所述的频率合成器的特点计算压控振荡器核的起始校准频点,回读寄存器参数值、压控振荡器频段编程参数值和压控振荡器增益设定参数值,由起始校准频点起通过不断累加校准步进进行所述的压控振荡器核的所用频点的校准;
(2.2.2)回读所述的校准后的频点的两个校准参数并保存,通过比较当前校准频点的两个参数和上个校准频点的两个参数计算两个相连的校准频点对应的压控振荡器频段编程参数差值和压控振荡器增益设定参数差值;
(2.2.3)判断压控振荡器频段编程参数差值和压控振荡器增益设定参数差值的值是否至少有一个大于2,如果是,则继续步骤(2.2.4);否则,继续步骤(2.2.5);
(2.2.4)将最小频段步进值Fstepmin减小一半并更新Fstepmin的值,在前一个校准频点的基础上累加新的Fstepmin的值,得到新的压控振荡器校准频点,继续步骤(2.2.2);
(2.2.5)保持最小频段步进值Fstepmin不变,计算下个频点并校准压控振荡器校准和回读校准参数,判断频段内所有频点是否校准完成,如果是,则校准结束;否则,继续步骤(2.2.2)。
较佳地,所述的步骤(2)还包括等待合成器锁定的步骤,具体包括以下步骤:
(1-2.1)处理器将两个锁定检测脚设定为高电平中断模式,并启动计时器开始计时;
(1-2.2)判断计时时间内锁定脚是否都发生锁定管脚高电平中断,如果是,则锁定等待结束;否则,继续步骤(1-2.3);
(1-2.3)判断是否此时计时时间结束,如果是,则上报未锁定点;否则,继续步骤(1-2.2)。
较佳地,所述的步骤(1-2.1)的计时时间为1ms
较佳地,所述的步骤(3)具体包括以下步骤:
(3.1)设置合成器为手动模式,从非易失存储器中读取压控振荡器校准值并保存在内存中;
(3.2)得到系统扫描参数,计算扫描步进和其他参数;
(3.3)进行频率扫描,依次从内存中调取压控振荡器校准值和其它参数值并配置到合成器寄存器中,计算下个频点的压控振荡器值,调取该压控振荡器的校准参数并进行计算;
(3.4)判断该频段是否扫描完成,如果是,则继续步骤(3.5);否则,继续步骤(3.3);
(3.5)判断扫描参数是否有变化,如果是,则继续步骤(2);否则,扫描结束。
采用了本发明的针对集成频率合成器实现频率快速校准和扫描的电路结构及方法,在合成器压控振荡器校准部分通过深度分析合成器的特性,提出了一种在较短的时间内,占用内存很小的情况下,搜索出合成器在其整个频带内最少需要校准的压控振荡器频率值。只要使运用手动设置压控振荡器校准值参数的频率合成器的系统都可以采用本方法。比如在矢量网络分析仪器应用中,通过本方法可快速获得其频率合成器最少需要校准的压控振荡器频率值并获取校准参数,并结合本发明中说明的频率扫描流程,可以明显的缩短仪器的开机时间加快频率扫描速度。
附图说明
图1为本发明的实现针对集成频率合成器的频率快速校准和扫描的电路结构的示意图。
图2为本发明的实现针对集成频率合成器的频率快速校准和扫描的方法的总工作流程图。
图3为本发明的实现针对集成频率合成器的频率快速校准和扫描的方法合成器的压控振荡器校准流程图。
图4为本发明的实现针对集成频率合成器的频率快速校准和扫描的方法的所有校准频点的累加流程图。
图5为本发明的实现针对集成频率合成器的频率快速校准和扫描的方法的其余压控振荡器核心单元频段的校准流程图。
图6为本发明的实现针对集成频率合成器的频率快速校准和扫描的方法的启动锁定等待流程的流程图。
图7为本发明的实现针对集成频率合成器的频率快速校准和扫描的方法的扫描流程图。
具体实施方式
为了能够更清楚地描述本发明的技术内容,下面结合具体实施例来进行进一步的描述。
本发明的该针对集成频率合成器实现频率快速校准和扫描的电路结构,其中包括:
DSP处理器,用于进行合成器的数字信号处理;
频率合成器,与所述的DSP处理器相连接,用于进行频率快速扫描和校准;
掉电非易失存储器,与所述的DSP处理器相连接,用于进行数据存储。
作为本发明的优选实施方式,所述的频率合成器包括:
压控振荡器频段编程寄存器,与所述的DSP处理器相连接;
压控振荡器增益设定寄存器,与所述的DSP处理器和压控振荡器增益设定寄存器相连接;
压控振荡器核心组,与所述的压控振荡器频段编程寄存器和压控振荡器增益设定寄存器相连接;
压控振荡器核选择寄存器,与所述的压控振荡器核心组相连接;
压控振荡器校准单元,与所述的压控振荡器核选择寄存器相连接。
作为本发明的优选实施方式,所述的频率合成器的频率范围不小于9.8MHz且不大于5000MHz。
本发明的该基于上述电路结构的实现针对集成频率合成器的频率快速校准和扫描的方法,其特征在于,所述的方法包括以下步骤:
(1)所述的DSP处理器判断非易失存储器中的校准标识是否进行过压控振荡器校准,如果是,则进行步骤(3);否则,继续步骤(2);
(2)所述的频率合成器进行压控振荡器校准,并快速得出合成器在频带内最少需要校准的压控振荡器频率值;
(2.1)对第一压控振荡器核心单元在频段范围内进行校准,并得到最小频段步进值Fstepmin
(2.1.1)设置合成器为普通工作模式,配置合成器的寄存器参数值,所述的寄存器参数值包括压控振荡器核选择参数值、压控振荡器频段编程参数值和压控振荡器增益设定参数值;
(2.1.2)校准第一压控振荡器核心单元的n个频点,对第一压控振荡器核心单元的频段进行n等分得到最小频率步进,根据最小步进和实际频率合成器的特性得到第一压控振荡器核心单元频率校准起始值,并根据最小频率步进依次累加完成对第一压控振荡器核心单元频段内的频率校准;
(2.1.3)按频率顺序搜索第一压控振荡器核心单元中校准值相同的校准频段点,找出第一压控振荡器核心单元频段内校准参数发生变化最小的频率步进和其校准参数,将该频率步进保存为Fstepmin,并将其设为其余压控振荡器核心单元频段的起始校准步进;
(2.2)根据计算得到的最小频段步进值进行其余压控振荡器核心单元频段校准;
(2.2.1)根据起始校准步进和所述的频率合成器的特点计算压控振荡器核的起始校准频点,回读寄存器参数值、压控振荡器频段编程参数值和压控振荡器增益设定参数值,由起始校准频点起通过不断累加校准步进进行所述的压控振荡器核的所用频点的校准;
(2.2.2)回读所述的校准后的频点的两个校准参数并保存,通过比较当前校准频点的两个参数和上个校准频点的两个参数计算两个相连的校准频点对应的压控振荡器频段编程参数差值和压控振荡器增益设定参数差值;
(2.2.3)判断压控振荡器频段编程参数差值和压控振荡器增益设定参数差值的值是否至少有一个大于2,如果是,则继续步骤(2.2.4);否则,继续步骤(2.2.5);
(2.2.4)将最小频段步进值FstePmin减小一半并更新FstePmin的值,在前一个校准频点的基础上累加新的Fstepmin的值,得到新的压控振荡器校准频点,继续步骤(2.2.2);
(2.2.5)保持最小频段步进值Fstepmin不变,计算下个频点并通过压控振荡器校准回读校准参数,判断频段内所有频点是否校准完成,如果是,则校准结束;否则,继续步骤(2.2.2);
(3)所述的频率合成器对各频点进行快速频率扫描;
(3.1)设置合成器为手动模式,从非易失存储器中读取压控振荡器校准值并保存在内存中;
(3.2)得到系统扫描参数,计算扫描步进和其他参数;
(3.3)进行频率扫描,依次从内存中调取压控振荡器校准值和其它参数值并配置到合成器寄存器中,计算下个频点的压控振荡器值,调取该压控振荡器的校准参数并进行计算;
(3.4)判断该频段是否扫描完成,如果是,则继续步骤(3.5);否则,继续步骤(3.3);
(3.5)判断扫描参数是否有变化,如果是,则继续步骤(2);否则,扫描结束;
(1-2.1)处理器将两个锁定检测脚设定为高电平中断模式,并启动计时器开始计时;
(1-2.2)判断计时时间内锁定脚是否都发生锁定管脚高电平中断,如果是,则锁定等待结束;否则,继续步骤(1-2.3);
(1-2.3)判断是否此时计时时间结束,如果是,则上报未锁定点;否则,继续步骤(1-2.2)。
本发明的具体实施方式中,随着芯片技术的不断发展,集成的单芯片频率合成器性能也在不断增强,本发明正是针对上述背景的情况下,提出基于一款集成的单芯片频率合成器自身特点,设计一套快速频率扫描的软件实现方法。为了达到本发明中所述的宽带快速频率扫描的目的,本发明将软件流程分为两部分第一部分为合成器VCO校准部分,第二部分为正常的频率扫描流程,VCO压控振荡器,采用如下方案和措施:
第一部分、合成器片内VCO校准部分
步骤1:处理器上电初始化后检查给合成器提供参考频率的电路锁定信号,当锁定信号指示该模块工作稳定后进入步骤2。
步骤2:将合成器设置为普通工作模式,即每次切换频率都会重新启动VCO校准。一般合成器片内VCO预校准得到对应VCO锁定时的参数值分别是VCO_REG1(VCO核选择寄存器),VCO_REG2(VCO band编程寄存器)和VCO_REG3(VCO增益设定)三个寄存器值,并保存到内存中,在频率快速扫描时只需调用对应VCO的校准寄存器值将其配置到合成器芯片中,省去切换频点时VCO需要重新锁定的时间达到快速生成频率的目的。
由于矢量网络分析仪有时需要在一个频段内扫描大量的频点,如果所有频点都对VCO进行预校准会浪费大量的时间和宝贵的内存空间。因此本发明在预校准时设计了一套快速校准方法,既可以快速的校准到有对应VCO频点值又可以充分的节省系统的内存空间。
分析合成器片内VCO中VCO_REG1,VCO_REG2和VCO_REG3三组寄存器的取值范围如下表:
表1
VCO_REG1 VCO_REG2 VCO_REG3
1-n1 0-n2 0-n3
表1中VCO_REG1将VCO分n1段,其频率范围如表2
根据表1,VCO_REG2的取值范围是0-n2,因为VCO_REG2表示的是VCO band的参数范围,该值一般取值范围大约是0-255之间。VCO_REG2的取值范围是0-n5,因为VCO_REG3表示的是VCO增益值的参数范围,该值一般取值范围大约是0-512之间。因为VCO为压控器件,在较小的频段(大约40MHz-60MHz)内VCO的校准值不会有太大变化甚至相同。
根据表1所示的VCO分段,我们假设n1=6,即这个VCO分为6段VCO Core进行校准,第一段为细调校准,并根据第一段校准产生的数据结果分析校准VCO的参数变化规律得到参数变化的最小频段步进值,然后根据该步进值去校准后面5段VCO Core。
下面根据以上对合成器内部VCO校准特性的描述,生成第一段VCO Core,假设其频段范围是(2500M-3050M]的校准点数。根据表1和以上描述在该段内VCO_REG1值一直是1,VCO_REG3值和VCO_REG2值在40M-60M不会有太大变化,可在(2500M-2950M]范围内最大50MHz频段选取一个频点进行,又有VCO_REG3值在一个VCO Core内变化范围是0-511,将VCOCore1段的校准点数设置为256×2=512点,Fstep=Fstep=(2950-2500)/512=0.87890625MHz取整Fstep=1MHz。
根据此步进在内存中开辟出BuffA空间保存6段VCO Core的频率校准参数,BuffA占用内存空间最大值Sizeof(BuffA)max根据下面公司计算:sizeof(BuffA)max=((5000-2500)/Fstep)×(sizeof(VCO_REG3)+sizeof(VCO_REG2)+sizeof(Ffreq))-式1
其中,sizeof(VCO_REG3)=2Bytes,sizeof(VCO_REG2)=1Byte,sizeof(Ffreq)=2Bytes,Ffreq为当前VCO的频率值计算sizeof(BuffA)max=12500Bytes。
步骤3:首先校准VCO Core1(2500M-2950M]频段内的450频点,计算该校准段的起始值。
因为一般合成器中VCO的起始最低频率值不包括最小边界即2500M频率对应的VCO值是5000M分配所得,所以起始校准频率值Fstar不是2500MHz而是2500+Fstep=2501MHz。
之后所有校准频点按Fstep值累加流程图如图4。
流程中如果遇到VCO锁定时间过长或长时间无法锁定情况时本发明启动锁定等待流程流程图如图6,其机制是使能VCO校准后将合成器的锁定IO设定为上升沿中断模式,并启动定时器1ms计时如果在1ms内检测到锁定IO的上升沿中断则进入寄存器回读模式,如果在1ms时间(实际合成器在普通模式下锁定时间在500us左右)到仍然没有检测到上升沿中断则不再等待锁定中断,继续后面流程。并记下该未锁定频点并上报到主流程。
步骤4:按频率顺序搜索VCO Core1中校准值(VCO_REG2和VCO_REG3)相同的校准频段点,在VCO Core1的450点中按频率顺序依次找到n个频率段,这些频段内的频率校准参数都相同,则保存这些频段内最小的频点值和它的校准参数,删除其它相同的点,比较这n段频段的频率跨度,找到最小的频率跨度记为Fstepmin,该Fstepmin可作为后面5个VCO Core频段的起始校准步进。
步骤5:其它5个VCO Core频段的校准流程如下图5所示。在之后每个VCO Core频段校准中会根据Fstepmin为初始步进计算下一个校准频点值,每个VCO频点校准锁定后回读该VCO校准点的校准参数,并和上一个VCO频点的校准参数进行比较得到两个参数的差值Dreg1和Dreg2,如果Dreg1和Dreg2中有一个或者两个大于等于2说明Fstepmin取值过大,此时将Fstepmin调小,本发明中将Fstepmin除以2得到新的Fstepmin值,抛弃本校准频点的结果,在上个有效的校准频点基础上加上新的Fstepmin得到新的VCO校准频点,等待锁定后再得出Dreg1和Dreg2值,判断两个差值是否大于等于2,利用该方法不断训练Fstepmin,Fstepmin最小值为原始的Ffreq=1MHz如果Fstepmin训练到该最小值则不再减小后面的校准步进都按此值进行计算。其中,Dreg1为压控振荡器频段编程参数差值,Dreg2为压控振荡器增益设定参数差值。
经过以上5个校准步骤,总的合成器VCO校准流程如下图3,合成器VCO校准完成后会在BUFFA中到我们需要的VCO频点校准参数值,流程开始时计算的校准点为2500点BUFFA空间最大空间为12500Bytes实际校准结束后,根据本发明的方法,搜索到需要校准的VCO频点数远小于2500点,实际实施时一般不超过640点2500Bytes,为节省内存释放BFFA剩余空间,将该组校准值保存到非易失存储器中供频率扫描时调用。这样在保证校准到所有需要的VCO频点的基础上,达到了我们快速校准的目的,且占用存储器空间小。因为校准值可以保留到非易失存储器,因此VCO校准流程只需要在仪器出厂时校准一次或者定时校准一次,更新参数。并不需要每次开机都进行校准可以节省开机时间。
第二部分、频率扫描流程
为达到快速频率扫描目的,根据合成器的特点,本发明在第一部分VCO校准得到所需VCO参数的基础上进行扫描工作,采用如下方法。
步骤1、扫描开始前将合成器工作模式由普通切换为手动模式(即处理器直接设置VCO校准参数值而不由合成器通过自动校准产生)。并从非易失存储器中读取VCO校准值保存到内存备用。在手动模式下合成器每次切换频率时不需要进行VCO的再校准。
步骤2、得到系统下发扫描参数,扫描模式参数计算扫描步进Fscanstep和其它参数等。
步骤3、开始进行频率扫描,假设合成器最大分频倍数是256,则合成器的频率范围大约是9.8MHz-5000MHz,其VCO频率范围在2500MHz-5000MHz,频率小于等于2500MHz时合成器采用分频输出,因此在小于等于2500MHz频段内,首先计算改点对应的VCO频率值Fvco,根据Fvco在校准参数存储区内搜索到对应校准参数VCO_REG3和VCO_REG2,并根据n1个VCO_CORE选择VCO_REG1参数,最后计算出分频参数将该参数配置到合成器寄存器中,在手动模式将需要修改的一些参数配置到合成器,合成器通过环路滤波器自动调整VCO到校准过的频率点。
步骤4、在等待合成器新的频率生成时(因为省去VCO校准时间,实施例中该等待时间一般在50-60us之内,该时间与合成器的PLL的环路滤波器带宽相关带宽越大则建立时间越短)处理器可以计算下一个频点的VCO值并搜索VCO校准参数和计算其它参数以及进行其它计算任务。
步骤5、扫描完所有频点后检查参数是否有跟新,重复步骤2-步骤4的扫描流程。扫描流程如图7所示、
图2说明了采用该发明的快速扫描方法在矢量网络分析仪中的工作流程。实施例在与基于合成器作为频率合成器的矢量网络分析仪中得到实施。
仪器在出厂校准时,通过本发明的VCO校准方法,校准合成器片内VCO频率,整个流程校准完成耗时大约在5s左右,时间很短,产生校准数据不到4KBytes,占用内存空间小,将其保存到非易失存储器中,因为数据较少在使用时可一次性读取到处理的片内RAM中。进行频率扫描时可达到快速读取的目的。在大带宽跳频切换时间一般在50-60us左右。如果在很小带宽内进行频率扫描频率切换时间基本在20us以内。
(2500M-2950M]只是VCO Core1的频率范围,整个合成器的频率范围是[9.8M-5000M],其中:
VCO core1(2500M-2950M],
VCO core2(2950M-3550M],
VCO core3(3350M-3750M],
VCO core4(3750M-4150M],
VCO core5(4150M-4550M],
VCO core6(4550M-5000M],
因此合成器的整个VCO频段是:(2500M-5000M],小于等于2500M的频段由VCO分频获得比如:2500=5000/2。最大分屏比可是256比如:2500M/256=9.765625M,由于VCO频段不包括2500M而是大于这个频率。因此最低频率定为9.8M,由9.8M×256=2508.8M的VCO频率分频获得。
注:以上频段数和频段分段宽度以及分频比在本专利中只是实例并不固定而是视不同频率合成器而定。
采用了本发明的针对集成频率合成器实现频率快速校准和扫描的电路结构及方法,在合成器VCO校准部分通过深度分析合成器的特性,提出了一种在较短的时间内,占用内存很小的情况下,搜索出合成器在其整个频带内最少需要校准的VCO频率值。只要使用手动设置VCO校准值参数的频率合成器的系统都可以采用本方法。比如在矢量网络分析仪器应用中,通过本方法可快速获得其频率合成器最少需要校准的VCO频率值并获取校准参数,并结合本发明中说明的频率扫描流程,可以明显的缩短仪器的开机时间加快频率扫描速度。
在此说明书中,本发明已参照其特定的实施例作了描述。但是,很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此,说明书和附图应被认为是说明性的而非限制性的。

Claims (2)

1.一种基于针对集成频率合成器实现频率快速校准和扫描的电路结构实现针对集成频率合成器的频率快速校准和扫描的方法,所述的电路结构包括:
DSP处理器,用于进行合成器的数字信号处理;
频率合成器,与所述的DSP处理器相连接,用于进行频率快速扫描和校准;
掉电非易失存储器,与所述的DSP处理器相连接,用于进行数据存储;
所述的频率合成器包括:
压控振荡器频段编程寄存器,与所述的DSP处理器相连接;
压控振荡器增益设定寄存器,与所述的DSP处理器和压控振荡器增益设定寄存器相连接;
压控振荡器核心组,与所述的压控振荡器频段编程寄存器和压控振荡器增益设定寄存器相连接;
压控振荡器核选择寄存器,与所述的压控振荡器核心组相连接;
压控振荡器校准单元,与所述的压控振荡器核选择寄存器相连接;
其特征在于,所述的方法包括以下步骤:
(1)所述的DSP处理器判断非易失存储器中的校准标识是否进行过压控振荡器校准,如果是,则进行步骤(3);否则,继续步骤(2);
(2)所述的频率合成器进行压控振荡器校准,并快速得出合成器在频带内最少需要校准的压控振荡器频率值;
(3)所述的频率合成器对各频点进行快速频率扫描;
所述的步骤(2)具体包括以下步骤:
(2.1)对第一压控振荡器核心单元在频段范围内进行校准,并得到最小频段步进值Fstepmin
(2.2)根据计算得到的最小频段步进值进行其余压控振荡器核心单元频段校准;
所述的步骤(2.1)具体包括以下步骤:
(2.1.1)设置合成器为普通工作模式,配置合成器的寄存器参数值,所述的寄存器参数值包括压控振荡器核选择参数值、压控振荡器频段编程参数值和压控振荡器增益设定参数值;
(2.1.2)校准第一压控振荡器核心单元的n个频点,对第一压控振荡器核心单元的频段进行n等分得到最小频率步进,根据最小步进和实际频率合成器的特性得到第一压控振荡器核心单元频率校准起始值,并根据最小频率步进依次累加完成对第一压控振荡器核心单元频段内的频率校准;
(2.1.3)按频率顺序搜索第一压控振荡器核心单元中校准值相同的校准频段点,找出第一压控振荡器核心单元频段内校准参数发生变化最小的频率步进和其校准参数,将该频率步进保存为Fstepmin,并将其设为其余压控振荡器核心单元频段的起始校准步进;
所述的步骤(2.2)具体包括以下步骤:
(2.2.1)根据起始校准步进和所述的频率合成器的特点计算压控振荡器核的起始校准频点,回读寄存器参数值、压控振荡器频段编程参数值和压控振荡器增益设定参数值,由起始校准频点起通过不断累加校准步进进行所述的压控振荡器核的所用频点的校准;
(2.2.2)回读所述的校准后的频点的两个校准参数并保存,通过比较当前校准频点的两个参数和上个校准频点的两个参数计算两个相连的校准频点对应的压控振荡器频段编程参数差值和压控振荡器增益设定参数差值;
(2.2.3)判断压控振荡器频段编程参数差值和压控振荡器增益设定参数差值的值是否至少有一个大于2,如果是,则继续步骤(2.2.4);否则,继续步骤(2.2.5);
(2.2.4)将最小频段步进值Fstepmin减小一半并更新Fstepmin的值,在前一个校准频点的基础上累加新的Fstepmin的值,得到新的压控振荡器校准频点,继续步骤(2.2.2);
(2.2.5)保持最小频段步进值Fstepmin不变,计算下个频点并校准压控振荡器校准和回读校准参数,判断频段内所有频点是否校准完成,如果是,则校准结束;否则,继续步骤(2.2.2);
所述的步骤(2)还包括等待合成器锁定的步骤,具体包括以下步骤:
(1-2.1)处理器将两个锁定检测脚设定为高电平中断模式,并启动计时器开始计时;
(1-2.2)判断计时时间内锁定脚是否都发生锁定管脚高电平中断,如果是,则锁定等待结束;否则,继续步骤(1-2.3);
(1-2.3)判断是否此时计时时间结束,如果是,则上报未锁定点;否则,继续步骤(1-2.2)。
2.根据权利要求1所述的实现针对集成频率合成器的频率快速校准和扫描的方法,其特征在于,所述的步骤(3)具体包括以下步骤:
(3.1)设置合成器为手动模式,从非易失存储器中读取压控振荡器校准值并保存在内存中;
(3.2)得到系统扫描参数,计算扫描步进和其他参数;
(3.3)进行频率扫描,依次从内存中调取压控振荡器校准值和其它参数值并配置到合成器寄存器中,计算下个频点的压控振荡器值,调取该压控振荡器的校准参数并进行计算;
(3.4)判断当前频段是否扫描完成,如果是,则继续步骤(3.5);否则,继续步骤(3.3);
(3.5)判断扫描参数是否有变化,如果是,则继续步骤(2);否则,扫描结束。
CN201910144516.6A 2019-02-27 2019-02-27 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法 Active CN109714049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910144516.6A CN109714049B (zh) 2019-02-27 2019-02-27 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910144516.6A CN109714049B (zh) 2019-02-27 2019-02-27 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法

Publications (2)

Publication Number Publication Date
CN109714049A CN109714049A (zh) 2019-05-03
CN109714049B true CN109714049B (zh) 2024-04-19

Family

ID=66264091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910144516.6A Active CN109714049B (zh) 2019-02-27 2019-02-27 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法

Country Status (1)

Country Link
CN (1) CN109714049B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953532B (zh) * 2021-02-07 2022-11-01 成都仕芯半导体有限公司 宽带分段式压控振荡器的校准系统及方法
CN113114232B (zh) * 2021-03-17 2023-08-29 中国电子科技集团公司第二十九研究所 一种压控振荡器频率校准电路的校准方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759539A (zh) * 2003-03-11 2006-04-12 索尼爱立信移动通讯股份有限公司 多频带频率合成器
CN1768478A (zh) * 2002-03-06 2006-05-03 高通股份有限公司 用于频率合成器的校准技术
CN101997544A (zh) * 2009-08-11 2011-03-30 张昌武 频率合成器以及建构该频率合成器的方法
CN103095295A (zh) * 2012-12-28 2013-05-08 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN105897260A (zh) * 2016-04-15 2016-08-24 武汉大学 一种用于射频锁相环的快速自动频率校准电路及校准方法
CN107863959A (zh) * 2017-12-14 2018-03-30 英特格灵芯片(天津)有限公司 一种频率校准的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362843B2 (en) * 2010-12-17 2013-01-29 Qualcomm Incorporated Method and apparatus for multi-point calibration for synthesizing varying frequency signals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768478A (zh) * 2002-03-06 2006-05-03 高通股份有限公司 用于频率合成器的校准技术
CN1759539A (zh) * 2003-03-11 2006-04-12 索尼爱立信移动通讯股份有限公司 多频带频率合成器
CN101997544A (zh) * 2009-08-11 2011-03-30 张昌武 频率合成器以及建构该频率合成器的方法
CN103095295A (zh) * 2012-12-28 2013-05-08 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN105897260A (zh) * 2016-04-15 2016-08-24 武汉大学 一种用于射频锁相环的快速自动频率校准电路及校准方法
CN107863959A (zh) * 2017-12-14 2018-03-30 英特格灵芯片(天津)有限公司 一种频率校准的方法及装置

Also Published As

Publication number Publication date
CN109714049A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
CN109714049B (zh) 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法
US6670852B1 (en) Oscillator tuning method
CN111541450B (zh) 时钟自动校准电路及方法
US7715515B2 (en) Method and apparatus for reducing non-montonic regions in a digitally controlled oscillator
US20080282102A1 (en) Maintaining Optimum Voltage Supply To Match Performance Of An Integrated Circuit
US6512801B1 (en) Receiver capable of selecting optimal voltage controlled oscillator
CN101197573B (zh) 时脉产生器及应用其上的自我测试与切换控制方法
US8008967B2 (en) Power supply voltage adjusting device
JP4426936B2 (ja) 走査受信機
CN103973266B (zh) 振荡器校正电路与方法以及集成电路
CN209767498U (zh) 支持实现频率快速校准和扫描功能的电路结构
US9698801B2 (en) Phase locked loop circuit control device and control method of phase locked loop circuit
CN108600042B (zh) 电子设备的WiFi测试方法及装置、存储介质、测试设备
US20220404859A1 (en) Clock generating circuit and method for trimming period of oscillator clock signal
JP3970474B2 (ja) クロック信号発生回路及びそのクロック周波数調整方法
CN109618367A (zh) 针对矢量网络分析仪实现宽带频率快速锁定和生成的装置及方法
CN113282442B (zh) 芯片量产自动化校准预设固件高速下载的方法及系统
US6469583B1 (en) PLL control circuit for digital oscillation frequency control and control method adopted in the same
JPH09321145A (ja) 半導体集積回路のレイアウト方法
CN101527883B (zh) 移动多媒体广播系统中的数据接收方法和接收终端
CN112019317B (zh) 频率校准方法及装置、存储介质、电子装置
US5572730A (en) Method of garbage collection performed upon completion of function execution
US6919728B2 (en) Calibration cache and database
US20040263259A1 (en) System and method for control parameter re-centering in a controlled phase lock loop system
JP2002040091A (ja) 半導体試験方法及びその試験方法を用いた半導体試験装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant