CN101197573B - 时脉产生器及应用其上的自我测试与切换控制方法 - Google Patents

时脉产生器及应用其上的自我测试与切换控制方法 Download PDF

Info

Publication number
CN101197573B
CN101197573B CN2008100031269A CN200810003126A CN101197573B CN 101197573 B CN101197573 B CN 101197573B CN 2008100031269 A CN2008100031269 A CN 2008100031269A CN 200810003126 A CN200810003126 A CN 200810003126A CN 101197573 B CN101197573 B CN 101197573B
Authority
CN
China
Prior art keywords
frequency
clock signal
controlled oscillator
voltage controlled
single voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100031269A
Other languages
English (en)
Other versions
CN101197573A (zh
Inventor
林天星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Publication of CN101197573A publication Critical patent/CN101197573A/zh
Application granted granted Critical
Publication of CN101197573B publication Critical patent/CN101197573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本发明涉及一种时脉产生器及应用其上的自我测试与切换控制方法，该时脉产生器包含：具有单一压控振荡器的锁相回路；除频模块以及自我测试模块，而该方法包含：单一压控振荡器产生时脉信号，该除频模块接收该时脉信号进行除频，并于切换条件成立时于第一除频状态与第二除频状态间进行切换；利用该自我测试模块测试该单一压控振荡器所产生的该时脉信号的频率极限，并根据该频率极限来决定该切换条件。本发明可以克服工艺飘移导致的频率误差，并减少备用压控振荡器的硬体设置，减少芯片生产的成本。

Description

时脉产生器及应用其上的自我测试与切换控制方法
技术领域
本发明涉及一种时脉产生器及应用其上的自我测试与切换控制方法，特别涉及应用于频率合成器中的时脉产生器及应用其上的自我测试与切换控制方法。
背景技术
在通信系统中所使用的收发器(transceiver)中，决定收发器品质性能优异与否的极大因素之一就是设计在收发器中的时脉信号产生器所产生射频信号的品质。
而目前的通信系统电子产品，例如：无线区域网络(wireless LAN)、超宽频(ultra wideband，UWB)、移动通信或娱乐系统等的电子产品，均要求高通信品质、高数据传输率以及在频宽范围内能有更多的频段(band)。综合这些限制，使得在诸如此类的电子产品中，必须要搭配使用可以符合上述需求的时脉信号产生器。于是，拥有较大调谐范围的锁相回路便时常被应用其中。
请参见图1，其为锁相回路101的已知功能方块示意图，其主要包含有相位/频率检测器(phase/frequency detector，简称PFD)1010、电荷泵(chargepump)1011、回路滤波器(loop filter)1012以及压控振荡器(Voltage ControlOscillator，简称：VCO)模块1013。压控振荡器模块1013受控而输出频率与控制电压相关的输出时脉信号来供外界电路(未示出)使用，并将时脉信号反馈至相位/频率检测器1010中，相位/频率检测器1010根据参考时脉信号与输出时脉信号间的相位/频率差而输出代表参考时脉信号与输出时脉信号间的相位/频率差的信号，经过电荷泵1011以及回路滤波器1012的转换，最后输出控制电压至压控振荡器模块1013中，以输出精确的时脉信号。
而目前通信系统电子产品可利用时脉产生器进行解调等应用，进而将其所接收的信号上所载送的数据信号给解调出来，而上述压控振荡器模块1013在整个解调的过程中扮演相当重要的角色，通常都是使用多个工作频率稍微重叠的压控振荡器电路来涵盖一个大的调谐范围，而多个压控振荡器电路的设置将造成电路构造过于庞杂并占用芯片面积而且耗能。
发明内容
本发明的目的为提出一种时脉产生器及应用其上的自我测试与切换控制方法，以利用单一压控振荡器来涵盖同样的调谐范围。
本发明为一种时脉产生器，其包含：锁相回路，其中具有单一压控振荡器，该单一压控振荡器产生时脉信号；除频模块，电连接于该锁相回路，其接收该时脉信号进行除频，并于切换条件成立时于第一除频状态与第二除频状态间进行切换；以及自我测试模块，电连接于该锁相回路，用以测试该单一压控振荡器所产生的该时脉信号的频率极限，并根据该频率极限来决定该切换条件。
如上所述的时脉产生器，其中该除频模块包含：第一除频电路，电连接于该单一压控振荡器，其接收该时脉信号进行除频而产生第一除频时脉信号；多工器，电连接于该单一压控振荡器与该第一除频电路，其接收该时脉信号与该第一除频时脉信号，并根据选择信号而从该时脉信号与该第一除频时脉信号中择一输出；以及第二除频电路，电连接于该多工器的输出，其接收该时脉信号或该第一除频时脉信号来进行除频而产生第二除频时脉信号。
如上所述的时脉产生器，其中该自我测试模块包含：计数器，电连接于该单一压控振荡器，根据除数值与该时脉信号来计数而产生取样信号；第三除频电路，接收参考时脉信号并进行除频，进而产生第三除频时脉信号；以及测试控制单元，电连接于该计数器与该第三除频电路，测试控制单元根据对照表来产生该除数值并输至该计数器，并根据该取样信号而对该第三除频时脉信号进行取样，然后用以估计出该单一压控振荡器所产生的该时脉信号的该频率极限，该频率极限包含频率上限及频率下限。
如上所述的时脉产生器，其中该测试控制单元中包含有存储单元，用以存储该频率上限及该频率下限。
如上所述的时脉产生器，其中该锁相回路包含相位/频率检测器、电荷泵、回路滤波器以及单一压控振荡器。
如上所述的时脉产生器，其中该自我测试模块包含：第三除频电路，接收参考时脉信号并进行除频，进而产生第三除频时脉信号；计数器，电连接于该单一压控振荡器及该第三除频电路，根据该第三除频时脉信号的两相邻上升沿来开始及结束该计数器根据该时脉信号进行的计数而产生计数值；以及测试控制单元，电连接于该计数器与该第三除频电路，测试控制单元根据对照表及该计数值估计出该单一压控振荡器所产生的该时脉信号的该频率极限，该频率极限可为频率上限或频率下限。
如上所述的时脉产生器，其中该测试控制单元中包含有存储单元，用以存储估计出的该频率上限或该频率下限。
本发明的另一方面为一种自我测试与切换控制方法，应用于时脉产生器上，该时脉产生器包含有锁相回路以及除频模块，该时脉产生器中仅具有单一压控振荡器，该方法包含下列步骤：启动该单一压控振荡器而产生时脉信号；测试该单一压控振荡器所产生的该时脉信号的频率极限；根据该频率极限来决定切换条件；以及于该切换条件成立时控制该除频模块于第一除频状态与第二除频状态间进行切换。
如上所述的自我测试与切换控制方法，其中该测试该单一压控振荡器所产生的该时脉信号的该频率极限的步骤包含：接收参考时脉信号并进行除频，进而产生第三除频时脉信号；根据该单一压控振荡器所产生的该时脉信号而依序从多个除数值计数，并于数到该除数值时产生取样信号来对该参考时脉信号进行取样，进而得出多个取样值；以及根据所述多个取样值的变化而估计出该单一压控振荡器的频率上限及频率下限，而根据该频率上限及该频率下限所决定出的该切换条件为切换频率阈值，而该切换条件成立为该时脉产生器所要产生时脉信号的频率大于或小于该频率阈值。
如上所述的自我测试与切换控制方法，其中该测试该单一压控振荡器所产生的该时脉信号的该频率极限的方法包含下列步骤：接收参考时脉信号并进行除频，进而产生第三除频时脉信号；让该单一压控振荡器操作于其频率的极限而产生极限时脉信号；根据该第三除频时脉信号的两相邻上升沿来开始及结束计数器根据该极限时脉信号所进行的计数动作，进而得出对应于该极限时脉信号的第一计数值；以及根据第一计数值而于对照表中找出相对应的代表比特并存储之。
本发明的另一方面为一种自我测试方法，应用于时脉产生器上，该时脉产生器包含有锁相回路以及除频模块，该时脉产生器中仅具有压控振荡器，该方法包含下列步骤：启动该单一压控振荡器而产生时脉信号；测试该单一压控振荡器所产生的该时脉信号的频率极限；以及根据该频率极限来决定该单一压控振荡器是否正常。
本发明可以克服工艺飘移导致的频率误差，并减少备用压控振荡器的硬体设置，减少芯片生产的成本。
附图说明
图1为已知锁相回路功能方块示意图。
图2为根据本发明具体实施例的时脉产生器的功能方块示意图。
图3为根据本发明具体实施例的自我测试与切换控制方法的流程示意图。
图4为根据本发明具体实施例的自我测试模块详细电路方块图。
图5为根据本发明具体实施例的对时脉信号的取样图。
并且，上述附图中的各附图标记说明如下：
101    锁相回路
1010   相位/频率检测器
1011   电荷泵
1012   回路滤波器
1013   压控振荡器模块
20     时脉产生器
201    锁相回路
29     除频模块
2014   第一除频电路
2016   第二除频电路
2010   相位/频率检测器
2011   电荷泵
2012   回路滤波器
2013   单一压控振荡器
21     自我测试模块
211    测试控制单元
210    计数器
212    第三除频电路
2015   多工器
2110   存储单元
具体实施方式
请参见图2，其为根据本发明具体实施例的时脉产生器20的功能方块示意图，其主体为包含有相位/频率检测器2010、电荷泵2011、回路滤波器2012以及单一压控振荡器2013的锁相回路201。举例而言，假设压控振荡器2013的工作频率理想范围为2150MHz至4300MHz之间，因此，为能涵盖更广的调频范围，例如数字电视中本地振荡器(Local Oscillator)的调频范围950MHz至2150MHz，于单一压控振荡器2013的输出端设置有除频模块29，其包含有第一除频电路2014、多工器2015与第二除频电路2016，使得其频率范围更往下延伸。于此实施例中，第一除频电路2014与第二除频电路2016用除以2的除频电路来举例说明，但实际应用可视情况而改成其它比例的除频电路，经过第一除频电路2014的处理后，其输出的第一除频时脉信号频率的理想范围将为1075MHz至2150MHz之间，然后再通过多工器2015与第二除频电路2016的处理，其第二除频时脉信号频率的理想范围将可更向下延伸至537.5MHz至1075MHz之间。通过除频模块29中第一除频电路2014、多工器2015与第二除频电路2016，可以将原本工作频率范围为2150MHz至4300MHz的单一压控振荡器2013调整为输出频率范围为537.5MHz至4300MHz的时脉产生器，进而符合数字电视中本地振荡器的调频范围需求，即950MHz至2150MHz。举例来说，当系统需要频率范围950MHz至1075MHz的时脉信号时，系统便通过选择信号来切换多工器2015的连接状态，进而将第一除频电路2014与第二除频电路2016串接成除以4的除频路径，以满足系统的需求。
然而，本领域技术人员可察觉上述作法有一问题，使得公知技术仍采取多个压控振荡器来覆盖大频率范围的作法，也即上述单一压控振荡器2013会因集成电路工艺的变异可具有高达15％的误差，造成每颗芯片上压控振荡器所产生的信号频率的上下限存在严重变异，造成系统可能因此无法正常运作。例如，当系统需要频率为1025MHz的时脉信号时，依照理想值进行切换的系统将因所需的频率1025MHz已低于经过第一除频电路2014处理后时脉信号频率范围的下限(1075MHz)，因此系统必须把多工器2015切换到形成上述除以4的除频路径的连接状态，以输出符合需求的时脉信号。但是，当单一压控振荡器2013所输出时脉信号的频率上限若因工艺误差而变成上限只达4000MHz时，经除以4的除频路径所输出的时脉信号的上限则只有1000MHz，如此一来，处于此状态的时脉产生器20最高只能输出1000MHz的时脉信号，而无法达到目标频率1025MHz。而如何在有严重工艺误差的实际状况中精确地产生目标频率，为发展下述技术手段的主要目的。
请再参考图2，为能正确地切换多工器2015的连接状态，必须清楚地得到单一压控振荡器2013的实际工作频率的上下限。为克服芯片的工艺误差，于此实施例中，于每个芯片上均设置一个自我测试模块21，用以于系统开机、使用者触发或工作温度变化过剧等状况发生时，自动执行自我测试程序，进而得到当时单一压控振荡器2013实际工作频率的上下限并加以存储，让除频模块可以正确地除频以输出正确的频率，意即于切换条件成立时，例如切换频率阈值，于第一除频状态与第二除频状态间进行切换，进而解决上述问题。
举例来说，当系统开机后，可先执行如图3所示的流程图。首先，启动单一压控振荡器2013(步骤301)并运作在其工作频率下限(步骤302)，然后检测出其产生的时脉信号的真实频率(步骤303)并记录为最小数值数据(步骤304)，接着将单一压控振荡器2013切换成运作在其工作频率上限的状态(步骤305)，然后检测出当时所产生的时脉信号真实频率(步骤306)并记录为最大数值数据(步骤307)，然后根据该最小数值数据及最大数值数据来决定出可正确切换多工器2015的连接状态的该切换频率阈值来供系统使用(步骤308)。
图4进一步公开图2中关于自我测试模块21内部细节的电路方块示意图，测试控制单元211根据对照表(如下列表一)来产生除数值，并将该除数值输至计数器210，计数器210根据单一压控振荡器2013分别操作于频率上限状态或频率下限状态产生的上限或下限时脉信号并根据该除数值来计数，进而与经第三除频电路212除频后的第三除频时脉信号来进行比对，然后用以估计出该单一压控振荡器2013的频率上限及频率下限。为求清楚说明，利用如下列表一中所列的数值为例来进行说明。
表一
Figure GSB00000202445500071
首先，将4MHz的参考时脉信号除频后得到2MHz的第三除频时脉信号来供测试控制单元211参考，而根据该除频时脉信号连续两个上升沿便可定义出预定时间，即2MHz时脉信号的周期0.5微秒，而由于参考时脉信号由晶体振荡器所产生，因此相当稳定与准确。于是，系统可先让单一压控振荡器2013操作于其频率的上限，然后测试控制单元211从上限区中最小代表比特开始，依序将Adiv及Bdiv的数字值载入计数器210当作除数值，然后根据参考时脉信号与计数器210的输出来进行比较，进而得出最接近该单一压控振荡器2013输出频率上限的代表比特并存储。
举例而言，测试控制单元211先将Adiv＝250及Bdiv＝0载入计数器210当作除数值，于是计数器210的除数值便为250×8+0＝2000，然后，计数器210根据单一压控振荡器2013输出信号的触发而由0开始计数，2000向下计数，直到计数器210计数到2000后便发出取样信号回传至测试控制单元211，而测试控制单元211便可根据该取样信号来对该参考时脉信号进行取样，如图5所示，当取样值为“0”时(即取样点落在区间T1)，代表单一压控振荡器2013输出信号的实际频率大于除数值“2000”所对应的频率4000MHz，于是系统再载入下一组数值Adiv＝256及Bdiv＝2至该计数器210当作新的除数值，然后继续上述计数与取样的动作，直到取样值为“1”时(即取样点落在区间T2)，代表单一压控振荡器2013输出信号的实际频率已开始小于除数值所对应的频率，代表前一组数值所对应的频率为小于单一压控振荡器2013输出信号的实际频率但却最接近频率上限的一组。于是便可选择前一组所对应的频率来当作该单一压控振荡器2013输出信号的频率上限。推而广之，频率下限则用下限区的数值来进行类似步骤而完成估计，只是会从较大频率当起点出发，而于取样点由区间T2改变到区间T1(取样值由“1”转“0”)时，再选择前一组所对应的频率来当作该单一压控振荡器2013输出信号的频率下限，进而找出大于单一压控振荡器2013输出信号的实际频率但却最接近频率下限的一组。
举例而言，假设待测的单一压控振荡器2013的频率上下限为4140MHz及2160MHz，于是可先让待测的单一压控振荡器2013操作于其频率上限，此时频率为4140MHz的时脉信号将触发计数器210计数并对2MHz的该参考时脉信号进行取样，而代表4000MHz的第一组除数值“2000”所得到的取样值将会落在区间T1，代表4100MHz的第二组除数值“2050”所得到的取样值也落在区间T1，但代表4200MHz的第三组除数值“2100”所得到的取样值则改落在区间T2，因此当测试控制单元211检测到此一变化，选择变化产生之前一组所对应的频率(本例为第二组4100MHz)来当作该单一压控振荡器2013的频率上限，因此测试控制单元211将代表第二组4100MHz的代表比特“001”存储于其中的存储单元2110，并可供系统利用I2C总线来将该代表比特读出。然后，系统再进行频率下限的检测，让待测的单一压控振荡器2013操作于其频率下限，此时频率为2160MHz的时脉信号将触发计数器210计数并对2MHz的该参考时脉信号进行取样，而代表2500MHz的第一组除数值“1250”所得到的取样值将会落在区间T2，代表2400MHz的第二组除数值“1200”所得到的取样值也落在区间T2，直到代表2100MHz的第五组除数值“1050”所得到的取样值将改落在区间T1，因此测试控制单元211便可检测到此一变化，进而选择变化产生之前一组所对应的频率(本例为第四组2200MHz)来当作该单一压控振荡器2013的频率下限，因此测试控制单元211将代表第四组2200MHz的代表比特“011”存储。
于另一实施例中，可以将4MHz的参考时脉信号除频后得到2MHz的第三除频时脉信号，送至测试控制单元211参考，而根据第三除频时脉信号连续两个上升沿便可定义出预定时间，即2MHz时脉信号的周期0.5微秒，而由于参考时脉信号由晶体振荡器所产生，因此相当稳定与准确，将单一压控振荡器2013操作于其频率的上限而产生上限时脉信号，然后根据第三除频时脉信号的两相邻上升沿来开始及结束计数器210根据单一压控振荡器2013的上限时脉信号所进行的计数动作，最后得出对应于单一压控振荡器2013输出频率上限的第一计数值，然后再根据第一计数值而于表一所示对照表中找出最接近单一压控振荡器2013输出频率上限的代表比特并存储之。然后再让单一压控振荡器2013操作于频率下限状态来产生下限时脉信号，并重复上述动作，进而得到最接近单一压控振荡器2013输出频率下限的代表比特并存储。
而在找出上述代表单一压控振荡器2013的频率上下限的代表比特并予以存储后，系统便可根据所述多个代表比特来得到单一压控振荡器2013的实际极限，进而决定出可正确切换多工器2015的连接状态的切换频率阈值。但为求上述校正程序能够快速完成，系统也可以只进行频率下限的测试，因此只根据单一压控振荡器2013的频率下限就可以决定出该切换频率阈值。也可以只进行单一压控振荡器2013的频率上限检测，因为假如第一组测试时取样值就为“1”时(即取样点落在区间T2)，代表单一压控振荡器2013输出信号的实际频率小于除数值“2000”所对应的频率4000MHz，就可认定该单一压控振荡器2013属于不合格品。而且，根据本发明可以找到单一压控振荡器2013的频率范围，以克服工艺飘移导致的频率误差，并减少备用压控振荡器的硬体设置，减少芯片生产的成本。
综上所述，本发明可改善上述现有技术的诸多缺陷，达到本发明的最主要的目的。根据上述具体实施例的具体揭示，本发明得由本领域技术人员加以改动和修饰，但是均不脱离如附权利要求所要保护的范围。

Claims (10)

1.一种时脉产生器，其包含：
锁相回路，其中具有单一压控振荡器，该单一压控振荡器产生时脉信号；
除频模块，电连接于该锁相回路，其接收该时脉信号进行除频，并于切换条件成立时于第一除频状态与第二除频状态间进行切换；以及
自我测试模块，电连接于该锁相回路，用以测试该单一压控振荡器所产生的该时脉信号的频率极限，并根据该频率极限来决定该切换条件。
2.如权利要求1所述的时脉产生器，其中该除频模块包含：
第一除频电路，电连接于该单一压控振荡器，其接收该时脉信号进行除频而产生第一除频时脉信号；
多工器，电连接于该单一压控振荡器与该第一除频电路，其接收该时脉信号与该第一除频时脉信号，并根据选择信号而从该时脉信号与该第一除频时脉信号中择一输出；以及
第二除频电路，电连接于该多工器的输出，其接收该时脉信号或该第一除频时脉信号来进行除频而产生第二除频时脉信号。
3.如权利要求1所述的时脉产生器，其中该自我测试模块包含：
计数器，电连接于该单一压控振荡器，根据除数值与该时脉信号来计数而产生取样信号；
第三除频电路，接收参考时脉信号并进行除频，进而产生第三除频时脉信号；以及
测试控制单元，电连接于该计数器与该第三除频电路，测试控制单元根据对照表来产生该除数值并输至该计数器，并根据该取样信号而对该第三除频时脉信号进行取样，然后用以估计出该单一压控振荡器所产生的该时脉信号的该频率极限，该频率极限包含频率上限及频率下限。
4.如权利要求3所述的时脉产生器，其中该测试控制单元中包含有存储单元，用以存储该频率上限及该频率下限。
5.如权利要求1所述的时脉产生器，其中该锁相回路包含相位/频率检测器、电荷泵、回路滤波器以及单一压控振荡器。
6.如权利要求1所述的时脉产生器，其中该自我测试模块包含：
第三除频电路，接收参考时脉信号并进行除频，进而产生第三除频时脉信号；
计数器，电连接于该单一压控振荡器及该第三除频电路，根据该第三除频时脉信号的两相邻上升沿来开始及结束该计数器根据该时脉信号进行的计数而产生计数值；以及
测试控制单元，电连接于该计数器与该第三除频电路，测试控制单元根据对照表及该计数值估计出该单一压控振荡器所产生的该时脉信号的该频率极限，该频率极限可为频率上限或频率下限。
7.如权利要求6所述的时脉产生器，其中该测试控制单元中包含有存储单元，用以存储估计出的该频率上限或该频率下限。
8.一种自我测试与切换控制方法，应用于时脉产生器上，该时脉产生器包含有锁相回路以及除频模块，该时脉产生器中具有单一压控振荡器，该方法包含下列步骤：
启动该单一压控振荡器而产生时脉信号；
测试该单一压控振荡器所产生的该时脉信号的频率极限；
根据该频率极限来决定切换条件；以及
于该切换条件成立时控制该除频模块于第一除频状态与第二除频状态间进行切换。
9.如权利要求8所述的自我测试与切换控制方法，其中该测试该单一压控振荡器所产生的该时脉信号的该频率极限的步骤包含：
接收参考时脉信号并进行除频，进而产生第三除频时脉信号；
根据该单一压控振荡器所产生的该时脉信号而依序从多个除数值计数，并于数到该除数值时产生取样信号来对该参考时脉信号进行取样，进而得出多个取样值；以及
根据所述多个取样值的变化而估计出该单一压控振荡器的频率上限及频率下限，而根据该频率上限及该频率下限所决定出的该切换条件为切换频率阈值，而该切换条件成立为该时脉产生器所要产生时脉信号的频率大于或小于该频率阈值。
10.如权利要求8所述的自我测试与切换控制方法，其中该测试该单一压控振荡器所产生的该时脉信号的该频率极限的方法包含下列步骤：
接收参考时脉信号并进行除频，进而产生第三除频时脉信号；
让该单一压控振荡器操作于其频率的极限而产生极限时脉信号；
根据该第三除频时脉信号的两相邻上升沿来开始及结束计数器根据该极限时脉信号所进行的计数动作，进而得出对应于该极限时脉信号的第一计数值；以及
根据第一计数值而于对照表中找出相对应的代表比特并存储。
CN2008100031269A 2007-01-10 2008-01-10 时脉产生器及应用其上的自我测试与切换控制方法 Active CN101197573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88422507P 2007-01-10 2007-01-10
US60/884,225 2007-01-10

Publications (2)

Publication Number Publication Date
CN101197573A CN101197573A (zh) 2008-06-11
CN101197573B true CN101197573B (zh) 2010-12-29

Family

ID=39547760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100031269A Active CN101197573B (zh) 2007-01-10 2008-01-10 时脉产生器及应用其上的自我测试与切换控制方法

Country Status (3)

Country Link
US (1) US7859346B2 (zh)
CN (1) CN101197573B (zh)
TW (1) TWI372522B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999581B1 (en) * 2008-03-23 2011-08-16 Freescale Semiconductor, Inc. System and a method for providing an output clock signal
JP5488116B2 (ja) * 2010-03-30 2014-05-14 ソニー株式会社 受信装置
CN102655410B (zh) * 2011-03-02 2014-10-29 复旦大学 压控振荡器、用于检测工艺波动的测试系统及其测试方法
JP5613605B2 (ja) * 2011-03-28 2014-10-29 ルネサスエレクトロニクス株式会社 クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法
CN103487648B (zh) * 2013-09-25 2015-12-02 南京理工大学 sigma-delta PLL频率测量电路及方法
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
US9768762B2 (en) 2014-09-25 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of testing
DE102017113730A1 (de) * 2017-06-21 2018-12-27 Infineon Technologies Ag Radar-frontend mit hf-oszillator-überwachung
US10771296B1 (en) * 2019-06-25 2020-09-08 Realtek Semiconductor Corp. 2.4GHz ISM band zero-IF transceiver and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202042A (zh) * 1997-04-25 1998-12-16 松下电器产业株式会社 环路状态受控的多频带锁相环频率合成器
US5900784A (en) * 1996-08-14 1999-05-04 Nec Corporation Very low-gain voltage controlled oscillator
CN1269640A (zh) * 1999-03-26 2000-10-11 三洋电机株式会社 锁相环电路
CN1326304A (zh) * 2000-05-30 2001-12-12 松下电器产业株式会社 频率合成器
CN1720663A (zh) * 2002-12-06 2006-01-11 因芬尼昂技术股份公司 具调制器的锁相回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381085A (en) * 1993-07-06 1995-01-10 Motorola, Inc. Phase lock loop with self test circuitry and method for using the same
US7205853B2 (en) * 2005-03-28 2007-04-17 Kabushiki Kaisha Toshiba Method to configure phase-locked loop dividing ratio
TWI296464B (en) * 2005-06-20 2008-05-01 Airoha Tech Corp Phase lock loop and operating method thereof
EP1911185B1 (en) * 2005-08-02 2011-11-23 RF Magic, Inc. System and method for mitigating phase pulling in a multiple frequency source system
DE102005041048B4 (de) * 2005-08-30 2007-09-06 Texas Instruments Deutschland Gmbh Integrierter Schaltungsbaustein

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900784A (en) * 1996-08-14 1999-05-04 Nec Corporation Very low-gain voltage controlled oscillator
CN1202042A (zh) * 1997-04-25 1998-12-16 松下电器产业株式会社 环路状态受控的多频带锁相环频率合成器
CN1269640A (zh) * 1999-03-26 2000-10-11 三洋电机株式会社 锁相环电路
CN1326304A (zh) * 2000-05-30 2001-12-12 松下电器产业株式会社 频率合成器
CN1720663A (zh) * 2002-12-06 2006-01-11 因芬尼昂技术股份公司 具调制器的锁相回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2007/0001770 A1,说明书第0019-0023段和附图3-6.

Also Published As

Publication number Publication date
US7859346B2 (en) 2010-12-28
TWI372522B (en) 2012-09-11
CN101197573A (zh) 2008-06-11
TW200830723A (en) 2008-07-16
US20080211560A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101197573B (zh) 时脉产生器及应用其上的自我测试与切换控制方法
US7956656B2 (en) Systems and methods for providing a clock signal
US7737739B1 (en) Phase step clock generator
CN101257304B (zh) 一种双环路频率综合器粗调环路的调谐方法
CN100426674C (zh) 频率快速锁定装置、频率合成器以及频率快速锁定方法
CN108063618B (zh) 一种vco自动校准电路和方法
US7973575B2 (en) Programmable frequency divider and frequency dividing method thereof
CN102832930A (zh) 数字锁相回路系统及方法
JP2009105651A (ja) Ｐｌｌ回路及び無線通信システム
CN104038215A (zh) 一种∑-△分数频率综合器用自动频率校准电路
US7801259B2 (en) Frequency detecting circuit and method, and semiconductor apparatus including frequency detecting circuit
CN106357266A (zh) 锁定检测电路、方法及锁相电路
CN101188420A (zh) 可自动校正振荡频率范围的回路系统及其相关方法
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
CN102545836B (zh) 一种频率产生单元及其频率快速锁定方法
CN102684685A (zh) 锁相回路及其方法
CN103236841B (zh) 基于周期比较的开关式鉴频鉴相器及数字锁相环
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
Chung et al. Built-in self-calibration circuit for monotonic digitally controlled oscillator design in 65-nm CMOS technology
CN104702271A (zh) 锁相环电路及压控振荡器的特性曲线的校准方法
CN101409552A (zh) 锁相回路及控制方法
CN103873049B (zh) 射频信号测量装置及其使用方法
CN101557229A (zh) 锁相环自校准系统以及方法
KR101901321B1 (ko) 클럭 발생기 및 클럭 발생 방법
CN202026299U (zh) 一种频率合成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211027

Address after: Hsinchu, Taiwan, China

Patentee after: MEDIATEK Inc.

Address before: Hsinchu County, Taiwan, China

Patentee before: MSTAR SEMICONDUCTOR Inc.