CN101572549A - 自偏置锁相环和锁相方法 - Google Patents

Abstract

一种自偏置锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和偏置电流转换器，其中，电荷泵输出的充电或放电电流等于第一控制电流；环路滤波器的电阻由第一控制电压和第二控制电压控制，第二控制电压根据第一控制电压和第二控制电流调整，环路滤波器根据电荷泵输出的充电或放电电流，升高或降低第一控制电压；压控振荡器根据第一控制电压产生偏置电流，并根据第一控制电压的升高或降低，加快或减慢振荡频率，压控振荡器的对称负载由第一控制电压控制；偏置电流转换器输出的第一控制电流等于偏置电流与常数的比值，输出的第二控制电流等于偏置电流与分频数的比值。所述自偏置锁相环的电路简单，且具有低抖动的特点。

Description

自偏置锁相环和锁相方法

技术领域

本发明涉及锁相环技术，特别是涉及一种自偏置锁相环和锁相方法。

背景技术

锁相环(PLL，Phase Locked Loop)被广泛应用于系统级芯片(SOC，Systemon Chip)中，以构成频率合成器、时钟发生器等。图1为一种锁相环的基本结构，鉴频鉴相器(PFD，Phase Frequency Detector)10检测输入信号F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN送入电荷泵(CP，chargepump)20；在电荷泵20中脉冲控制信号UP、DN被转换成电流I_p对环路滤波器(LP，Loop Filter)30的电容C_p进行充放电，环路滤波器30产生控制电压V_ctrl送入压控振荡器(VCO，Voltage Control Oscillator)40；压控振荡器40在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减慢振荡频率。压控振荡器40的输出信号F_out经过分频器50产生反馈信号F_fb，整个系统形成一个反馈系统，输出信号_Fout的频率和相位被锁定到固定频率和相位。

图1所示的锁相环的环路的阻尼因子(damping factor)ξ由式(1)表示，环路带宽ω_n由式(2)表示：

$\mathrm{\ξ}=\frac{R_p}{2}\sqrt{\frac{I_p{K}_v{C}_p}{N}}---\left(1\right)$

${\mathrm{\ω}}_n=\sqrt{\frac{K_v{I}_p}{{\mathrm{NC}}_p}}---\left(2\right)$

其中，C_p为环路滤波器30的电容，R_p为环路滤波器30的电阻，I_p为对电容C_p进行充电或放电的电流(即电荷泵20输出的充电或放电电流)，K_v为压控振荡器40的增益，N为分频器(Divider)50的分频数。

高性能锁相环需要具有以下特点：不易受工艺、电压和温度(PVT)变化的影响；频带宽；锁定后相位抖动(jitter)和频率变化小；单片集成滤波器；电路的功耗低。但是，同时达到这些要求的锁相环是很难设计的，一个典型的锁相环基于压控振荡器，其相位抖动是由电源和衬底噪声引起的，环路对于噪声来说是一个低通滤波器，环路带宽越窄，抖动就越小；另一方面，由于单片集成的要求，滤波器的电容不可能做得很大，带宽同时又受到环路稳定条件的限制，这些限制条件使得设计的锁相环工作频带窄，抖动性能也不好。

一种既能提高带宽又可以得到低抖动的方法，是变化锁相环的带宽，使之能够跟踪锁相环的工作频率。在每个工作状态，环路的带宽很窄，抖动也小，但是，由于锁相环的带宽是变化的，实际上得到了非常宽的频率范围，而且降低了由噪声引入的相位和频率抖动。自偏置就是这样一种方法，采用自偏置方法设计的锁相环，其环路的阻尼因子ξ是固定值(通常阻尼因子为1)。阻尼因子ξ、环路带宽ω_n与输入信号的角频率ω_ref(以下简称为输入频率，ω_ref＝2πF_ref，F_ref为输入信号的频率)的比值仅由制造工艺中电容的相对值决定。

技术文献“Low-Jitter Process-Independent DLL and PLL Based onSelf-Biased Techniques”(John G.Maneatis，IEEE JOURNAL OF SOLID-STATECIRCUITS，VOL.31，NO.11，NOVEMBER 1996)公开了一种自偏置锁相环的基本结构，如图2所示，电容C₁和偏置生成器(Bias Gen.)60构成环路滤波器31，也就是说，由偏置生成器60建立环路滤波器31的电阻，在偏置生成器60的偏置电压V_BP的输出端加上一个额外的电荷泵21输出的电流，这样，电荷泵20对电容C₁进行充放电，电荷泵21对偏置生成器60建立的电阻进行充放电。

偏置生成器60用于从控制电压V_CTRL生成偏置电压V_BP和V_BN，以提供压控振荡器41的输入电压。如图3所示，偏置生成器60包括偏置初始化(Bias Init.)电路601、放大器偏置(Amplifier Bias)电路602、差分放大(Diff.Amplifier)电路603、半缓冲复制(Half-Buffer Replica)电路604及控制电压缓冲(V_CTRLBuffer)电路605。放大器偏置电路602为差分放大电路603提供偏置，差分放大电路603调节偏置电压V_BN，使得半缓冲复制电路604和控制电压缓冲电路605将控制电压V_CTRL复制到输出端的偏置电压V_BP，即V_BP＝V_CTRL。

图1所示基本锁相环的压控振荡器40通常是由多个差分结构的缓冲级构成，而自偏置锁相环的压控振荡器41由n个(n≥2)带对称负载的差分缓冲延时级构成，例如图4所示的3个带对称负载的差分缓冲延时级410构成的压控振荡器41。偏置电压V_BN为对称负载411、412提供偏置电流2I_D(I_D为流过对称负载411或412的电流)，对称负载411、412的偏置电压V_BP等于控制电压V_CTRL，对称负载411、412的等效电阻等于1/2g_m，g_m为对称负载中一个晶体管的跨导，随着控制电压V_CTRL的变化，对称负载411、412的电阻发生变化，缓冲级的延时也发生变化，压控振荡器41的输出信号(CK+或CK-)的频率发生变化。

设电荷泵20、21输出的电流I_p为压控振荡器41的偏置电流2I_D的x倍，即I_p＝x·2I_D，偏置生成器60中对称负载606建立的环路滤波器31的电阻R_p为压控振荡器41的缓冲级410的等效电阻R_o的y倍，即R_p＝yR_o＝y/2g_m，因此，图2所示的自偏置锁相环的环路的阻尼因子ξ由式(3)表示，环路带宽ω_n与输入频率ω_ref的比值由式(4)表示：

$\mathrm{\ξ}=\frac{y}{4}\sqrt{\frac{x}{N}}\sqrt{\frac{C_1}{C_B}}---\left(3\right)$

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\frac{\mathrm{xN}}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1}}---\left(4\right)$

其中，C_B是压控振荡器41的寄生电容。因此，通过电路设计使参数x、y与分频数N满足一定的比例关系，消去分频数N，就可以使锁相环的阻尼因子ξ以及环路带宽与输入频率的比值ω_n/ω_ref仅由制造工艺中电容C_B、C₁的相对值决定。

现有的自偏置锁相环多采用了两个电荷泵，分别对电容和电阻进行充放电，例如专利号为US20020067214、US20060267646、US20070152760的美国专利所述，其比基本的锁相环增加了一个电荷泵，因此电路相对比较复杂。

发明内容

本发明解决的问题是，提供一种结构简单的自偏置锁相环，以简化电路。

为解决上述问题，本发明提供一种自偏置锁相环，包括：

鉴频鉴相器，检测输入信号和反馈信号的频差和相差，产生脉冲控制信号；

电荷泵，根据所述鉴频鉴相器输出的脉冲控制信号产生充电或放电电流，所述充电电流或放电电流等于输入电荷泵的第一控制电流；

环路滤波器，包括滤波单元，输出第一控制电压，在电荷泵输出充电电流时升高滤波单元两端的第一控制电压，在电荷泵输出放电电流时降低滤波单元两端的第一控制电压，其中，滤波单元包括由第一控制电压和第二控制电压控制的电阻，所述第二控制电压根据第一控制电压和输入环路滤波器的第二控制电流调整；

压控振荡器，包括带对称负载的振荡单元，所述对称负载由第一控制电压控制，在第一控制电压升高时加快输出信号的振荡频率，在第一控制电压降低时减慢输出信号的振荡频率，所述压控振荡器还根据所述环路滤波器输出的第一控制电压产生偏置电流和提供给所述振荡单元的偏置电压；

分频器，将压控振荡器的输出信号进行分频，产生输入所述鉴频鉴相器的反馈信号；

偏置电流转换器，将压控振荡器产生的偏置电流转换成输入电荷泵的第一控制电流和输入环路滤波器的第二控制电流，其中，第一控制电流等于偏置电流与常数的比值，第二控制电流等于偏置电流与分频器的分频数的比值。

可选的，所述环路滤波器还包括：滤波偏置单元，所述第二控制电压根据第一控制电压和输入环路滤波器的第二控制电流调整是由所述滤波偏置单元实现的。

在一个实施例中，所述滤波偏置单元包括电压跟随器、并联的第一PMOS管和第二PMOS管及第一电流源，其中，电压跟随器的一个输入为第一控制电压，另一个输入与电压跟随器的输出连接并与第一PMOS管和第二PMOS管的源极连接；第一PMOS管和第二PMOS管的栅极、漏极电压为第二控制电压，第一PMOS管和第二PMOS管的漏源极电流由第一电流源提供，所述第一电流源的电流为所述偏置电流转换器输出的第二控制电流；

所述滤波单元还包括电容和第二电流源，所述滤波单元的电阻包括并联的第三PMOS管和第四PMOS管，而电容包括第一电容和第二电容，其中，第一电容的一端与第三PMOS管和第四PMOS管的漏极连接；第二电容的一端与第三PMOS管和第四PMOS管的源极连接，而另一端与第一电容的另一端连接，并连接第一电压；第三PMOS管和第四PMOS管的源极电压为第一控制电压，栅极电压为第二控制电压；第二电流源连接第二电容的两端，所述第二电流源的电流为所述电荷泵输出的充电或放电电流。

可选的，所述带对称负载的振荡单元包括至少两个串接的带对称负载的差分缓冲延时级，其中，后一级差分缓冲延时级的正极输入与前一级差分缓冲延时级的负极输出连接，后一级差分缓冲延时级的负极输入与前一级差分缓冲延时级的正极输出连接，第一级差分缓冲延时级的正极输入与最后一级差分缓冲延时级的正极输出连接，第一级差分缓冲延时级的负极输入与最后一级差分缓冲延时级的负极输出连接；所述压控振荡器还包括压控振荡偏置单元，所述根据第一控制电压产生偏置电流和提供给所述振荡单元的偏置电压是由所述压控振荡偏置单元实现的。

在一个实施例中，所述带对称负载的差分缓冲延时级包括由第一NMOS管和第二NMOS管构成的第一对称负载、第三NMOS管和第四NMOS管构成的第二对称负载、第五PMOS管、第六PMOS管和第七PMOS管，其中，第一NMOS管的栅极、漏极和第二NMOS管的漏极连接，并连接第五PMOS管的漏极；第五PMOS管的源极与第七PMOS管的漏极连接；第三NMOS管、第四NMOS管、第六PMOS管与第二NMOS管、第一NMOS管、第五PMOS管为对称结构；第二NMOS管和第三NMOS管的栅极电压为第一控制电压，第七PMOS管的栅极电压为偏置电压，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极电压为第一电压，第七PMOS管的源极电压为第二电压；第五PMOS管的栅极为正极输入，第六PMOS管MP6的栅极为负极输入，第五PMOS管漏极、第一NMOS管的栅极、漏极和第二NMOS管的漏极为负极输出，第六PMOS管漏极、第四NMOS管的栅极、漏极和第三NMOS管的漏极为正极输出；

所述压控振荡偏置单元包括并联的第五NMOS管和第六NMOS管、第八PMOS管及第九PMOS管，其中，第五NMOS管的漏极和第六NMOS管的漏极连接，并连接第八PMOS管的漏极；第八PMOS管的源极和第九PMOS管MP9的漏极、栅极连接；第五NMOS管和第六NMOS管的源极电压，第八PMOS管的栅极电压为第一电压，第九PMOS管MP9的源极电压为第二电压，第五NMOS管和第六NMOS管的栅极电压为第一控制电压，第九PMOS管的栅极、漏极电压为偏置电压，第五NMOS管和第六NMOS管的漏源极电流为偏置电流。

可选的，所述偏置电流转换器包括：第一电流镜，输入偏置电流，输出第一控制电流，所述第一电流镜的输出电流为输入电流的1/x倍，x为常数；第二电流镜，输入偏置电流，输出第二控制电流，所述第二电流镜的输出电流为输入电流的1/N倍，N为分频器的分频数。

为解决上述问题，本发明还提供一种锁相方法，包括：

检测输入信号和反馈信号的频差和相差，产生脉冲控制信号，所述反馈信号由输出信号分频产生；

根据所述脉冲控制信号产生充电或放电电流，所述充电电流或放电电流等于第一控制电流；

在产生充电电流时升高第一控制电压，在产生放电电流时降低第一控制电压，所述第一控制电压为滤波单元两端的电压，所述滤波单元包括由第一控制电压和第二控制电压控制的电阻，所述第二控制电压根据第一控制电压和第二控制电流调整；

在第一控制电压升高时加快输出信号的振荡频率，在第一控制电压降低时减慢输出信号的振荡频率，所述输出信号的振荡频率为带对称负载的振荡单元的振荡频率，所述对称负载由第一控制电压控制，所述振荡单元的偏置电压根据第一控制电压产生，

其中，第一控制电流等于偏置电流与常数的比值，第二控制电流等于偏置电流与分频数的比值，所述偏置电流根据第一控制电压产生。

与现有技术相比，上述技术方案通过第一控制电压控制压控振荡器的振荡频率和输出的偏置电流，并通过偏置电流转换器将压控振荡器产生的偏置电流转换成输入电荷泵的第一控制电流和输入环路滤波器的第二控制电流，其中，第一控制电流控制环路滤波器的电阻和电容的充放电以改变第一控制电压，第二控制电流配合第一控制电压调整第二控制电压以控制环路滤波器的电阻。因此，上述技术方案仅需要一个电荷泵，就可以实现自偏置锁相环所需满足的环路的阻尼因子保持固定值的要求，相较于现有技术需要两个电荷泵来说，简化了自偏置锁相环的电路结构；同时也优化了环路带宽。另外，上述技术方案也省去了现有技术中的偏置生成器电路，因而进一步简化了自偏置锁相环的电路。

附图说明

图1是一种锁相环的基本结构示意图；

图2是一种自偏置锁相环的基本结构示意图；

图3是图2所示的自偏置锁相环的偏置生成器的电路图；

图4是图2所示的自偏置锁相环的压控振荡器的电路图；

图5是本发明实施方式的自偏置锁相环的基本结构示意图；

图6是图5所示的自偏置锁相环的环路滤波器的实施例电路图；

图7是图5所示的自偏置锁相环的压控振荡器的实施例电路图。

具体实施方式

本发明实施例通过建立环路滤波器的电阻(即式(1)中的R_p)与分频器的分频数、压控振荡器输出的偏置电流的关系，电荷泵输出的充电或放电电流(即式(1)中的I_p)与压控振荡器输出的偏置电流的关系，从而消去了分频数和偏置电流，以满足自偏置锁相环的环路的阻尼因子保持固定值的要求。

下面结合附图和实施例对本发明具体实施方式做详细的说明。图5为本发明实施方式的自偏置锁相环的基本结构示意图，所述的自偏置锁相环包括：鉴频鉴相器10、电荷泵22、环路滤波器32、压控振荡器42、偏置电流转换器70和分频器50。

鉴频鉴相器10，检测输入信号F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN。例如，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度。鉴频鉴相器10的电路为本领域技术人员所熟知，在此不展开说明。

电荷泵22，根据鉴频鉴相器10输出的脉冲控制信号UP、DN产生充电或放电电流I_p，其中，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度，电荷泵22输出充电电流I_p；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度，电荷泵22输出放电电流I_p；充电电流或放电电流I_p等于输入电荷泵22的第一控制电流I_c。

环路滤波器32，与电荷泵22连接，输出第一控制电压V_bn，环路滤波器32包括滤波单元，在电荷泵22输出充电电流I_p时对滤波单元进行充电，以升高滤波单元两端的第一控制电压V_bn；在电荷泵22输出放电电流I_p时对滤波单元进行放电，以降低滤波单元两端的第一控制电压V_bn。并且，滤波单元包括由第一控制电压V_bn和第二控制电压控制的电阻，所述第二控制电压根据第一控制电压V_bn和输入环路滤波器32的第二控制电流I_n调整。环路滤波器32的具体电路如图6所示，将在后面进行详细说明。

压控振荡器42，包括带对称负载的振荡单元，所述对称负载由第一控制电压V_bn控制，在第一控制电压V_bn升高时加快输出信号F_out的振荡频率，在第一控制电压V_bn降低时减慢输出信号F_out的振荡频率。并且，所述压控振荡器42根据环路滤波器32输出的第一控制电压V_bn产生偏置电流I_d和提供给所述振荡单元的偏置电压。压控振荡器42的具体电路如图7所示，将在后面进行详细说明。

压控振荡器42的输出信号F_out经过分频器50产生反馈信号F_fb，即F_fb＝F_out/N，N为分频器50的分频数，整个系统形成一个反馈系统，输出信号F_out的频率和相位被锁定到固定频率和相位。

偏置电流转换器70，将压控振荡器42产生的偏置电流I_d转换成提供给电荷泵22的第一控制电流I_c和提供给环路滤波器32的第二控制电流I_n。其中，第一控制电流I_c等于偏置电流I_d与常数x的比值，第二控制电流I_n等于偏置电流I_d与分频器的分频数N的比值，即：

$I_c=\frac{I_d}{x}=I_p---\left(5\right)$

$I_n=\frac{I_d}{N}---\left(6\right)$

式(5)、(6)表示第一控制电流I_c和第二控制电流I_n正比于压控振荡器42输出的偏置电流I_d，可以通过电流镜(Current Mirror)来实现，电流镜的输出电流与输入电流成倍数关系，由于电流镜的具体电路结构为本领域技术人员所熟知，在此不再展开说明。偏置电流转换器70包括第一电流镜和第二电流镜(图中未示出)：第一电流镜输入偏置电流I_d，输出第一控制电流I_c，第一电流镜的输出电流为输入电流的1/x倍；第二电流镜输入偏置电流I_d，输出第二控制电流I_n，第二电流镜的输出电流为输入电流的1/N倍。

图6为图5所示的环路滤波器32的一个具体实现电路。如图所示，环路滤波器32包括滤波偏置单元320和滤波单元321。滤波偏置单元320，根据第一控制电压V_bn和输入环路滤波器32的第二控制电流I_n调整第二控制电压V_cr。滤波单元321包括电容C和由第一控制电压V_bn和第二控制电压V_cr控制的电阻R_p，在电荷泵22输出充电电流I_p时对电阻R_p和电容C进行充电，以使第一控制电压V_bn升高；在电荷泵22输出放电电流I_p时对电阻R_p和电容C进行放电，以使第一控制电压V_bn降低。

滤波偏置单元320包括电压跟随器Av、并联的第一PMOS管MP1和第二PMOS管MP2、第一电流源I_n。电压跟随器Av是一个运算放大器，运算放大器Av的一个输入为第一控制电压V_bn，另一个输入与运算放大器Av的输出端连接，即运算放大器Av的输出电压等于(或者说跟随)输入的第一控制电压V_bn，电压跟随器Av用于提供驱动第一PMOS管MP1和第二PMOS管MP2的驱动能力。第一PMOS管MP1的源极(Source)和第二PMOS管MP2的源极连接，并连接至电压跟随器Av的输出端；第一PMOS管MP1的栅极(Gate)、漏极(Drain)和第二PMOS管MP2的栅极、漏极连接，并连接至第一电流源I_n，第一电流源I_n的电流由偏置电流转换器70输出的第二控制电流I_n提供，因此，结合式(6)可得，第一PMOS管MP1和第二PMOS管MP2的漏源极电流I_ds2＝I_n＝I_d/N。

第一PMOS管MP1和第二PMOS管MP2的源极电压为第一控制电压V_bn，栅极电压为第二控制电压V_cr，第一PMOS管MP1和第二PMOS管MP2工作在饱和区，因此，第一PMOS管MP1和第二PMOS管MP2的漏源极电流I_ds2可以用式(7)表示：

$I_{\mathrm{ds}2}=I_n=\frac{I_d}{N}=\frac{1}{2}*\mathrm{kp}*{(V_{\mathrm{gs}2}-\mathrm{Vt})}^2---\left(7\right)$

其中，kp为PMOS管的工艺因子(为了简化推导过程，本实施例所有的PMOS管的工艺因子都设为相同，实际上，各PMOS管的工艺因子之间可以存在一个常数的比值关系)，Vt为PMOS管的阈值电压，V_gs2＝V_bn-V_cr为第二PMOS管MP2的栅源极电压，因此，第二控制电压V_cr可以根据第一控制电压V_bn和第二控制电流I_n的变化而调整。

滤波单元321包括电阻R_p、电容C和第二电流源I_p，电阻R_p包括并联的第三PMOS管MP3和第四PMOS管MP4，滤波单元321的电容C包括第一电容C_p和第二电容C₂。第三PMOS管MP3的源极和第四PMOS管MP4的源极连接；第三PMOS管MP3的漏极和第四PMOS管MP4的漏极连接，并与第一电容C_p的一端连接；第二电容C₂的一端与第三PMOS管MP3的源极和第四PMOS管MP4的源极连接；第一电容C_p和第二电容C₂的另一端连接第一电压(通常为地)；第二电流源I_p与串联的电阻R_p和第一电容C_p并联，即连接第二电容C₂的两端，向电阻R_p和电容C提供充放电电流，第二电流源I_p的电流由电荷泵22输出的充电或放电电流I_p(即偏置电流转换器70输出的第一控制电流I_c提供)。

第三PMOS管MP3和第四PMOS管MP4的源极电压为第一控制电压V_bn，栅极电压为第二控制电压V_cr，锁相环在锁定后，电阻R_p两端没有压降，即V_ds3＝V_ds4＝0，第三PMOS管MP3和第四PMOS管MP4工作在线性区，因此，第三PMOS管MP3和第四PMOS管MP4的漏源极电流I_ds3可以用式(8)表示：

$I_{\mathrm{ds}3}=\frac{1}{2}*\mathrm{kp}*[2(V_{\mathrm{gs}3}-\mathrm{Vt})*V_{\mathrm{ds}3}-{V_{\mathrm{ds}3}}^2]---\left(8\right)$

其中，kp为PMOS管的工艺因子，Vt为PMOS管的阈值电压，V_gs3＝V_bn-V_cr为第三PMOS管MP3的栅源极电压。从式(8)可以得到第三PMOS管MP3和第四PMOS管MP4的跨导grds，用式(9)表示：

$\mathrm{grds}=\frac{{\∂I}_{\mathrm{ds}3}}{\∂V_{\mathrm{ds}3}}\mathrm{kp}*[(V_{\mathrm{gs}3}-\mathrm{Vt})-\frac{1}{2}{V}_{\mathrm{ds}3}]---\left(9\right)$

将式(7)的两边乘以kp并变形后得到：

$\mathrm{kp}*(V_{\mathrm{gs}2}-\mathrm{Vt})=\sqrt{\frac{2*\mathrm{kp}*I_d}{N}}---(7-1)$

将式(7-1)和V_ds3＝0，V_gs3＝V_bn-V_cr＝V_gs2代入式(9)得到：

$\mathrm{grds}=\mathrm{kp}*(V_{\mathrm{gs}3}-\mathrm{Vt})=\sqrt{\frac{2*\mathrm{kp}*I_d}{N}}---(9-1)$

因此，滤波单元321的电阻R_p可以用式(10)表示：

$R_p=1/\mathrm{grds}=\sqrt{\frac{N}{2*\mathrm{kp}*I_d}}---\left(10\right)$

图7为图5所示的压控振荡器42的一个具体实现电路。如图所示，压控振荡器42包括带对称负载的振荡单元(图中未标示)和压控振荡偏置单元421，所述带对称负载的振荡单元可以包括n个(n≥2)串接的带对称负载的差分缓冲延时级420，图7所示的振荡单元包括3级带对称负载的差分缓冲延时级420，其中，后一级差分缓冲延时级420的正极输入V_I+与前一级差分缓冲延时级420的负极输出V_O-连接，后一级差分缓冲延时级420的负极输入V_I-与前一级差分缓冲延时级420的正极输出V_O+连接；第一级差分缓冲延时级420的正极输入V_I+与最后一级差分缓冲延时级420的正极输出V_O+连接，第一级差分缓冲延时级420的负极输入V_I与最后一级差分缓冲延时级的负极输出V_O-连接。

所述带对称负载的振荡单元的振荡频率即为输出信号F_out的频率，在第一控制电压V_bn升高时振荡单元的振荡频率加快，在第一控制电压V_bn降低时振荡单元的振荡频率减慢，也就是说，带对称负载的差分缓冲延时级420的振荡频率由第一控制电压V_bn控制，在第一控制电压V_bn升高时加快振荡频率，在第一控制电压V_bn降低时减慢振荡频率。差分缓冲延时级420包括由第一NMOS管MN1和第二NMOS管MN2构成的第一对称负载SL1、第三NMOS管MN3和第四NMOS管MN4构成的第二对称负载SL2、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7。第一对称负载SL1的第一NMOS管MN1的源极和第二NMOS管MN2的源极连接，源极电压为第一电压；第一NMOS管MN1的栅极、漏极和第二NMOS管MN2的漏极连接，并连接第五PMOS管MP5的漏极；第五PMOS管MP5的源极与第七PMOS管MP7的漏极连接；第七PMOS管MP7的源极电压为第二电压(通常为电源电压，例如1.2V)。由于差分缓冲延时级420左右两边的电路完全对称，因此，第三NMOS管MN3、第四NMOS管MN4、第六PMOS管MP6的连接方式对应地与第二NMOS管MN2、第一NMOS管MN1、第五PMOS管MP5的连接方式相同。

第五PMOS管MP5的栅极为正极输入V_I+，漏极为负极输出V_O-；第六PMOS管MP6的栅极为负极输入V_I-，漏极为正极输出V_O+；第二NMOS管MN2、第三NMOS管MN3的栅极电压为第一控制电压V_bn，第七PMOS管MP7的栅极电压为偏置电压V_bp，由压控振荡偏置单元421根据第一控制电压V_bn而产生。随着第一控制电压V_bn的变化，第一对称负载SL1、第二对称负载SL2的阻值发生变化，缓冲延时级420的延时也发生变化，压控振荡器42的输出信号F_out(CK+或CK-)的频率发生变化。

压控振荡偏置单元421根据所述第一控制电压V_bn产生偏置电流I_d和提供给所述带对称负载的振荡单元的差分缓冲延时级420的偏置电压V_bp。压控振荡偏置单元421包括并联的第五NMOS管MN5和第六NMOS管MN6、第八PMOS管MP8、第九PMOS管MP9。第五NMOS管MN5的源极和第六NMOS管MN6的源极连接；第五NMOS管MN5的漏极和第六NMOS管MN6的漏极连接，并连接第八PMOS管MP8的漏极；第八PMOS管MP8的源极和第九PMOS管MP9的漏极、栅极连接。

第五NMOS管MN5和第六NMOS管MN6的源极电压、第八PMOS管MP8的栅极电压为第一电压；第九PMOS管MP9的源极电压为第二电压，第五NMOS管MN5和第六NMOS管MN6的栅极电压为第一控制电压V_bn，第九PMOS管MP9的栅极电压为偏置电压V_bp，也就是说，第八PMOS管MP8的源极、第九PMOS管MP9的栅极和漏极连接差分缓冲延时极420的第七PMOS管MP7的栅极，第一控制电压V_bn通过第五NMOS管MN5、第六NMOS管MN6、第八PMOS管MP8和第九PMOS管MP9产生偏置电压V_bp。

第一控制电压V_bn通过第五NMOS管MN5和第六NMOS管MN6产生偏置电流I_d，即第五NMOS管MN5和第六NMOS管MN6的漏源极电流I_ds5，第五NMOS管MN5和第六NMOS管MN6工作在饱和区，因此，漏源极电流I_ds5，即偏置电流I_d可以用式(11)表示：

$I_d=I_{\mathrm{ds}5}=\frac{1}{2}*\mathrm{kn}*{(V_{\mathrm{gs}5}-\mathrm{Vt})}^2---\left(11\right)$

其中，kn为NMOS管的工艺因子(同样地，为了简化推导过程，本实施例所有的NMOS管的工艺因子都设为相同，实际上，各NMOS管的工艺因子之间可以存在一个常数的比值关系)，Vt为NMOS管的阈值电压，V_gs5＝V_bn为第五NMOS管MN5的栅源极电压。

压控振荡器42的振荡频率(振荡单元的振荡频率)ω_V可以用式(12)表示：

${\mathrm{\ω}}_V=\frac{g_m}{C_b}=\frac{\sqrt{2\mathrm{kn}*I_d}}{C_b}=\frac{\sqrt{2\mathrm{kn}*\frac{1}{2}*\mathrm{kn}*{(V_{\mathrm{gs}5}-\mathrm{Vt})}^2}}{C_b}=\frac{\mathrm{kn}*(V_{\mathrm{gs}5}-\mathrm{Vt})}{C_b}---\left(12\right)$

其中，kn为NMOS管的工艺因子，Vt为NMOS管的阈值电压，V_gs5为第五NMOS管MN1的栅源极电压，C_b为压控振荡器的寄生电容。从式(12)可以得到压控振荡器42的增益K_V：

$K_v=\frac{\∂F_V}{\∂V_{\mathrm{gs}5}}=\frac{\∂({\mathrm{\ω}}_V/2\mathrm{\π})}{\∂V_{\mathrm{gs}5}}=\frac{\mathrm{kn}}{2\mathrm{\π}*C_b}---\left(13\right)$

将式(5)、(10)和(13)代入式(1)得到环路的阻尼因子ξ：

$\mathrm{\ξ}=\frac{R_p}{2}\sqrt{\frac{I_p{K}_v{C}_p}{N}}=\frac{1}{2}\sqrt{\frac{N}{2*\mathrm{kp}*I_d}*\frac{I_d}{x}*\frac{\mathrm{kn}}{2\mathrm{\π}*C_b}*\frac{C_p}{N}}=\frac{1}{4}\sqrt{\frac{C_p}{\mathrm{\π}*x*C_b}*\frac{\mathrm{kn}}{\mathrm{kp}}}---\left(14\right)$

其中， $\frac{\mathrm{kn}}{\mathrm{kp}}=\frac{{\mathrm{\μ}}_n*{\left(\frac{W}{L}\right)}_n}{{\mathrm{\μ}}_p*{\left(\frac{W}{L}\right)}_p}=y*\frac{{\mathrm{\μ}}_n}{{\mathrm{\μ}}_p},$ μ_n为NMOS管的载流子迁移率，μ_p为PMOS管的载流子迁移率，在同一制造工艺中，NMOS管的载流子迁移率和PMOS管的载流子迁移率的比值是常数，本实施例设为2，即μ_n/μ_p＝2；y定义为NMOS管的宽长比(W/L)_n与PMOS管的宽长比(W/L)_p的比值，即 $y={\left(\frac{W}{L}\right)}_n/{\left(\frac{W}{L}\right)}_p,$ 因此，式(14)的环路的阻尼因子ξ简化为：

$\mathrm{\ξ}=\sqrt{\frac{y*C_p}{8\mathrm{\π}*x*C_b}}---\left(15\right)$

从式(15)可以看到，由于电容C_b、C_p在制造工艺中确定，因此适当设置参数x、y的值，就可以使环路的阻尼因子保持固定值。举例来说，设环路的阻尼因子ξ＝1，电容C_p＝112.5pF，通过仿真测试得到电容C_b＝0.112pF，因此可以得到 $\frac{y}{x}=\frac{8\mathrm{\π}{C}_b}{C_p}=0.025,$ 设y＝1，即NMOS管的宽长比(W/L)_n与PMOS管的宽长比(W/L)_p相同，则x＝40，即电荷泵22输出的充电或放电电流I_p为压控振荡器42输出的偏置电流I_d的1/40。

将式(5)和(13)代入式(2)得到环路带宽ω_n为：

${\mathrm{\ω}}_n=\sqrt{\frac{K_v{I}_p}{{\mathrm{NC}}_p}}=\sqrt{\frac{\mathrm{kn}}{2\mathrm{\π}*C_b}*\frac{I_d}{x}*\frac{2}{N*C_p}}=\sqrt{\frac{2\mathrm{kn}*I_d}{{C_b}^2}*\frac{C_b}{4\mathrm{\π}*x*N*C_p}}$

$=\frac{\sqrt{2\mathrm{kn}*I_d}}{C_b}*\sqrt{\frac{C_b}{4\mathrm{\π}*x*N*C_p}}---\left(16\right)$

参考式(12)，将 ${\mathrm{\ω}}_V=\frac{\sqrt{2\mathrm{kn}*I_d}}{C_b}$ 代入式(16)，并且，ω_V＝ω_ref*N代入式(16)，可以得到：

${\mathrm{\ω}}_n=\frac{\sqrt{2\mathrm{kn}*I_d}}{C_b}*\sqrt{\frac{C_b}{4\mathrm{\π}*x*N*C_p}}={\mathrm{\ω}}_V*\sqrt{\frac{C_b}{4\mathrm{\π}*x*N*C_p}}$

$={\mathrm{\ω}}_{\mathrm{ref}}*N*\sqrt{\frac{C_b}{4\mathrm{\π}*x*N*C_p}}={\mathrm{\ω}}_{\mathrm{ref}}*\sqrt{\frac{N*C_b}{4\mathrm{\π}*x*C_p}}---(16-1)$

因此，环路带宽ω_n与输入频率ω_ref的比值为：

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\sqrt{\frac{N*C_b}{4\mathrm{\π}*x*C_p}}---\left(17\right)$

从式(17)可以看到，在制造工艺中确定了电容C_b、C_p，并且设置了参数x的值后，锁相环的环路带宽ω_n能够跟踪锁相环的输入频率ω_ref，其比值正比于分频器50的分频数N的平方根(即

)，举例来说，以上述电容C_p＝112.5pF，C_b＝0.112pF，x＝40代入式(17)，得到：

从上表中可以看到，即使输入频率ω_ref＝2πF_ref或分频数N较大，都可以得到较窄的环路带宽ω_n＝2πF_n，因此自偏置锁相环的抖动就较小，性能较好。

图6所示的环路滤波器32中，由第一控制电压V_bn调整第二控制电压V_cr是通过PMOS管实现的；图7所示的压控振荡器42中，由第一控制电压V_bn产生偏置电压V_bp是通过NMOS管实现的，这样采用PMOS管和NMOS管结合的方式可以缓解电源电压的压力。因此，自偏置锁相环的工作更为稳定，抖动更小，性能更好。

对应于上述自偏置锁相环，本发明还提供一种锁相方法，包括：

检测输入信号和反馈信号的频差和相差，产生脉冲控制信号，所述反馈信号由输出信号分频产生；

根据所述脉冲控制信号产生充电或放电电流，所述充电电流或放电电流等于第一控制电流；

在产生充电电流时升高第一控制电压，在产生放电电流时降低第一控制电压，所述第一控制电压为滤波单元两端的电压，所述滤波单元包括由第一控制电压和第二控制电压控制的电阻，所述第二控制电压根据第一控制电压和第二控制电流调整；

在第一控制电压升高时加快输出信号的振荡频率，在第一控制电压降低时减慢输出信号的振荡频率，所述输出信号的振荡频率为带对称负载的振荡单元的振荡频率，所述对称负载由第一控制电压控制，所述振荡单元的偏置电压根据第一控制电压产生，

其中，第一控制电流等于偏置电流与常数的比值，第二控制电流等于偏置电流与分频数的比值，所述偏置电流根据第一控制电压产生。

综上所述，上述技术方案通过第一控制电压控制压控振荡器的振荡频率和输出的偏置电流，并通过偏置电流转换器将压控振荡器产生的偏置电流转换成输入电荷泵的第一控制电流和输入环路滤波器的第二控制电流，其中，第一控制电流控制环路滤波器的电阻和电容的充放电以改变第一控制电压，第二控制电流配合第一控制电压调整第二控制电压以控制环路滤波器的电阻。因此，上述技术方案仅需要一个电荷泵，就可以实现自偏置锁相环所需满足的环路的阻尼因子保持固定值的要求，相较于现有技术需要两个电荷泵来说，简化了自偏置锁相环的电路结构。

同时，上述技术方案对于锁相环的环路带宽也进行了优化，在输入频率较低时环路带宽不会很窄；在输入频率较高时环路带宽不会太宽，这样能够最大程度地抑制输入端的低频噪声和压控振荡器产生的高频噪声。

另外，上述技术方案也省去了现有技术中的偏置生成器电路，因而进一步简化了自偏置锁相环的电路，并且上述技术方案中的环路滤波器、压控振荡器和偏置电流转换器的电路都比较简单，实现起来非常方便。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种自偏置锁相环，其特征在于，包括：

鉴频鉴相器，检测输入信号和反馈信号的频差和相差，产生脉冲控制信号；

电荷泵，根据所述鉴频鉴相器输出的脉冲控制信号产生充电或放电电流，所述充电电流或放电电流等于输入电荷泵的第一控制电流；

环路滤波器，包括滤波单元，输出第一控制电压，在电荷泵输出充电电流时升高滤波单元两端的第一控制电压，在电荷泵输出放电电流时降低滤波单元两端的第一控制电压，其中，滤波单元包括由第一控制电压和第二控制电压控制的电阻，所述第二控制电压根据第一控制电压和输入环路滤波器的第二控制电流调整；

压控振荡器，包括带对称负载的振荡单元，所述对称负载由第一控制电压控制，在第一控制电压升高时加快输出信号的振荡频率，在第一控制电压降低时减慢输出信号的振荡频率，所述压控振荡器还根据所述环路滤波器输出的第一控制电压产生偏置电流和提供给所述振荡单元的偏置电压；

分频器，将压控振荡器的输出信号进行分频，产生输入所述鉴频鉴相器的反馈信号；

偏置电流转换器，将压控振荡器产生的偏置电流转换成输入电荷泵的第一控制电流和输入环路滤波器的第二控制电流，其中，第一控制电流等于偏置电流与常数的比值，第二控制电流等于偏置电流与分频器的分频数的比值。

2.根据权利要求1所述的自偏置锁相环，其特征在于，所述环路滤波器还包括滤波偏置单元，所述第二控制电压根据第一控制电压和输入环路滤波器的第二控制电流调整是由所述滤波偏置单元实现的。

3.根据权利要求2所述的自偏置锁相环，其特征在于，

所述滤波偏置单元包括电压跟随器、并联的第一PMOS管和第二PMOS管及第一电流源，其中，电压跟随器的一个输入为第一控制电压，另一个输入与电压跟随器的输出连接并与第一PMOS管和第二PMOS管的源极连接；第一PMOS管和第二PMOS管的栅极、漏极电压为第二控制电压，第一PMOS管和第二PMOS管的漏源极电流由第一电流源提供，所述第一电流源的电流为所述偏置电流转换器输出的第二控制电流；

所述滤波单元还包括电容和第二电流源，所述滤波单元的电阻包括并联的第三PMOS管和第四PMOS管，而电容包括第一电容和第二电容，其中，第一电容的一端与第三PMOS管和第四PMOS管的漏极连接；第二电容的一端与第三PMOS管和第四PMOS管的源极连接，而另一端与第一电容的另一端连接，并连接第一电压；第三PMOS管和第四PMOS管的源极电压为第一控制电压，栅极电压为第二控制电压；第二电流源连接第二电容的两端，所述第二电流源的电流为所述电荷泵输出的充电或放电电流。

4.根据权利要求1所述的自偏置锁相环，其特征在于，

所述带对称负载的振荡单元包括至少两个串接的带对称负载的差分缓冲延时级，其中，后一级差分缓冲延时级的正极输入与前一级差分缓冲延时级的负极输出连接，后一级差分缓冲延时级的负极输入与前一级差分缓冲延时级的正极输出连接，第一级差分缓冲延时级的正极输入与最后一级差分缓冲延时级的正极输出连接，第一级差分缓冲延时级的负极输入与最后一级差分缓冲延时级的负极输出连接；

所述压控振荡器还包括压控振荡偏置单元，所述根据第一控制电压产生偏置电流和提供给所述振荡单元的偏置电压是由所述压控振荡偏置单元实现的。

5.根据权利要求4所述的自偏置锁相环，其特征在于，

所述带对称负载的差分缓冲延时级包括由第一NMOS管和第二NMOS管构成的第一对称负载、第三NMOS管和第四NMOS管构成的第二对称负载、第五PMOS管、第六PMOS管和第七PMOS管，其中，第一NMOS管的栅极、漏极和第二NMOS管的漏极连接，并连接第五PMOS管的漏极；第五PMOS管的源极与第七PMOS管的漏极连接；第三NMOS管、第四NMOS管、第六PMOS管与第二NMOS管、第一NMOS管、第五PMOS管为对称结构；第二NMOS管和第三NMOS管的栅极电压为第一控制电压，第七PMOS管的栅极电压为偏置电压，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极电压为第一电压，第七PMOS管的源极电压为第二电压；第五PMOS管的栅极为正极输入，第六PMOS管MP6的栅极为负极输入，第五PMOS管漏极、第一NMOS管的栅极、漏极和第二NMOS管的漏极为负极输出，第六PMOS管漏极、第四NMOS管的栅极、漏极和第三NMOS管的漏极为正极输出；

所述压控振荡偏置单元包括并联的第五NMOS管和第六NMOS管、第八PMOS管及第九PMOS管，其中，第五NMOS管的漏极和第六NMOS管的漏极连接，并连接第八PMOS管的漏极；第八PMOS管的源极和第九PMOS管的漏极、栅极连接；第五NMOS管和第六NMOS管的源极电压，第八PMOS管的栅极电压为第一电压，第九PMOS管的源极电压为第二电压，第五NMOS管和第六NMOS管的栅极电压为第一控制电压，第九PMOS管的栅极、漏极电压为偏置电压，第五NMOS管和第六NMOS管的漏源极电流为偏置电流。

6.根据权利要求1所述的自偏置锁相环，其特征在于，所述偏置电流转换器包括：

第一电流镜，输入偏置电流，输出第一控制电流，所述第一电流镜的输出电流为输入电流的1/x倍，x为常数；

第二电流镜，输入偏置电流，输出第二控制电流，所述第二电流镜的输出电流为输入电流的1/N倍，N为分频器的分频数。

7.一种锁相方法，其特征在于，包括：

检测输入信号和反馈信号的频差和相差，产生脉冲控制信号，所述反馈信号由输出信号分频产生；

根据所述脉冲控制信号产生充电或放电电流，所述充电电流或放电电流等于第一控制电流；

在产生充电电流时升高第一控制电压，在产生放电电流时降低第一控制电压，所述第一控制电压为滤波单元两端的电压，所述滤波单元包括由第一控制电压和第二控制电压控制的电阻，所述第二控制电压根据第一控制电压和第二控制电流调整；

在第一控制电压升高时加快输出信号的振荡频率，在第一控制电压降低时减慢输出信号的振荡频率，所述输出信号的振荡频率为带对称负载的振荡单元的振荡频率，所述对称负载由第一控制电压控制，所述振荡单元的偏置电压根据第一控制电压产生，

其中，第一控制电流等于偏置电流与常数的比值，第二控制电流等于偏置电流与分频数的比值，所述偏置电流根据第一控制电压产生。

Images