CN108718195A - 一种采用可配置启动电路的电荷泵锁相环 - Google Patents

一种采用可配置启动电路的电荷泵锁相环 Download PDF

Info

Publication number
CN108718195A
CN108718195A CN201810340480.4A CN201810340480A CN108718195A CN 108718195 A CN108718195 A CN 108718195A CN 201810340480 A CN201810340480 A CN 201810340480A CN 108718195 A CN108718195 A CN 108718195A
Authority
CN
China
Prior art keywords
pmos tube
switch
circuit
tube
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810340480.4A
Other languages
English (en)
Other versions
CN108718195B (zh
Inventor
杨铭谦
陈雷
王科迪
张健
李智
李学武
张彦龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201810340480.4A priority Critical patent/CN108718195B/zh
Publication of CN108718195A publication Critical patent/CN108718195A/zh
Application granted granted Critical
Publication of CN108718195B publication Critical patent/CN108718195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种采用可配置启动电路的电荷泵锁相环。该电荷泵锁相环在锁相环路工作前，通过可配置启动电路B107对环路滤波器B103充电，产生启动电压，驱动振荡器偏置生成电路B104生成偏置电压，控制压控振荡器B105起振，使压控振荡器预先在接近目标频率的特定频率下起振，完成锁相环的启动。本发明与传统的电荷泵锁相环相比，用户能够根据实际需求，在锁相环开始正式工作之前，就通过配置信号使压控振荡器工作在特定的频率下，从而在锁相环开始工作之后加速锁相环的锁定过程。

Description

一种采用可配置启动电路的电荷泵锁相环
技术领域
本发明涉及一种采用可配置启动电路的电荷泵锁相环，属于集成电路技术领域。
背景技术
锁相环是一种利用反馈控制原理实现的频率及相位的同步技术，能够提供低噪声的时钟信号，在无线通信、导航、计算机等领域中得到了广泛的应用。电荷泵锁相环是数模混合锁相环的典型代表，其理论静态相位误差为零，具有高速、低抖动、低功耗等显著优势，是目前应用最为广泛的锁相环。
随着集成电路工艺的不断进步和规模的持续增加，集成电路系统对锁相环电路性能的要求越来越高。锁定时间是锁相环的一个重要技术指标，缩短锁相环的锁定时间对于要求快速响应的高速集成电路系统具有重要意义。而对于传统的电荷泵锁相环，其环路滤波器的初始电压为零，压控振荡器不起振，故而锁相环开始工作后，需经过多个周期的环路调节才能使环路滤波器电压达到所需的值，即锁相环的锁定时间较长。
发明内容
本发明解决的技术问题为：克服现有技术的不足，提供一种采用可配置启动电路的电荷泵锁相环，可配置启动电路可以根据用户的设置，在锁相环路开始工作之前，将环路滤波器电压预置在一个特定值，使压控振荡器预先在接近目标频率的特定频率下起振，从而显著减少锁相环开始工作后环路调节所需的时间，加快锁相环的锁定。
本发明解决的技术方案为：一种采用可配置启动电路的电荷泵锁相环，包括启动电路B107和锁相环路，所述锁相环路包括鉴频鉴相器B101、电荷泵B102、环路滤波器B103、振荡器偏置生成电路B104、压控振荡器B105和反馈分频器B106；
锁相环路工作前，启动电路B107和振荡器偏置生成电路B104接收到启动信号时启动，启动电路B107根据外部输入的配置信号向环路滤波器B103输入充电电流，产生启动电压，输出给振荡器偏置生成电路B104；振荡器偏置生成电路B104根据启动电压产生两路偏置电压，输出给压控振荡器B105，当接收的启动电压达到预设值VLF预设时，振荡器偏置生成电路B104输出反馈控制信号关闭启动电路B107；所述预设值VLF预设由外部输入的配置信号确定；压控振荡器B105在所述两路偏置电压控制下振荡；
锁相环路工作时，鉴频鉴相器B101根据锁相环输入时钟和反馈分频器B106反馈时钟的相位差或频率差，得到控制信号输出给电荷泵B102；电荷泵B102在所述控制信号作用下，向环路滤波器B103输出电流；环路滤波器B103对接收的电流进行积分，得到控制电压输出给振荡器偏置生成电路B104；振荡器偏置生成电路B104根据接收的控制电压产生两路偏置电压，输出给压控振荡器B105；压控振荡器B105在两路偏置电压作用下，产生振荡时钟输出给外部和反馈分频器B106，反馈分频器B106将振荡时钟分频后反馈给鉴频鉴相器B101。
所述外部输入的配置信号SC由三位二进制编码构成。
启动电路B107包括PMOS管M200、PMOS管M201、PMOS管M202、开关S210、开关S211、开关S212、开关S213、开关S214、与门G220和反相器G230；
PMOS管M200的栅极接地，PMOS管M200的漏极连接开关S210的输入端，PMOS管M200的源极接电源；PMOS管M201的栅极接地，PMOS管M201的漏极连接开关S211的输入端，PMOS管M201的源极接电源；PMOS管M202的栅极接地，PMOS管M202的漏极连接开关S212的输入端，PMOS管M202的源极接电源；开关S210的输出端同时连接开关S211的输出端、开关S212的输出端、开关S213的输入端和开关S214的输入端，开关S210的控制端连接配置信号SC[0]，开关S211的控制端连接配置信号SC[1]；开关S212的控制端连接配置信号SC[2]；开关S213的输出端接地，开关S213的控制端连接反相器G230的输出端；开关S214的输出端作为启动电路B107的启动电压输出端，开关S214的控制端同时连接与门G220的输出端和反相器G230的输入端；与门G220的第一输入端连接启动信号，第二输入端连接振荡器偏置生成电路B104的反馈控制信号FB。
PMOS管M200、PMOS管M201和PMOS管M202的沟道长度相同；PMOS管M201的宽度是PMOS管M200的2倍，PMOS管M202的宽度是PMOS管M200的4倍。
开关S210、开关S211、开关S212、开关S213和开关S214均在其控制端接收的信号为高电平时闭合，低电平时断开。
振荡器偏置生成电路B104包括与非门G300、反相器G310、PMOS管M320、PMOS管M321、PMOS管M322、PMOS管M323、PMOS管M324、PMOS管M325、PMOS管M326、NMOS管M330、NMOS管M331、NMOS管M332、NMOS管M333、NMOS管M334、开关S340、开关S341、开关S342和运算放大器A350；
与非门G300的第一输入端同时连接启动信号、反相器G310的输入端和PMOS管M321的栅极，与非门G300的第二输入端同时连接启动电路B107、NMOS管M330的漏极、NMOS管M331的漏极、开关S340的输出端、开关S341的输出端和开关S342的输出端，与非门G300的输出端连接PMOS管M320的栅极；反相器G310的输出端同时连接NMOS管M330的栅极和NMOS管M332的栅极；
PMOS管M320的漏极同时连接NMOS管M332的漏极、NMOS管M334的栅极、NMOS管M334的漏极和运算放大器A350的偏置电压输入端，PMOS管M320的源极接电源；PMOS管M321的漏极作为振荡器偏置电压生成电路B104的第二偏置电压输出端，PMOS管M321的漏极同时连接PMOS管M322的栅极、PMOS管M323的栅极、PMOS管M324的栅极、PMOS管M325的栅极、PMOS管M326的栅极和运算放大器A350的输出端，PMOS管M321的源极接电源；PMOS管M322的源极接电源；PMOS管M323的漏极作为振荡器偏置电压生成电路B104的第一偏置电压输出端，PMOS管M323的漏极同时连接NMOS管M333的栅极、NMOS管M333的漏极和运算放大器A350的正输入端，PMOS管M323的源极接电源；PMOS管M324的漏极连接开关S340的输入端，PMOS管M324的源极接电源；PMOS管M325的漏极连接开关S341的输入端，PMOS管M325的源极接电源；PMOS管M326的漏极连接开关S342的输入端，PMOS管M326的源极接电源；
NMOS管M330的源极接地；NMOS管M331的栅极同时连接环路滤波器B103和运算放大器A350的负输入端，NMOS管M331的源极接地；NMOS管M332的源极接地；NMOS管M333的源极接地；
开关S340控制端连接配置信号SC[0]，开关S341控制端连接配置信号SC[1]，开关S342控制端连接配置信号SC[2]。
开关S340、开关S341、开关S342均在其控制端接收的信号为高电平时闭合，低电平时断开。
PMOS管M324、PMOS管M325和PMOS管M326的沟道长度相同；PMOS管M325的宽度是PMOS管M324的2倍，PMOS管M326的宽度是PMOS管M324的4倍。
本发明与现有技术相比的有益效果在于：
(1)本发明通过启动电路和振荡器偏置生成电路，在锁相环开始工作前预置环路滤波器电压，使压控振荡器提前起振。用户可以根据实际使用需求，通过配置信号配置环路滤波器电压的预设值，使压控振荡器的起振频率尽可能接近目标频率值，从而显著减少锁相环开始工作后的锁定时间。
(2)在锁相环启动完成后，启动电路通过振荡器偏置生成电路的反馈信号自行断开，无需额外的控制信号或延时电路开销。
附图说明
图1为本发明的电荷泵锁相环整体结构示意图；
图2为本发明中启动电路的结构示意图；
图3为本发明中振荡器偏置生成电路的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步详细描述。
图1所示为本发明采用可配置启动电路的电荷泵锁相环整体结构示意图。采用可配置启动电路的电荷泵锁相环包括启动电路B107和锁相环路，锁相环路由鉴频鉴相器B101、电荷泵B102、环路滤波器B103、振荡器偏置生成电路B104、压控振荡器B105、反馈分频器B106组成。
鉴频鉴相器B101的第一输入端连接锁相环的输入时钟端CLKin，鉴频鉴相器B101的第二输入端连接反馈分频器B106的输出端，鉴频鉴相器B101的输出端连接电荷泵B102；电荷泵B102的输出端和启动电路B107的启动电压输出端与环路滤波器B103连接，环路滤波器B103连接振荡器偏置生成电路B104的电压输入端；振荡器偏置生成电路B104的使能信号输入端同时连接启动信号EN和启动电路B107的使能信号输入端，振荡器偏置生成电路B104的配置信号输入端同时连接配置信号SC和启动电路B107的配置信号输入端，振荡器偏置生成电路B104的反馈控制信号输出端连接启动电路B107的反馈控制信号输入端，振荡器偏置生成电路B104的第一偏置电压输出端连接压控振荡器B105的第一偏置电压输入端，振荡器偏置生成电路B104的第二偏置电压输出端连接压控振荡器B105的第二偏置电压输入端；压控振荡器B105的输出端同时连接锁相环的输出时钟端CLKOUT和反馈分频器B106的输入端。
锁相环路工作前，启动电路B107接收到启动信号EN时启动，根据外部输入的配置信号SC向环路滤波器B103输入充电电流，产生启动电压，输出给振荡器偏置生成电路B104；振荡器偏置生成电路B104接收到启动信号EN时启动，根据启动电压产生两路偏置电压VOUTN和VOUTP，输出给压控振荡器B105，当接收的启动电压达到预设值VLF预设时，振荡器偏置生成电路B104输出反馈控制信号FB关闭启动电路B107；其中预设值VLF预设由外部输入的配置信号SC确定；压控振荡器B105在所述两路偏置电压控制下振荡，锁相环路工作前的稳定振荡频率为f，f与VLF预设相关；
锁相环路工作时，鉴频鉴相器B101根据锁相环输入时钟CLKin和反馈分频器B106反馈时钟CLKfb的相位差或频率差，得到控制信号输出给电荷泵B102；电荷泵B102在所述控制信号作用下，向环路滤波器B103输出电流，所述电流的持续时间和方向由所述控制信号确定；环路滤波器B103对接收的电流进行积分，得到控制电压输出给振荡器偏置生成电路B104；振荡器偏置生成电路B104根据接收的控制电压产生两路偏置电压VOUTN和VOUTP，输出给压控振荡器B105；压控振荡器B105在两路偏置电压作用下，产生振荡时钟CLKout输出，并将振荡时钟CLKout通过反馈分频器B106分频后，反馈给鉴频鉴相器B101。
如图2所示，启动电路B107用于对环路滤波器B103进行预充电，预置环路滤波器电压，由PMOS管M200、PMOS管M201、PMOS管M202、开关S210、开关S211、开关S212、开关S213、开关S214、与门G220和反相器G230组成。其中开关S210、开关S211、开关S212、开关S213和开关S214均在其控制端输入信号为高电平时闭合，在控制信号为低电平时断开。
PMOS管M200的栅极接地，PMOS管M200的漏极连接开关S210的输入端，PMOS管M200的源极接电源；PMOS管M201的栅极接地，PMOS管M201的漏极连接开关S211的输入端，PMOS管M201的源极接电源；PMOS管M202的栅极接地，PMOS管M202的漏极连接开关S212的输入端，PMOS管M202的源极接电源；开关S210的输出端同时连接开关S211的输出端、开关S212的输出端、开关S213的输入端和开关S214的输入端，开关S210的控制端连接配置信号SC[0]，开关S211的控制端连接配置信号SC[1]；开关S212的控制端连接配置信号SC[2]；开关S212的控制端连接启动电路B107的第3配置信号输入端SC[2]；开关S213的输出端接地，开关S213的控制端连接反相器G230的输出端；开关S214的输出端连接启动电路B107的启动电压输出端，开关S214的控制端同时连接与门G220的输出端和反相器G230的输入端；与门G220的第一输入端连接启动电路B107的启动信号输入端，与门G220的第二输入端连接启动电路B107的反馈控制信号输入端。
PMOS管M200、PMOS管M201和PMOS管M202的尺寸具有以下关系：PMOS管M200、PMOS管M201和PMOS管M202的沟道长度相同；PMOS管M201的宽度是PMOS管M200的2倍，PMOS管M202的宽度是PMOS管M200的4倍。通过采用该尺寸设计，经配置信号SC的控制，启动电路就可以产生7种不同大小的启动电压。用户能够根据实际使用需求选取特定的启动电压值，从而提高了启动电路的灵活性和适应性。
振荡器偏置生成电路B104接收环路滤波器B103的输出电压，生成两路偏置电压VOUTP和VOUTN，输出到压控振荡器，用于控制压控振荡器的振荡频率。同时，振荡器偏置生成电路B104还产生反馈控制信号FB，用于切断启动电路B107。如图3所示，振荡器偏置生成电路B104包括与非门G300、反相器G310、PMOS管M320、PMOS管M321、PMOS管M322、PMOS管M323、PMOS管M324、PMOS管M325、PMOS管M326、NMOS管M330、NMOS管M331、NMOS管M332、NMOS管M333、NMOS管M334、开关S340、开关S341、开关S342和运算放大器A350。
与非门G300的第一输入端同时连接启动信号、反相器G310的输入端和PMOS管M321的栅极，与非门G300的第二输入端作为振荡器偏置电压生成电路B104的反馈控制信号输出端，同时连接NMOS管M330的漏极、NMOS管M331的漏极、开关S340的输出端、开关S341的输出端和开关S342的输出端，与非门G300的输出端连接PMOS管M320的栅极；反相器G310的输出端同时连接NMOS管M330的栅极和NMOS管M332的栅极。
PMOS管M320的漏极同时连接NMOS管M332的漏极、NMOS管M334的栅极、NMOS管M334的漏极和运算放大器A350的偏置电压输入端，PMOS管M320的源极接电源；PMOS管M321的漏极同时连接振荡器偏置电压生成电路B104的第二偏置电压输出端、PMOS管M322的栅极、PMOS管M323的栅极、PMOS管M324的栅极、PMOS管M325的栅极、PMOS管M326的栅极和运算放大器A350的输出端，PMOS管M321的源极接电源；PMOS管M322的源极接电源；PMOS管M323的漏极同时连接振荡器偏置电压生成电路B104的第一偏置电压输出端、NMOS管M333的栅极、NMOS管M333的漏极和运算放大器A350的正输入端，PMOS管M323的源极接电源；PMOS管M324的漏极连接开关S340的输入端，PMOS管M324的源极接电源；PMOS管M325的漏极连接开关S341的输入端，PMOS管M325的源极接电源；PMOS管M326的漏极连接开关S342的输入端，PMOS管M326的源极接电源。
NMOS管M330的源极接地；NMOS管M331的栅极同时连接环路滤波器B103的输出端和运算放大器A350的负输入端，NMOS管M331的源极接地；NMOS管M332的源极接地；NMOS管M333的源极接地。
开关S340控制端连接配置信号SC[0]，开关S341控制端连接配置信号SC[1]，开关S342控制端连接配置信号SC[2]。
PMOS管M324、PMOS管M325和PMOS管M326的沟道长度相同；PMOS管M325的宽度是PMOS管M324的2倍，PMOS管M326的宽度是PMOS管M324的4倍。PMOS管M324、PMOS管M325、PMOS管M326和NMOS管M331构成一个带偏斜反相器。根据配置信号SC的不同，该反相器的翻转阈值也不同，并且该翻转阈值与启动电压的预设值基本相等。
启动电路B107和振荡器偏置生成电路B104是实现锁相环启动功能的主要模块。锁相环路工作前(外部还未输入CLKin)，启动信号EN为低电平，则振荡器偏置生成电路B104中的反相器G310输出高电平，NMOS管M330导通，将反馈控制信号FB下拉至低电平。此时，启动电路B107中的与门G220输出低电平信号，控制开关S214断开，同时反相器G230输出高电平信号，控制开关S213闭合，启动电路处于未工作状态。当启动信号EN跳变为高电平，同时从外部输入配置信号SC时，锁相环开始启动，启动过程如下：
(1)PMOS管M321被关断，PMOS管M324、PMOS管M325和PMOS管M326的栅极电位被拉低，使得PMOS管M324、PMOS管M325和PMOS管M326导通，同时NMOS管M330被关断，反馈控制信号FB升高到高电平。
(2)与门G300的输出信号跳变为低电平，使PMOS管M320导通，拉高NMOS管M334的栅极电位，运算放大器A350开始工作。同时与门G220的输出信号跳变为高电平，控制开关S214闭合，同时反相器G230的输出信号跳变为低电平，控制开关S213断开，启动电路B107开始工作。根据配置信号SC，电源经PMOS管M200、PMOS管M201和PMOS管M202中的一个或多个对环路滤波器B103充电，启动电压VLF开始上升，从而驱动电压VOUTN升高、电压VOUTP下降，压控振荡器B105开始起振。
(3)PMOS管M324、PMOS管M325、PMOS管M326和NMOS管M331构成一个带偏斜反相器。根据配置信号SC的不同，该反相器的翻转阈值也不同，并且该翻转阈值与启动电压的预设值基本相等。启动电压上升到预设值后，驱动反馈控制信号FB跳变为低电平，从而使与门G220的输出信号跳变为低电平，控制开关S214断开，同时反相器G230的输出信号跳变为高电平，控制开关S213闭合，启动电路B107停止工作，并从锁相环主电路切出，启动电压VLF停止变化，压控振荡器B105在预定频率振荡，锁相环启动过程结束，停止从外部输入配置信号SC。
当外部输入CLKin时，锁相环路(由鉴频鉴相器B101、电荷泵B102、环路滤波器B103、振荡器偏置生成电路B104、压控振荡器B105和反馈分频器B106组成)开始工作。
本说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (8)

1.一种采用可配置启动电路的电荷泵锁相环，其特征在于：包括启动电路B107和锁相环路，所述锁相环路包括鉴频鉴相器B101、电荷泵B102、环路滤波器B103、振荡器偏置生成电路B104、压控振荡器B105和反馈分频器B106；
锁相环路工作前，启动电路B107和振荡器偏置生成电路B104接收到启动信号时启动，启动电路B107根据外部输入的配置信号向环路滤波器B103输入充电电流，产生启动电压，输出给振荡器偏置生成电路B104；振荡器偏置生成电路B104根据启动电压产生两路偏置电压，输出给压控振荡器B105，当接收的启动电压达到预设值VLF预设时，振荡器偏置生成电路B104输出反馈控制信号关闭启动电路B107；所述预设值VLF预设由外部输入的配置信号确定；压控振荡器B105在所述两路偏置电压控制下振荡；
锁相环路工作时，鉴频鉴相器B101根据锁相环输入时钟和反馈分频器B106反馈时钟的相位差或频率差，得到控制信号输出给电荷泵B102；电荷泵B102在所述控制信号作用下，向环路滤波器B103输出电流；环路滤波器B103对接收的电流进行积分，得到控制电压输出给振荡器偏置生成电路B104；振荡器偏置生成电路B104根据接收的控制电压产生两路偏置电压，输出给压控振荡器B105；压控振荡器B105在两路偏置电压作用下，产生振荡时钟输出给外部和反馈分频器B106，反馈分频器B106将振荡时钟分频后反馈给鉴频鉴相器B101。
2.根据权利要求1所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：所述外部输入的配置信号SC由三位二进制编码构成。
3.根据权利要求2所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：启动电路B107包括PMOS管M200、PMOS管M201、PMOS管M202、开关S210、开关S211、开关S212、开关S213、开关S214、与门G220和反相器G230；
PMOS管M200的栅极接地，PMOS管M200的漏极连接开关S210的输入端，PMOS管M200的源极接电源；PMOS管M201的栅极接地，PMOS管M201的漏极连接开关S211的输入端，PMOS管M201的源极接电源；PMOS管M202的栅极接地，PMOS管M202的漏极连接开关S212的输入端，PMOS管M202的源极接电源；开关S210的输出端同时连接开关S211的输出端、开关S212的输出端、开关S213的输入端和开关S214的输入端，开关S210的控制端连接配置信号SC[0]，开关S211的控制端连接配置信号SC[1]；开关S212的控制端连接配置信号SC[2]；开关S213的输出端接地，开关S213的控制端连接反相器G230的输出端；开关S214的输出端作为启动电路B107的启动电压输出端，开关S214的控制端同时连接与门G220的输出端和反相器G230的输入端；与门G220的第一输入端连接启动信号，第二输入端连接振荡器偏置生成电路B104的反馈控制信号FB。
4.根据权利要求3所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：PMOS管M200、PMOS管M201和PMOS管M202的沟道长度相同；PMOS管M201的宽度是PMOS管M200的2倍，PMOS管M202的宽度是PMOS管M200的4倍。
5.根据权利要求3所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：开关S210、开关S211、开关S212、开关S213和开关S214均在其控制端接收的信号为高电平时闭合，低电平时断开。
6.根据权利要求2所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：振荡器偏置生成电路B104包括与非门G300、反相器G310、PMOS管M320、PMOS管M321、PMOS管M322、PMOS管M323、PMOS管M324、PMOS管M325、PMOS管M326、NMOS管M330、NMOS管M331、NMOS管M332、NMOS管M333、NMOS管M334、开关S340、开关S341、开关S342和运算放大器A350；
与非门G300的第一输入端同时连接启动信号、反相器G310的输入端和PMOS管M321的栅极，与非门G300的第二输入端同时连接启动电路B107、NMOS管M330的漏极、NMOS管M331的漏极、开关S340的输出端、开关S341的输出端和开关S342的输出端，与非门G300的输出端连接PMOS管M320的栅极；反相器G310的输出端同时连接NMOS管M330的栅极和NMOS管M332的栅极；
PMOS管M320的漏极同时连接NMOS管M332的漏极、NMOS管M334的栅极、NMOS管M334的漏极和运算放大器A350的偏置电压输入端，PMOS管M320的源极接电源；PMOS管M321的漏极作为振荡器偏置生成电路B104的第二偏置电压输出端，PMOS管M321的漏极同时连接PMOS管M322的栅极、PMOS管M323的栅极、PMOS管M324的栅极、PMOS管M325的栅极、PMOS管M326的栅极和运算放大器A350的输出端，PMOS管M321的源极接电源；PMOS管M322的源极接电源；PMOS管M323的漏极作为振荡器偏置电压生成电路B104的第一偏置电压输出端，PMOS管M323的漏极同时连接NMOS管M333的栅极、NMOS管M333的漏极和运算放大器A350的正输入端，PMOS管M323的源极接电源；PMOS管M324的漏极连接开关S340的输入端，PMOS管M324的源极接电源；PMOS管M325的漏极连接开关S341的输入端，PMOS管M325的源极接电源；PMOS管M326的漏极连接开关S342的输入端，PMOS管M326的源极接电源；
NMOS管M330的源极接地；NMOS管M331的栅极同时连接环路滤波器B103和运算放大器A350的负输入端，NMOS管M331的源极接地；NMOS管M332的源极接地；NMOS管M333的源极接地；
开关S340控制端连接配置信号SC[0]，开关S341控制端连接配置信号SC[1]，开关S342控制端连接配置信号SC[2]。
7.根据权利要求6所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：开关S340、开关S341、开关S342均在其控制端接收的信号为高电平时闭合，低电平时断开。
8.根据权利要求6所述的一种采用可配置启动电路的电荷泵锁相环，其特征在于：PMOS管M324、PMOS管M325和PMOS管M326的沟道长度相同；PMOS管M325的宽度是PMOS管M324的2倍，PMOS管M326的宽度是PMOS管M324的4倍。
CN201810340480.4A 2018-04-17 2018-04-17 一种采用可配置启动电路的电荷泵锁相环 Active CN108718195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810340480.4A CN108718195B (zh) 2018-04-17 2018-04-17 一种采用可配置启动电路的电荷泵锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810340480.4A CN108718195B (zh) 2018-04-17 2018-04-17 一种采用可配置启动电路的电荷泵锁相环

Publications (2)

Publication Number Publication Date
CN108718195A true CN108718195A (zh) 2018-10-30
CN108718195B CN108718195B (zh) 2022-05-13

Family

ID=63899096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810340480.4A Active CN108718195B (zh) 2018-04-17 2018-04-17 一种采用可配置启动电路的电荷泵锁相环

Country Status (1)

Country Link
CN (1) CN108718195B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110474634A (zh) * 2019-08-30 2019-11-19 浙江大学 一种避免周跳的快速锁定锁相环电路
CN110635803A (zh) * 2019-10-07 2019-12-31 珠海市一微半导体有限公司 一种基于电平宽度提取的锁相加速电路及锁相环系统
WO2023065583A1 (zh) * 2021-10-19 2023-04-27 深圳飞骧科技股份有限公司 射频开关偏置电压反馈控制电路
US11641207B2 (en) 2019-08-30 2023-05-02 Zhejiang University Fast lock phase-locked loop circuit for avoiding cycle slip

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251970A1 (en) * 2003-05-29 2004-12-16 Intel Corporation Method for clock generator lock-time reduction during speedstep transition
WO2009026513A4 (en) * 2007-08-23 2009-08-20 Rambus Inc Clock generator circuits with non-volatile memory for storing and/or feedback-controlling phase and frequency
CN101572549A (zh) * 2008-05-04 2009-11-04 中芯国际集成电路制造(上海)有限公司 自偏置锁相环和锁相方法
CN102136840A (zh) * 2011-04-22 2011-07-27 上海宏力半导体制造有限公司 自偏置锁相环
CN102195641A (zh) * 2010-03-09 2011-09-21 台湾积体电路制造股份有限公司 锁相回路启动电路
US20140132308A1 (en) * 2012-11-12 2014-05-15 Stmicroelectronics International N.V. Fast lock acquisition and detection circuit for phase-locked loops
TWM487576U (zh) * 2012-04-13 2014-10-01 Intel Corp 自偏壓鎖相迴路設備及包含自偏壓鎖相迴路設備之以處理器為基礎的系統
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN106656170A (zh) * 2016-12-26 2017-05-10 北京华大九天软件有限公司 一种启动电路及自偏置锁相环电路
US20170163409A1 (en) * 2015-12-08 2017-06-08 Fujitsu Limited Phase synchronization circuit and phase synchronization method
CN107634759A (zh) * 2017-09-15 2018-01-26 北京华大九天软件有限公司 一种自适应环路带宽的锁相环电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251970A1 (en) * 2003-05-29 2004-12-16 Intel Corporation Method for clock generator lock-time reduction during speedstep transition
WO2009026513A4 (en) * 2007-08-23 2009-08-20 Rambus Inc Clock generator circuits with non-volatile memory for storing and/or feedback-controlling phase and frequency
CN101572549A (zh) * 2008-05-04 2009-11-04 中芯国际集成电路制造(上海)有限公司 自偏置锁相环和锁相方法
CN102195641A (zh) * 2010-03-09 2011-09-21 台湾积体电路制造股份有限公司 锁相回路启动电路
CN102136840A (zh) * 2011-04-22 2011-07-27 上海宏力半导体制造有限公司 自偏置锁相环
TWM487576U (zh) * 2012-04-13 2014-10-01 Intel Corp 自偏壓鎖相迴路設備及包含自偏壓鎖相迴路設備之以處理器為基礎的系統
US20140132308A1 (en) * 2012-11-12 2014-05-15 Stmicroelectronics International N.V. Fast lock acquisition and detection circuit for phase-locked loops
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
US20170163409A1 (en) * 2015-12-08 2017-06-08 Fujitsu Limited Phase synchronization circuit and phase synchronization method
CN106656170A (zh) * 2016-12-26 2017-05-10 北京华大九天软件有限公司 一种启动电路及自偏置锁相环电路
CN107634759A (zh) * 2017-09-15 2018-01-26 北京华大九天软件有限公司 一种自适应环路带宽的锁相环电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李森等: "A low phase noise and low spur PLL frequency synthesizer for GNSS receivers ", 《JOURNAL OF SEMICONDUCTORS》 *
陈启兴等: "一种新数字锁相环 ", 《通信技术》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110474634A (zh) * 2019-08-30 2019-11-19 浙江大学 一种避免周跳的快速锁定锁相环电路
WO2021036518A1 (zh) * 2019-08-30 2021-03-04 浙江大学 一种避免周跳的快速锁定锁相环电路
US11641207B2 (en) 2019-08-30 2023-05-02 Zhejiang University Fast lock phase-locked loop circuit for avoiding cycle slip
CN110635803A (zh) * 2019-10-07 2019-12-31 珠海市一微半导体有限公司 一种基于电平宽度提取的锁相加速电路及锁相环系统
WO2021068326A1 (zh) * 2019-10-07 2021-04-15 珠海市一微半导体有限公司 一种基于控制信号脉宽提取的锁相加速电路及锁相环系统
US11664810B2 (en) 2019-10-07 2023-05-30 Amicro Semiconductor Co., Ltd. Control signal pulse width extraction-based phase-locked acceleration circuit and phase-locked loop system
WO2023065583A1 (zh) * 2021-10-19 2023-04-27 深圳飞骧科技股份有限公司 射频开关偏置电压反馈控制电路

Also Published As

Publication number Publication date
CN108718195B (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
CN108718195A (zh) 一种采用可配置启动电路的电荷泵锁相环
JP4204210B2 (ja) Ｐｌｌ回路
CN109639272A (zh) 一种自适应宽带锁相环电路
CN102035544B (zh) 电流源、电子装置和集成电路
CN109921790B (zh) 快速启动电路、自适应锁相环及快速启动方法
US11165433B2 (en) Charge pump, PLL circuit, and oscillator
TW201240353A (en) Device and method for a feedback control of switch capacitive regulator
CN108270542A (zh) 频带选择时钟数据恢复电路以及相关方法
CN106444344A (zh) 一种基于自偏置频率锁定环的高稳定时钟产生电路
JP3748414B2 (ja) 位相同期ループ回路
US8081040B1 (en) Method and apparatus for oscillating
CN108055021A (zh) 振荡器
TW201042921A (en) Current controlled ring oscillator and controlling method of the same
WO2020204820A1 (en) A digital comparator for a low dropout (ldo) regulator
TWM487576U (zh) 自偏壓鎖相迴路設備及包含自偏壓鎖相迴路設備之以處理器為基礎的系統
JP4991385B2 (ja) Ｐｌｌ回路
CN108933594B (zh) 压控振荡器及锁相环
JP3597428B2 (ja) 位相同期回路
CN112737508B (zh) 时钟电路及芯片电路
JP5941244B2 (ja) クロック発生回路、電源供給システム及びクロック信号の周波数変更方法
CN205430207U (zh) 处理电路和锁相回路
CN102739245A (zh) 一种多程环振荡器的离散频率调节方法
CN116979933B (zh) 一种与温度和电源无关的高频张弛振荡器及其振荡方法
CN115459747B (zh) 一种带有相位检测的锯齿波产生电路及其控制方法
TW201304424A (zh) 震盪訊號產生裝置與震盪訊號產生裝置之控制訊號產生電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant