CN205430207U - 处理电路和锁相回路 - Google Patents
处理电路和锁相回路 Download PDFInfo
- Publication number
- CN205430207U CN205430207U CN201520997382.XU CN201520997382U CN205430207U CN 205430207 U CN205430207 U CN 205430207U CN 201520997382 U CN201520997382 U CN 201520997382U CN 205430207 U CN205430207 U CN 205430207U
- Authority
- CN
- China
- Prior art keywords
- voltage
- phase
- converting unit
- frequency
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种处理电路和锁相回路。该处理电路包括一电压调节器、一转换单元以及一第一开关。电压调节器根据一输入电压,产生一输出电压。转换单元根据一操作电压产生一输出频率。第一开关耦接于电压调节器与转换单元之间,并根据一第一控制信号,将输出电压作为操作电压提供给转换单元。当第一开关提供操作电压时,转换单元产生输出频率。当第一开关未提供操作电压时,转换单元停止产生输出频率。
Description
技术领域
本实用新型涉及一种处理电路和锁相回路,特别涉及一种根据一输入电压产生一输出频率的处理电路。
背景技术
随着科技的进步,电子装置的操作速度愈来愈快,使其能够正常的工作的时序约束也越来越紧,越来越需要精准的时钟源。锁相环能提供精确的时钟源,得到了广泛的应用。压控振荡器是锁相环中的内核模块,低噪声的压控振荡器一般耗电都比较大,如果能实现快关快开,就能够在其关闭时达到省电的目的,再次唤醒时不会影响系统的等待时间,提高系统响应速度。
实用新型内容
有鉴于此,本实用新型,以下简称新型,提供一种具有低功耗可实现快速开关的处理电路。在一正常模式下,处理电路里的组件均运作。在一省电模式下,处理电路里的部分组件停止工作。本实用新型的处理电路包括一电压调节器、一转换单元以及一第一开关。电压调节器根据一输入电压,产生一输出电压。转换单元根据一操作电压产生一输出频率。第一开关耦接于电压调节器与转换单元之间,并根据一第一控制信号,将输出电压作为操作电压提供给转换单元。当第一开关提供操作电压时,转换单元产生输出频率。当第一开关未提供操作电压时,转换单元停止产生输出频率。
本实用新型还提供一种锁相回路,包括一相位频率检测器、一电荷泵、一压控振荡器以及一分频器。相位频率检测器根据一参考频率以及一反馈频率,产生一调整信号。电荷泵耦接相位频率检测器,并根据调整信号产生一输入电压。压控振荡器耦接电荷泵,并根据输入电压产生一输出频率。分频器耦接压控振荡器,并对输出频率进行分频,用以产生反馈频率。压控振荡器包括一电压调节器、一转换单元以及一第一开关。电压调节器根据输入电压,产生一输出电压。转换单元根据一操作电压产生输出频率。第一开关耦接于电压调节器与转换单元之间,并根据一第一控制信号,将输出电压作为操作电压提供给转换单元。当第一开关提供操作电压时,转换单元产生输出频率。当第一开关未提供操作电压时,转换单元停止产生输出频率。
为让本实用新型的特征和优点能更明显易懂,下文特举出优选实施例,并配合附图,作详细说明如下:
附图说明
图1为本实用新型的处理电路的示意图。
图2A及图2B为本实用新型的信号产生单元的示意图。
图3及图4为本实用新型的处理电路的其它可能示意图。
图5为本实用新型的锁相回路的示意图。
具体实施方式
图1为本实用新型的处理电路的示意图。处理电路100根据一输入电压Vref和控制电压Vcn产生一输出频率CLK。其中,输入电压Vref来自系统内部的基准电压。在一实施例中,处理电路100包括一电压调节器(regulator)110、一开关120以及一转换单元130。在一实施例中,转换单元130为一压控振荡器(VoltageControlOscillator;VCO)。
电压调节器110根据一输入电压Vref,产生一输出电压Vreg。开关120耦接在电压调节器110与转换单元130之间,并根据一控制信号PU1,将输出电压Vreg作为一操作电压Vreg_vco提供转换单元130。转换单元130根据操作电压Vreg_vco产生一输出频率CLK。输出频率CLK可以为一个输出的时钟频率。
在一正常模式下,开关120将输出电压Vreg作为操作电压Vreg_vco提供给转换单元130。转换单元130根据操作电压Vreg_vco产生输出频率CLK。在一省电模式下,开关120关闭,即停止提供操作电压Vreg_vco给转换单元130。因此,转换单元130停止产生输出频率CLK。在此模式下,由于转换单元130停止运作,故可减少处理电路100的功率损耗。在一实施中,当转换单元130停止运作时,电压调节器110仍持续运作,但并非用以限制本发明。在其它实施例中,在省电模式下,电压调节器110与转换单元130均停止运作。
在本实施例中,开关120为一P型晶体管QP。当控制信号PU1为一高电平时,P型晶体管QP不导通,用以停止传送操作电压Vreg_vco转换单元130。然而,当控制信号PU1为一低电平时,P型晶体管QP导通,用以传送操作电压Vreg_vco给转换单元130。本发明并不限定开关120的种类。在其它实施例中,开关120具有一N型晶体管。
本实用新型并不限定控制信号PU1的产生方式。只要能够产生足以控制开关120的电路架构,均可应用于本实用新型中。图2A为本实用新型的信号产生单元的示意图。信号产生单元200A用以产生控制信号PU1,并包括反相器INV1与INV2。反相器INV1反相切换信号PD,用以产生一反相信号SIN。反相信号SIN的电平与电压电平V1以及接地电平GND有关。举例而言,反相信号SIN的高电平等于电压电平V1,反相信号SIN的低电平等于接地电平GND。
反相器INV2反相输入的反相信号SIN,用以产生控制信号PU1。在本实施例中,控制信号PU1的电平与电压电平V2以及接地电平GND有关。举例而言,控制信号PU1的高电平等于电压电平V2,控制信号PU1的低电平等于接地电平GND。在一实施例中,INV1和INV2的供电电压用于信号转换,INV1的供电电压不做限定,INV2的供电电压使用电压调节器110产生的具备低噪声性能的Vreg电压。
图2B为本实用新型的信号产生单元的另一示意图。信号产生单元200包括反相器INV3~INV6。反相器INV3~INV6串联在一起,对电压V1的电源噪声进行多级隔离。反相器INV3反相切换信号PD,用以产生一反相信号SIN1,其中反相信号SIN1的电平与电压电平V1以及接地电平GND有关。
反相器INV4反相反相信号SIN1,用以产生反相信号SIN2。反相器INV5反相反相信号SIN2,用以产生反相信号SIN3。反相器INV6反相反相信号SIN3,用以产生控制信号PU1。在本实施例中,反相信号SIN2~SIN3以及控制信号PU1的电平与电压电平V2以及接地电平GND有关。
图3为本实用新型的处理电路的另一可能示意图。图3相似图1,不同之处在于图3的处理电路300多了开关330。开关330耦接电压调节器110,并根据一控制信号PU2重置输出电压Vreg。在一实施例中,开关330系将输出电压Vreg重置成一预设电平,如0V,但并非用以限制本实用新型。在另一实施例中,开关330为一N型晶体管QN。当控制信号PU2为一高电平时,N型晶体管QN导通,因此,输出电压Vreg被重置成接地电平GND。当控制信号PU2为一低电平时,N型晶体管QN不导通,因此,输出电压Vreg不被重置。
在本实施例中,电压调节器110接收控制信号PU2,用以关闭内部组件的运作。举例而言,电压调节器110具有许多组件。当控制信号PU2为一特定电平时,开关330重置输出电压Vreg。此时,电压调节器110的内部组件也因控制信号PU2而停止运作。因此,电压调节器110停止产生输出电压Vreg,使得转换单元130也停止产生输出频率CLK。在此例中,当电压调节器110与转换单元130均停止运作时,处理电路100的功耗可达一最小值
图4为本实用新型的处理电路的另一可能示意图。图4相似图1,不同之处在于图4的处理电路400多了一电容C1。电容C1耦接电压调节器110,用以滤除输出电压Vreg的高频噪声。在其它实施例中,电容C1被整合在图3的处理电路300中。在一些实施例中,图2A或图2B所示的信号产生单元200A或200B可整合在处理电路100、300及400中。另外,电容C1也可整合在具有信号产生单元200A或200B的处理电路中。
本发明并不限定处理电路100、300及400的应用领域。在一实施例中,处理电路100、300及400可应用在一锁相回路中。图5为一锁相回路的示意图。如图所示,锁相回路500包括一相位频率检测器510、一电荷泵520、一处理电路530以及一分频器540。
相位频率检测器510根据一参考频率REFCLK以及一反馈频率FBCLK,产生一调整信号511。在本实施例中,调整信号511包括调整脉冲UP及DN。在一实施例中,当反馈频率FBCLK的上升边沿领先参考频率REFCLK的上升边沿时,相位频率检测器510使能调整脉冲DN;当反馈频率FBCLK的上升边沿落后参考频率REFCLK的上升边沿时,相位频率检测器510使能调整脉冲UP。
电荷泵520耦接相位频率检测器510,并根据调整信号511产生一输入电压Vcn。在一实施例中,当调整脉冲UP被使能时,电荷泵520增加输入电压Vcn;当调整脉冲DN被使能时,电荷泵520减少输入电压Vcn。
处理电路530耦接电荷泵520,并根据控制电压Vcn产生一输出频率CLK。在本实施例中,处理电路530可由图1、3、4的处理电路100、300及400所实现。由于处理电路100、300及400的转换单元130可选择性地被禁能,故可减少锁相回路的功耗。
分频器540耦接处理电路530,并对输出频率CLK进行分频,用以产生反馈频率FBCLK。在本实施例中,锁相回路500还包括一低通滤波器550,用以滤除输入电压Vcn的高频噪声。如图所示,低通滤波器550包括电容C2、C3以及电阻R1。电容C2与R1串联于控制电压Vcn与接地电平GND之间。电容C3耦接于控制电压Vcn与接地电平GND之间。
在一正常模式下,锁相回路500追随参考频率REFCLK频率以及分频器540的分频比值,用以产生输出频率CLK。在一省电模式下,处理电路530里的转换单元(如130)被禁能。因此,锁相回路500停止产生输出频率CLK。当从省电模式切换至正常模式下时,由于处理电路530里的电压调节器如110仍然持续产生输出电压Vreg,故转换单元130可立即产生输出频率CLK。
虽然本实用新型已以优选实施例公开如上,然其并非用以限定本实用新型,本领域技术人员,在不脱离本实用新型的精神和范围内,当可作些许的更动与润饰,因此本实用新型的保护范围当视所附权利要求书界定范围为准。
Claims (16)
1.一种处理电路,其特征在于,包括:
电压调节器,根据输入电压,产生输出电压;
转换单元,根据操作电压产生输出频率;以及
第一开关,耦接于该电压调节器与该转换单元之间,根据第一控制信号,将该输出电压该操作电压提供给该转换单元,其中当该第一开关提供该操作电压给该转换单元时,该转换单元产生该输出频率,当该第一开关未提供该操作电压给该转换单元时,该转换单元停止产生该输出频率。
2.根据权利要求1所述的处理电路,其特征在于,还包括:
第一反相器,反相切换信号,用以产生反相信号,其中该反相信号的电平与第一电压电平以及接地电平有关;以及
第二反相器,反相该反相信号,用以产生该第一控制信号,其中该第一控制信号的电平与第二电压电平以及该接地电平有关。
3.根据权利要求1所述的处理电路,其特征在于,还包括:
第二开关,耦接该电压调节器,并根据第二控制信号重置该输出电压。
4.根据权利要求3所述的处理电路,其特征在于,其中该第二开关为N型晶体管。
5.根据权利要求3所述的处理电路,其特征在于,其中该电压调节器接收该第二控制信号,用以关闭内部组件的运作。
6.根据权利要求1所述的处理电路,其特征在于,还包括:
电容,耦接该电压调节器,用以滤除该输出电压的高频噪声。
7.根据权利要求1所述的处理电路,其特征在于,其中当该转换单元停止运作时,该电压调节器持续运作。
8.根据权利要求1所述的处理电路,其特征在于,其中该处理电路为压控振荡器。
9.一种锁相回路,其特征在于,包括:
相位频率检测器,根据参考频率以及反馈频率,产生调整信号;
电荷泵,耦接该相位频率检测器,并根据该调整信号产生输入电压;
压控振荡器,耦接该电荷泵,并根据该输入电压产生输出频率,并包括:
电压调节器,根据该输入电压,产生输出电压;
转换单元,根据操作电压产生该输出频率;以及
第一开关,耦接于该电压调节器与该转换单元之间,根据第一控制信号,将该输出电压作为该操作电压提供给该转换单元,其中当该第一开关提供该操作电压给该转换单元时,该转换单元产生该输出频率,当该第一开关未提供该操作电压给该转换单元时,该转换单元停止产生该输出频率;以及
分频器,耦接该压控振荡器,并对该输出频率进行分频,用以产生该反馈频率。
10.根据权利要求9所述的锁相回路,其特征在于,还包括:
第一反相器,反相切换信号,用以产生反相信号,其中该反相信号的电平与第一电压电平以及接地电平有关;以及
第二反相器,反相该反相信号,用以产生该第一控制信号,其中该第一控制信号的电平与第二电压电平以及该接地电平有关,该第二电压电平大于该第一电压电平。
11.根据权利要求9所述的锁相回路,其特征在于,还包括:
第二开关,耦接该电压调节器,并根据第二控制信号重置该输出电压。
12.根据权利要求11所述的锁相回路,其特征在于,其中该第二开关系为N型晶体管。
13.根据权利要求11所述的锁相回路,其特征在于,其中该电压调节器接收该第二控制信号,用以关闭内部组件的运作。
14.根据权利要求9所述的锁相回路,其特征在于,还包括:
电容,耦接该电压调节器,用以滤除该输出电压的高频噪声。
15.根据权利要求9所述的锁相回路,其特征在于,其中当该转换单元停止运作时,该电压调节器持续运作。
16.根据权利要求9所述的锁相回路,其特征在于,还包括:
低通滤波器,耦接该电压调节器,用以滤除该输入电压的高频噪声。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520997382.XU CN205430207U (zh) | 2015-12-03 | 2015-12-03 | 处理电路和锁相回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520997382.XU CN205430207U (zh) | 2015-12-03 | 2015-12-03 | 处理电路和锁相回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205430207U true CN205430207U (zh) | 2016-08-03 |
Family
ID=56536764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520997382.XU Active CN205430207U (zh) | 2015-12-03 | 2015-12-03 | 处理电路和锁相回路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205430207U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108347242A (zh) * | 2017-05-15 | 2018-07-31 | 上海兆芯集成电路有限公司 | 环形振荡器 |
-
2015
- 2015-12-03 CN CN201520997382.XU patent/CN205430207U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108347242A (zh) * | 2017-05-15 | 2018-07-31 | 上海兆芯集成电路有限公司 | 环形振荡器 |
CN108347242B (zh) * | 2017-05-15 | 2021-09-24 | 上海兆芯集成电路有限公司 | 环形振荡器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103576734B (zh) | 一种双环控制自适应电压调节方法及装置 | |
US9742354B2 (en) | Voltage controlled oscillator with common mode adjustment start-up | |
CN103297042A (zh) | 一种可快速锁定的电荷泵锁相环电路 | |
US20110254615A1 (en) | Pll charge pump with reduced coupling to bias nodes | |
US20200150180A1 (en) | Apparatus and method for generation and adaptive regulation of control voltages in integrated circuits with body biasing or back-biasing | |
CN109639272A (zh) | 一种自适应宽带锁相环电路 | |
CN101847928A (zh) | 低噪声线性调节器的快速启动电路及方法 | |
CN102289246A (zh) | 用于延迟锁定环和锁相环的方法和装置 | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
CN102332823A (zh) | 适用于高频降压型电压转化器的自适应导通时间控制电路 | |
CN108270542A (zh) | 频带选择时钟数据恢复电路以及相关方法 | |
CN104316860A (zh) | 一种基于pll-vco的高准度老化监测器 | |
CN109921790B (zh) | 快速启动电路、自适应锁相环及快速启动方法 | |
EP3152762B1 (en) | Programmable power for a memory interface | |
TWI734381B (zh) | 資料與時脈恢復電路 | |
CN106444344B (zh) | 一种基于自偏置频率锁定环的高稳定时钟产生电路 | |
Huang et al. | A comparative study of digital low dropout regulators | |
CN205430207U (zh) | 处理电路和锁相回路 | |
CN108718195A (zh) | 一种采用可配置启动电路的电荷泵锁相环 | |
CN208986918U (zh) | 一种延迟锁相环、时钟系统和通信设备 | |
CN106209028B (zh) | 一种适用于低电源电压的环形压控振荡器 | |
JP3748414B2 (ja) | 位相同期ループ回路 | |
CN103166572A (zh) | 振荡器加速起振的方法、加速起振单元及振荡器 | |
WO2020204820A1 (en) | A digital comparator for a low dropout (ldo) regulator | |
TWM487576U (zh) | 自偏壓鎖相迴路設備及包含自偏壓鎖相迴路設備之以處理器為基礎的系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd. Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203 Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd. |
|
CP03 | Change of name, title or address |