CN219627697U - 补偿电流失配的电荷泵电路及锁相环 - Google Patents

补偿电流失配的电荷泵电路及锁相环 Download PDF

Info

Publication number
CN219627697U
CN219627697U CN202321140120.2U CN202321140120U CN219627697U CN 219627697 U CN219627697 U CN 219627697U CN 202321140120 U CN202321140120 U CN 202321140120U CN 219627697 U CN219627697 U CN 219627697U
Authority
CN
China
Prior art keywords
field effect
effect transistor
input end
branch
rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321140120.2U
Other languages
English (en)
Inventor
邹任飞
吴劲
丁颜玉
段志奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Yaoxin Technology Co ltd
Original Assignee
Guangdong Yaoxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Yaoxin Technology Co ltd filed Critical Guangdong Yaoxin Technology Co ltd
Priority to CN202321140120.2U priority Critical patent/CN219627697U/zh
Application granted granted Critical
Publication of CN219627697U publication Critical patent/CN219627697U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本实用新型涉及微电子技术领域,提供一种补偿电流失配的电荷泵电路及锁相环。补偿电流失配的电荷泵电路包括电流镜偏置支路、第一反馈偏置支路、第二反馈偏置支路、第一充放电支路和第二充放电支路。采用基于复制反馈偏置的电流镜偏置支路,第一反馈偏置支路、第二反馈偏置支路实现双补偿,相比传统电荷泵结构,增加压控电压与偏置电路间的负反馈通路,能够减少鉴相死区过程所带来的电流失配,减小电流纹波,保持控制电压的稳定性,从而降低锁相环的参考杂散,提高输出频率的精度。

Description

补偿电流失配的电荷泵电路及锁相环
技术领域
本实用新型涉及微电子技术领域,尤其涉及一种补偿电流失配的电荷泵电路及锁相环。
背景技术
锁相环通过比较输入输出时钟之间的相位,采用负反馈控制的原理,自适应调节输出时钟的频率与相位,最终让输出时钟与参考时钟实现相位和频率的锁定。锁相环电路可以产生高精度的时钟,广泛应用于时钟同步电路、时钟恢复电路、锁相接收机、频率合成器等电子通信系统中。因此,锁相环在现代集成电路系统中占据非常重要的地位。
电荷泵(Charge Pump,CP)是锁相环中非常重要的一个模块电路,其主要作用功能是根据输入两路时钟的相位差值输出与相位差成比例的电流,并将电流传到环路滤波器,从而产生VCO的控制电压。电荷泵是锁相环的核心模块,其性能对整个锁相环起着决定性的作用。理想情况下,电荷泵充放电电流应该严格匹配。但是由于一些非理想效应,存在不匹配电流,这影响了锁相环系统的杂散、输出时钟的抖动等主要性能指标。因此,如何降低锁相环中电荷泵电路的充放电电流失配变的越来越重要。
实用新型内容
本实用新型提供补偿电流失配的电荷泵电路及锁相环,用以解决现有技术中电荷泵电流失配的缺陷,能够实现恒定上拉电流与下拉电流的效果,从而减少同时充放电时由于电流失配带来的错误电压变化。
本实用新型提供一种补偿电流失配的电荷泵电路,包括:电流镜偏置支路、第一反馈偏置支路、第二反馈偏置支路、第一充放电支路和第二充放电支路;
所述电流镜偏置支路的输入端连接电流源,所述电流镜偏置支路的第一输出端分别连接所述第一反馈偏置支路的第一输入端以及所述第一充放电支路的第一输入端,所述电流镜偏置支路的第二输出端分别连接所述第二反馈偏置支路的第一输入端以及所述第一充放电支路的第二输入端,所述第一反馈偏置支路的输出端连接所述第二充放电支路的第一输入端,所述第二反馈偏置支路的输出端连接所述第二充放电支路的第二输入端,所述第一反馈偏置支路的第一输入端分别与所述第二反馈偏置支路的第一输入端、第一充放电支路的输出端以及第二充放电支路输出端相连接;
所述电流镜偏置支路用于提供所述第一充放电支路的第一输入端需要的第一偏置电压和所述第二输入端需要的第二偏置电压;
所述第一充放电支路用于通过所述第一偏置电压和所述第二偏置电压的调节输出目标电流;所述第二充放电支路用于通过所述第三偏置电压和所述第四偏置电压的调节输出所述目标电流,还用于向所述第一反馈偏置支路的第二输入端和所述第二反馈偏置支路的第二输入端输入控制电压;
所述第一反馈偏置支路用于基于输入的所述控制电压,输出所述第二充放电支路的第二输入端需要的第四偏置电压,所述第二反馈偏置支路用于基于所述控制电压,输出所述第二充放电支路的第一输入端需要的第三偏置电压。
根据本实用新型提供的补偿电流失配的电荷泵电路,所述第一反馈偏置支路和所述第二反馈偏置支路均包括轨到轨运算放大器,所述轨到轨运算放大器包括:第九场效应管、第十场效应管、第一电流镜、第二电流镜、第一电流源、第二电流源、第一差分互补单元、第二差分互补单元、第一共源共栅单元和第二共源共栅单元;
所述第十场效应管的栅极连接第一运放偏置电压,所述第十场效应管的源级连接所述第二电流源的输出端和电压源,所述第十场效应管的漏极连接所述第一电流镜的输入端;
所述第一电流镜的输出端连接所述第一差分互补单元的第一输出端和所述第一电流源的输入端,所述第一电流源的输出端接地,所述第一差分互补单元的输入端连接所述第一共源共栅单元的第一输出端,所述第一差分互补单元的第二输出端连接所述轨到轨运算放大器输入端;
所述第九场效应管的栅极连接第二运放偏置电压,所述第九场效应管的源级连接所述第一电流源的输出端,所述第九场效应管的漏极连接所述第二电流镜的输入端;
所述第二电流镜的输出端连接所述第二差分互补单元的第一输出端和所述第二电流源的输入端,所述第一电流源的输出端接电压源,所述第二差分互补单元的输入端连接所述第二共源共栅单元的第一输出端,所述第二差分互补单元的第二输出端连接所述轨到轨运算放大器输入端;
所述第一共源共栅单元的输入端接所述电压源,所述第一共源共栅单元的第二输出端连接所述第二共源共栅单元的输入端,所述第二共源共栅单元的第二输出端接地。
根据本实用新型提供的补偿电流失配的电荷泵电路,所述第一差分互补单元包括第一场效应管和第三场效应管,所述第二差分互补单元包括第二场效应管和第四场效应管;
所述第一场效应管和所述第三场效应管共源级,所述第一场效应管的漏极和所述第三场效应管漏极连接所述第一共源共栅单元的第一输出端,所述第一场效应管的栅极连接所述轨到轨运算放大器的反相输入端,所述第三场效应管的栅极连接所述轨到轨运算放大器的第一输出端同相输入端;
所述第二场效应管和所述第四场效应管共源级,所述第二场效应管的漏极和所述第四场效应管漏极连接所述第二共源共栅单元的第一输出端,所述第二场效应管的栅极连接所述轨到轨运算放大器的反相输入端,所述第四场效应管的栅极连接所述轨到轨运算放大器的同相输入端。
根据本实用新型提供的补偿电流失配的电荷泵电路,所述第一共源共栅单元包括共源共栅的第十二场效应管和第十四场效应管以及共源共栅的第十六场效应管和第十八场效应管;
所述第十二场效应管和第十四场效应管的源极连接所述电压源,所述第十二场效应管的漏极连接所述第十六场效应管的源极和所述第一场效应管的漏极,所述第十四场效应管的漏极连接所述第十八场效应管的源极和所述第三场效应管的漏极,所述第十二场效应管栅极连接所述第十六场效应管的漏极,所述第十六场效应管和第十八场效应管的栅极连接第三运放偏置电压;
所述第二共源共栅单元包括共源共栅的第十一场效应管和第十三场效应管以及共源共栅的第十五场效应管和第十七场效应管;
所述第十一场效应管和第十三场效应管的源极接地,所述第十一场效应管的漏极连接所述第十五场效应管的源极和所述第二场效应管的漏极,所述第十三场效应管的漏极连接所述第十七场效应管的源极和所述第四场效应管的漏极,所述第十一场效应管栅极连接所述第十五场效应管的漏极,所述第十五场效应管和第十七场效应管的栅极连接第四运放偏置电压。
根据本实用新型提供的补偿电流失配的电荷泵电路,所述第一反馈偏置支路包括第一轨到轨运算放大器,所述第二反馈偏置支路包括第二轨到轨运算放大器;
所述第一轨到轨运算放大器的输出端连接所述第一反馈偏置支路的输出端,所述第一轨到轨运算放大器的同相输入端连接所述第一反馈偏置支路的第一输入端,所述第一轨到轨运算放大器的反相输入端连接所述第一反馈偏置支路的第二输入端;
所述第二轨到轨运算放大器的输出端连接所述第二反馈偏置支路的输出端,所述第二轨到轨运算放大器的同相输入端连接所述第二反馈偏置支路的第一输入端,所述第二轨到轨运算放大器的反相端输入端连接所述第二反馈偏置支路的第二输入端。
根据本实用新型提供的补偿电流失配的电荷泵电路,所述第一电流镜和所述第二电流镜均为1:3电流镜。
根据本实用新型提供的补偿电流失配的电荷泵电路,所述第一电流镜包括共源共栅的第五场效应管和第七场效应管,所述第七场效应管的漏极连接所述第十场效应管的漏极和所述第七场效应管的栅极,所述第五场效应管和所述第七场效应管的源极接地;
所述第二电流镜包括共源共栅的第六场效应管和第八场效应管,所述第八场效应管的漏极连接所述第九场效应管的漏极和所述第八场效应管的栅极,所述第六场效应管和所述第八场效应管的源极连接所述电压源。
本实用新型还提供一种锁相环,包括:所述的一种补偿电流失配的电荷泵电路,所述电荷泵电路的输出端连接环路滤波器,所述环路滤波器、压控振荡器、分频器和鉴频鉴相器依次连接,所述电荷泵电路的输入端连接所述鉴频鉴相器。
根据本实用新型提供的锁相环,所述压控振荡器包括至少两个差分单元,相邻两个所述差分单元的正负极交叉相连。
根据本实用新型提供的锁相环,所述压控振荡器包括五个所述差分单元,五个所述差分单元分别提供0°、72°、144°、216°、288°的输出相位。
本实用新型针对要求高精度、宽频带的时钟电路应用提供了一种低抖动、低杂散的补偿电流失配的电荷泵电路及锁相环。采用基于复制反馈偏置的电流镜偏置支路、第一反馈偏置支路、第二反馈偏置支路实现双补偿,相比传统电荷泵结构,增加压控电压与偏置电路间的负反馈通路,能够减少鉴相死区过程所带来的电流失配,减小电流纹波,保持控制电压的稳定性,从而降低锁相环的参考杂散,提高输出频率的精度。同时,本实用新型的电荷泵可以在更宽的压控电压范围内匹配上拉电流与下拉电流,在地电平到电源电平之间存在更好的线性度增益,实现宽频带应用。
附图说明
为了更清楚地说明本实用新型或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的补偿电流失配的电荷泵电路的结构示意图;
图2是本实用新型实施例提供的补偿电流失配的电荷泵电路的电路原理图;
图3是本实用新型实施例提供的轨到轨运算放大器的电路原理图;
图4是本实用新型实施例提供的锁相环的结构示意图;
图5是本实用新型实施例提供的锁相环芯片示意图;
图6是本实用新型实施例提供的真单一时钟逻辑D触发器的电路原理图;
图7是本实用新型实施例提供的压控振荡器的结构示意图;
图8是本实用新型实施例提供的差分单元的电路原理图;
图9是本实用新型实施例提供的分频器的电路原理图;
附图标记:
110:电流镜偏置支路;120:第一反馈偏置支路;130:第二反馈偏置支路;140:第一充放电支路;150:第二充放电支路。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合本实用新型中的附图,对本实用新型中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
下面结合图1-图4描述本实用新型的补偿电流失配的电荷泵电路,包括:电流镜偏置支路110、第一反馈偏置支路120、第二反馈偏置支路130、第一充放电支路140和第二充放电支路150;
电流镜偏置支路110的输入端连接电流源ICP,电流镜偏置支路110的第一输出端分别连接第一反馈偏置支路120的第一输入端以及第一充放电支路140的第一输入端,电流镜偏置支路110的第二输出端分别连接第二反馈偏置支路130的第一输入端以及第一充放电支路140的第二输入端,第一反馈偏置支路120的输出端连接第二充放电支路150的第一输入端,第二反馈偏置支路130的输出端连接第二充放电支路150的第二输入端,第一反馈偏置支路120的第一输入端分别与第二反馈偏置支路130的第一输入端、第一充放电支路140的输出端以及第二充放电支路150输出端相连接;
电流镜偏置支路110用于提供第一充放电支路140的第一输入端需要的第一偏置电压VN1和第二输入端需要的第二偏置电压VP1;
第一充放电支路140用于通过第一偏置电压VN1和第二偏置电压VP2的调节输出目标电流;第二充放电支路用于通过第三偏置电压VN2和第四偏置电压VP2的调节输出目标电流,还用于向第一反馈偏置支路120的第二输入端和第二反馈偏置支路130的第二输入端输入控制电压CCTRL
第一反馈偏置支路120用于基于输入的控制电压CCTRL,输出第二充放电支路150的第二输入端需要的第四偏置电压VP2,第二反馈偏置支路用于基于控制电压CCTRL,输出第二充放电支路150的第一输入端需要的第三偏置电压VN2。
需要说明的是,电荷泵是将鉴频鉴相器输出的电压脉冲信号QA和QB,转化为电流信号,再经过环路滤波器转化为控制电压的模块。理想情况下,电荷泵充放电电流应该严格匹配。但是由于一些非理想效应,存在不匹配电流,这影响了锁相环系统的杂散。本实施例中场效应管采用金属氧化物半导体场效应管(MetalOxideSemiconductor FieldEffectTransistor,MOSFET)。通常采用增强型MOS场效应管,具体分为NPN型和PNP型。在本实施例中NMOS即N沟道型以MN+序号的形式表示,PMOS也叫P沟道型以MP+序号的形式表示。
本实用新型实施例的补偿电流失配的电荷泵电路中,如图2所示,为了减少电荷泵中存在的电流失配,采用两个偏置方案,VP1与VN1直接由电流镜支路产生偏置,VP2与VN2由Vctrl负反馈调节支路产生偏置。与专利2中偏置电路部分相同,区别在于采用的不同轨到轨运算放大器,线性度更好。通过Vctrl端能与后续的环路滤波器连接。Vctrl端的电压受到压控振荡器的影响,因此,在锁相环路中要确保Vctrl端电压的稳定性。除此之外,第一充放电支路140还需要基于充电控制信号UP和放电控制信号DN的控制进行电流的泵进和泵出。双偏置电流源结构由负反馈支路进行偏置,起到恒定上拉电流与下拉电流的效果,从而减少同时充放电时由于电流失配带来的错误电压变化。
在一些实施例中,如图3所示,第一反馈偏置支路和第二反馈偏置支路均包括轨到轨运算放大器,轨到轨运算放大器包括:第九场效应管MN5、第十场效应管MP5、第一电流镜、第二电流镜、第一电流源、第二电流源、第一差分互补单元、第二差分互补单元、第一共源共栅单元和第二共源共栅单元;
第十场效应管MP5的栅极连接第一运放偏置电压Vb1,第十场效应管MP5的源级连接第二电流源的输出端和电压源,第十场效应管MP5的漏极连接第一电流镜的输入端;
第一电流镜的输出端连接第一差分互补单元的第一输出端和第一电流源的输入端,第一电流源的输出端接地,第一差分互补单元的输入端连接第一共源共栅单元的第一输出端,第一差分互补单元的第二输出端连接轨到轨运算放大器输入端;
第九场效应管MN5的栅极连接第二运放偏置电压Vb2,第九场效应管MN5的源级连接第一电流源的输出端,第九场效应管MN5的漏极连接第二电流镜的输入端;
第二电流镜的输出端连接第二差分互补单元的第一输出端和第二电流源的输入端,第一电流源的输出端接电压源,第二差分互补单元的输入端连接第二共源共栅单元的第一输出端,第二差分互补单元的第二输出端连接轨到轨运算放大器输入端;
第一共源共栅单元的输入端接电压源,第一共源共栅单元的第二输出端连接第二共源共栅单元的输入端,第二共源共栅单元的第二输出端接地。
在一些实施例中,第一差分互补单元包括第一场效应管MN1和第三场效应管MN2,第二差分互补单元包括第二场效应管MP1和第四场效应管MP2;
第一场效应管MN1和第三场效应管MN2共源级,第一场效应管MN1的漏极和第三场效应管MN2的漏极连接第一共源共栅单元的第一输出端,第一场效应管MN1的栅极连接轨到轨运算放大器的反相输入端INn,第三场效应管MN2的栅极连接轨到轨运算放大器的第一输出端同相输入端INp;
第二场效应管MP1和第四场效应管MP2共源级,第二场效应管MP1的漏极和第四场效应管MP2漏极连接第二共源共栅单元的第一输出端,第二场效应管MP1的栅极连接轨到轨运算放大器的反相输入端INn,第四场效应管MP2的栅极连接轨到轨运算放大器的同相输入端INp。
需要说明的是,该轨到轨恒定跨导输入运算放大器工作原理如下:在输入电压由低电压到高电压变化时,第一差分互补单元与第一差分互补单元会经历截止到弱反型再到强反型区域的切换,当NMOS与PMOS输入对管均处于强反型区域时,由于上下电流源均导通工作,电路跨导会显著增大到原来的4倍,因此设计采用电流控制法,以电流为变量,根据不同工作状况来调整差分对工作电流,保持输入级恒定跨导。
在一些实施例中,第一共源共栅单元包括共源共栅的第十二场效应管MP6和第十四场效应管MP7以及共源共栅的第十六场效应管MP8和第十八场效应管MP9;
第十二场效应管MP6和第十四场效应管MP7的源极连接电压源,第十二场效应管MP6的漏极连接第十六场效应管MP8的源极和第一场效应管MN1的漏极,第十四场效应管MP7的漏极连接第十八场效应管MP9的源极和第三场效应管MN2的漏极,第十二场效应管MP6栅极连接第十六场效应管MP8的漏极,第十六场效应管MP8和第十八场效应管MP9的栅极连接第三运放偏置电压Vb3,同时还连接轨到轨运算放大器的输出端OUTPUT;
第二共源共栅单元包括共源共栅的第十一场效应管MN6和第十三场效应管MN7以及共源共栅的第十五场效应管MN8和第十七场效应管MN9;
第十一场效应管MN6和第十三场效应管MN7的源极接地,第十一场效应管MN6的漏极连接第十五场效应管MN8的源极和第二场效应管MP1的漏极,第十三场效应管MN7的漏极连接第十七场效应管MN9的源极和第四场效应管MP2的漏极,第十一场效应管MN6栅极连接第十五场效应管MN8的漏极,第十五场效应管MN8和第十七场效应管MN9的栅极连接第四运放偏置电压Vb4。
需要说明的是,MN6、MN7、MN8、MN9与MP6、MP7、MP8、MP9作为共源共栅结构,起到增大输出阻抗,提高电路增益的作用。
在一些实施例中,第一反馈偏置支路包括第一轨到轨运算放大器,第二反馈偏置支路包括第二轨到轨运算放大器;
第一轨到轨运算放大器的输出端连接第一反馈偏置支路的输出端,第一轨到轨运算放大器的同相输入端INp连接第一反馈偏置支路的第一输入端,第一轨到轨运算放大器的反相输入端INn连接第一反馈偏置支路的第二输入端;
第二轨到轨运算放大器的输出端连接第二反馈偏置支路的输出端,第二轨到轨运算放大器的同相输入端INp连接第二反馈偏置支路的第一输入端,第二轨到轨运算放大器的反相端输入端连接第二反馈偏置支路的第二输入端。
在一些实施例中,第一电流镜和第二电流镜均为1:3电流镜。
需要说明的是,本实施例轨到轨恒定跨导输入运算放大器中,在输入对管的尾电流源处额外添加一条支路,MN5与MP5作为电流开关,MN3、MN4与MP3、MP4均为1:3电流镜,即(W/L)MN4:(W/L)MN3=1:3,(W/L)MP4:(W/L)MP3=1:3,使得在一端MOS管截止时,工作电流被提高到原来的4倍,而当两端MOS管均导通时,电流开关关断,不再引入额外的工作电流,从而实现截止区与强反型区的跨导恒定。W/L中,W代表通道宽度(width),L代表通道长度(length),W/L代表通道宽度对长度的比值。
本实用新型实施例中,可以实现1:4的电流源输入,由于NMOS与PMOS同时工作在强反型区时的跨导比只有单端NMOS或PMOS工作时的跨导大4倍,这时需要将原来的尾电流源提高到4倍才能保持跨导恒定,因此采用1:3的镜像电流加上原来的尾电流,刚好达到4倍的效果。
在一些实施例中,第一电流镜包括共源共栅的第五场效应管MN3和第七场效应管MN4,第七场效应管MN4的漏极连接第十场效应管MP5的漏极和第七场效应管MN4的栅极,第五场效应管MN3和第七场效应管MN4的源极接地;
第二电流镜包括共源共栅的第六场效应管MP3和第八场效应管MP4,第八场效应管MP4的漏极连接第九场效应管MN5的漏极和第八场效应管MP4的栅极,第六场效应管MP3和第八场效应管MP4的源极连接电压源。
需要说明的是,双偏置电荷泵中的轨到轨运算放大器电路结构如图3所示,采用1:4的电流源以及nmos管与pmos管的双端折叠结构,确保输入摆幅从0变化到电源电压时整个运算放大器能够提供恒定的跨导以及放大增益,从而保证通过上拉pmos与下拉nmos的电流动态相等。
本实用新型实施例还公开了一种锁相环,包括:如上述实施例中任一种补偿电流失配的电荷泵电路,电荷泵电路的输出端连接环路滤波器,环路滤波器、压控振荡器、分频器和鉴频鉴相器依次连接,电荷泵电路的输入端连接鉴频鉴相器。
需要说明的是,如图4所示,本实施例中锁相环由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)以及分频器(÷M)组成。基本工作原理为:压控振荡器产生的振荡信号经过分频器后,频率被除以M倍,通过鉴频鉴相器与参考时钟f1进行相位与频率的比较,并根据可能存在的相位误差由电荷泵产生相应的电流,经环路滤波器转换为电压的变化,用以驱动压控振荡器的控制电压升高或者降低,从而实现负反馈调节以达到输出稳定的倍频时钟信号。
在一些实施例中,如图5所示,本实施例采用锁相环芯片,该锁相环采用电荷泵锁相环架构,参考频率8MHz,输出频率72MHz,分频比数为9。其包含的引脚信息由表1给出:
表1外部引脚描述
在一些实施例中,鉴频鉴相器基本包括两个D触发器与一个与门构成。
需要说明的是,鉴频鉴相器能够起到鉴别两个不同时钟信号间频率与相位差别的作用,当两个信号频率偏差较大时,可以先采用频率锁定;当两个信号频率一致,只存在一定的相位误差时,再采用相位锁定,这样可以极大减小锁定时间。鉴频鉴相器工作基本原理为:对于两个不同频率与相位的时钟信号A和B,当A和B的频率相等,而相位不相等时,若A比B的相位超前,则QA将不断产生具有一定宽度的高电平信号,而输出QB保持为零,这时候PFD仅执行鉴相功能。当A大于B的频率时,QA有脉冲输出而QB没有脉冲输出。此时PFD既执行鉴频功能也执行鉴相功能。
在本实用新型实施例中采用真单一时钟逻辑来实现D触发器,其电路结构如图6所示,基本工作原理为:由于D端被视为一直接高电平,当时钟CLK上升沿到来时,输出端Q直接被置为高电平,不再需要额外的D信号,当复位信号RST上升沿到来时,D触发器复位,Q输出为低电平。
在一些实施例中,环路滤波器包括串联的电阻R1、电容C1以及并联的C2,C1和C2分别接地。
需要说明的是,环路滤波器实际是一个低通滤波器,它会让直流信号通过并抑制高频的干扰和谐波成分,将电荷聚输出电流信号转化为电化信号控制振荡器输出。同时环路滤波器还会影响环路的稳定性以及对噪声的抑制能力。在本实用新型实施例中,采用两个电容与一个电阻的二阶无源滤波器实现滤波效果。
在一些实施例中,压控振荡器包括至少两个差分单元,相邻两个差分单元的正负极交叉相连。具体的,压控振荡器包括五个差分单元,五个差分单元分别提供0°、72°、144°、216°、288°的输出相位。
需要说明的是,在锁相环中,压控振荡器往往是其中工作频率最高的子电路,其输出频率通过输入电压来控制并通过锁相环来进行精确锁定。本实用新型实施例中采用环形结构的压控振荡器,其基本结构如图7所示,提供了一种5级差分单元的环形振荡器,每级差分单元的正负极交叉相连,当受到各类噪声的微小扰动时,由于电路本身的不稳定与正反馈特性,会将噪声不断放大,直至产生振荡,并通过控制电压Vtune对差分单元内部的压控电容进行调节,通过改变其容值从而改变振荡频率。因此,本实用新型实施例的锁相环能够满足时钟电路的多相位需求,采用五级环形振荡器结构多种输出相位,满足场景需要。
差分单元内部结构如图8所示,由两个反相器,两个传输门以及两个压控电容构成,其中反相器主要起到传导噪声误差并使其放大直至振荡的效果,传输门则可以连通输入与输出,防止出现不定态的情况,压控电容由一个压控调整管与MOS电容结合而成,调整管栅极接控制电压,源极接MOS电容,漏极接差分单元的输出端,相当于给差分单元一个可调的电容负载,从而对频率进行调整。
在一些实施例中,分频器可以起到对频率做除法的作用,本实用新型实施例采用的8/9分频器结构如图9所示,主要由同步4/5分频器、二分频器构成,根据MODE设置的不同,可以起到8分频或者9分频的作用。
需要说明的是,分频器的基本工作原理为:对于给定的频率CLK,当FOUT跳变一个上升沿后,需再经过8或9个clk时钟周期,才能继续跳变下一个上升沿,相当于将原时钟信号clk的8或9个周期合并为1个,从而实现8/9分频效果。
最后应说明的是:以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种补偿电流失配的电荷泵电路,其特征在于,包括:电流镜偏置支路、第一反馈偏置支路、第二反馈偏置支路、第一充放电支路和第二充放电支路;
所述电流镜偏置支路的输入端连接电流源,所述电流镜偏置支路的第一输出端分别连接所述第一反馈偏置支路的第一输入端以及所述第一充放电支路的第一输入端,所述电流镜偏置支路的第二输出端分别连接所述第二反馈偏置支路的第一输入端以及所述第一充放电支路的第二输入端,所述第一反馈偏置支路的输出端连接所述第二充放电支路的第一输入端,所述第二反馈偏置支路的输出端连接所述第二充放电支路的第二输入端,所述第一反馈偏置支路的第一输入端分别与所述第二反馈偏置支路的第一输入端、第一充放电支路的输出端以及第二充放电支路输出端相连接;
所述电流镜偏置支路用于提供所述第一充放电支路的第一输入端需要的第一偏置电压和所述第二输入端需要的第二偏置电压;
所述第一充放电支路用于通过所述第一偏置电压和所述第二偏置电压的调节输出目标电流;所述第二充放电支路用于通过第三偏置电压和第四偏置电压的调节输出所述目标电流,还用于向所述第一反馈偏置支路的第二输入端和所述第二反馈偏置支路的第二输入端输入控制电压;
所述第一反馈偏置支路用于基于输入的所述控制电压,输出所述第二充放电支路的第二输入端需要的第四偏置电压,所述第二反馈偏置支路用于基于所述控制电压,输出所述第二充放电支路的第一输入端需要的第三偏置电压。
2.根据权利要求1所述的补偿电流失配的电荷泵电路,其特征在于,所述第一反馈偏置支路和所述第二反馈偏置支路均包括轨到轨运算放大器,所述轨到轨运算放大器包括:第九场效应管、第十场效应管、第一电流镜、第二电流镜、第一电流源、第二电流源、第一差分互补单元、第二差分互补单元、第一共源共栅单元和第二共源共栅单元;
所述第十场效应管的栅极连接第一运放偏置电压,所述第十场效应管的源级连接所述第二电流源的输出端和电压源,所述第十场效应管的漏极连接所述第一电流镜的输入端;
所述第一电流镜的输出端连接第一差分互补单元的第一输出端和所述第一电流源的输入端,所述第一电流源的输出端接地,所述第一差分互补单元的输入端连接所述第一共源共栅单元的第一输出端,所述第一差分互补单元的第二输出端连接所述轨到轨运算放大器输入端;
所述第九场效应管的栅极连接第二运放偏置电压,所述第九场效应管的源级连接所述第一电流源的输出端,所述第九场效应管的漏极连接所述第二电流镜的输入端;
所述第二电流镜的输出端连接所述第二差分互补单元的第一输出端和所述第二电流源的输入端,所述第一电流源的输出端接电压源,所述第二差分互补单元的输入端连接所述第二共源共栅单元的第一输出端,所述第二差分互补单元的第二输出端连接所述轨到轨运算放大器输入端;
所述第一共源共栅单元的输入端接所述电压源,所述第一共源共栅单元的第二输出端连接所述第二共源共栅单元的输入端,所述第二共源共栅单元的第二输出端接地。
3.根据权利要求2所述的补偿电流失配的电荷泵电路,其特征在于,所述第一差分互补单元包括第一场效应管和第三场效应管,所述第二差分互补单元包括第二场效应管和第四场效应管;
所述第一场效应管和所述第三场效应管共源级,所述第一场效应管的漏极和所述第三场效应管漏极连接所述第一共源共栅单元的第一输出端,所述第一场效应管的栅极连接所述轨到轨运算放大器的反相输入端,所述第三场效应管的栅极连接所述轨到轨运算放大器的第一输出端同相输入端;
所述第二场效应管和所述第四场效应管共源级,所述第二场效应管的漏极和所述第四场效应管漏极连接所述第二共源共栅单元的第一输出端,所述第二场效应管的栅极连接所述轨到轨运算放大器的反相输入端,所述第四场效应管的栅极连接所述轨到轨运算放大器的同相输入端。
4.根据权利要求3所述的补偿电流失配的电荷泵电路,其特征在于,所述第一共源共栅单元包括共源共栅的第十二场效应管和第十四场效应管以及共源共栅的第十六场效应管和第十八场效应管;
所述第十二场效应管和第十四场效应管的源极连接所述电压源,所述第十二场效应管的漏极连接所述第十六场效应管的源极和所述第一场效应管的漏极,所述第十四场效应管的漏极连接所述第十八场效应管的源极和所述第三场效应管的漏极,所述第十二场效应管栅极连接所述第十六场效应管的漏极,所述第十六场效应管和第十八场效应管的栅极连接第三运放偏置电压;
所述第二共源共栅单元包括共源共栅的第十一场效应管和第十三场效应管以及共源共栅的第十五场效应管和第十七场效应管;
所述第十一场效应管和第十三场效应管的源极接地,所述第十一场效应管的漏极连接所述第十五场效应管的源极和所述第二场效应管的漏极,所述第十三场效应管的漏极连接所述第十七场效应管的源极和所述第四场效应管的漏极,所述第十一场效应管栅极连接所述第十五场效应管的漏极,所述第十五场效应管和第十七场效应管的栅极连接第四运放偏置电压。
5.根据权利要求2至4任一所述的补偿电流失配的电荷泵电路,其特征在于,所述第一反馈偏置支路包括第一轨到轨运算放大器,所述第二反馈偏置支路包括第二轨到轨运算放大器;
所述第一轨到轨运算放大器的输出端连接所述第一反馈偏置支路的输出端,所述第一轨到轨运算放大器的同相输入端连接所述第一反馈偏置支路的第一输入端,所述第一轨到轨运算放大器的反相输入端连接所述第一反馈偏置支路的第二输入端;
所述第二轨到轨运算放大器的输出端连接所述第二反馈偏置支路的输出端,所述第二轨到轨运算放大器的同相输入端连接所述第二反馈偏置支路的第一输入端,所述第二轨到轨运算放大器的反相端输入端连接所述第二反馈偏置支路的第二输入端。
6.根据权利要求2至4任一所述的补偿电流失配的电荷泵电路,其特征在于,所述第一电流镜和所述第二电流镜均为1:3电流镜。
7.根据权利要求2至4任一所述的补偿电流失配的电荷泵电路,其特征在于,所述第一电流镜包括共源共栅的第五场效应管和第七场效应管,所述第七场效应管的漏极连接所述第十场效应管的漏极和所述第七场效应管的栅极,所述第五场效应管和所述第七场效应管的源极接地;
所述第二电流镜包括共源共栅的第六场效应管和第八场效应管,所述第八场效应管的漏极连接所述第九场效应管的漏极和所述第八场效应管的栅极,所述第六场效应管和所述第八场效应管的源极连接所述电压源。
8.一种锁相环,其特征在于,包括:如权利要求1至7任一所述的补偿电流失配的电荷泵电路,所述电荷泵电路的输出端连接环路滤波器,所述环路滤波器、压控振荡器、分频器和鉴频鉴相器依次连接,所述电荷泵电路的输入端连接所述鉴频鉴相器。
9.根据权利要求8所述的锁相环,其特征在于,所述压控振荡器包括至少两个差分单元,相邻两个所述差分单元的正负极交叉相连。
10.根据权利要求9所述的锁相环,其特征在于,所述压控振荡器包括五个所述差分单元,五个所述差分单元分别提供0°、72°、144°、216°、288°的输出相位。
CN202321140120.2U 2023-05-12 2023-05-12 补偿电流失配的电荷泵电路及锁相环 Active CN219627697U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321140120.2U CN219627697U (zh) 2023-05-12 2023-05-12 补偿电流失配的电荷泵电路及锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321140120.2U CN219627697U (zh) 2023-05-12 2023-05-12 补偿电流失配的电荷泵电路及锁相环

Publications (1)

Publication Number Publication Date
CN219627697U true CN219627697U (zh) 2023-09-01

Family

ID=87793562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321140120.2U Active CN219627697U (zh) 2023-05-12 2023-05-12 补偿电流失配的电荷泵电路及锁相环

Country Status (1)

Country Link
CN (1) CN219627697U (zh)

Similar Documents

Publication Publication Date Title
US7161401B2 (en) Wide output-range charge pump with active biasing current
KR100588339B1 (ko) 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로
US7986191B2 (en) Self-biased phase locked loop
US7176737B2 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
US8063678B2 (en) Charge pump for phase locked loop
US20020039051A1 (en) VCO circuit with wide output frequency range and PLL circuit with the VCO circuit
US6825730B1 (en) High-performance low-noise charge-pump for voltage controlled oscillator applications
US11218152B2 (en) Charge pump circuit and phase-locked loop
US7705640B2 (en) Common-mode feedback method using a current starved replica biasing
JP5372114B2 (ja) 分周回路およびpll回路
US20120223781A1 (en) Noise regulated linear voltage controlled oscillator
US8575979B2 (en) Fully differential adaptive bandwidth PLL with differential supply regulation
Chen et al. A 0.13 um low phase noise and fast locking PLL
CN110071718B (zh) 一种亚采样鉴相器及其锁相环
Singh et al. Low power low jitter phase locked loop for high speed clock generation
CN219627697U (zh) 补偿电流失配的电荷泵电路及锁相环
CN113557667B (zh) 一种锁相环
CN115118277B (zh) 一种电荷泵、锁相环及改善锁相环参考杂散的方法
CN109936362B (zh) 一种应用于频率合成器的电荷泵
CN104242923A (zh) 压控振荡器
CN112953528B (zh) 高频宽带高精度锁相环性能增强技术
KR100604983B1 (ko) 전력소모가 적은 커패시턴스 체배기
US10361706B2 (en) Clock and data recovery (CDR) circuit
CN212231424U (zh) 消除电流失配的电荷泵及锁相环电路
WO2018177195A1 (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant