CN113141159A - 振荡器电路 - Google Patents

振荡器电路 Download PDF

Info

Publication number
CN113141159A
CN113141159A CN202010553315.4A CN202010553315A CN113141159A CN 113141159 A CN113141159 A CN 113141159A CN 202010553315 A CN202010553315 A CN 202010553315A CN 113141159 A CN113141159 A CN 113141159A
Authority
CN
China
Prior art keywords
circuit
current mirror
signal
pmos
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010553315.4A
Other languages
English (en)
Inventor
任兑镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113141159A publication Critical patent/CN113141159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供一种振荡器电路，所述振荡器电路包括偏置电路、信号产生电路和控制电路。所述偏置电路被配置为基于参考电流和偏置电阻器产生参考电压。所述信号产生电路被配置为基于所述参考电流产生偏置电流，使用所述偏置电流执行电容器的充电和放电，并且基于所述电容器的充电和放电产生振荡信号。所述控制电路被配置为基于所述参考电压和所述振荡信号产生控制所述电容器的充电和放电的具有恒定放电时间的控制信号。

Description

振荡器电路
本申请要求于2020年1月17日在韩国知识产权局提交的第10-2020-0006575号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种抗低噪声和抖动的振荡器电路。
背景技术
通常，振荡器电路产生具有周期的振荡信号。这里，周期可根据电压或电流来确定。当电压和电流随温度变化时，振荡信号的周期可基于温度的改变而改变，这可能使振荡信号变得不稳定。
例如，在具有带隙基准(BGR)电路的传统的振荡器电路中，振荡信号的频率(一个周期)是“T＝CV/I”。带隙基准(BGR)电路使产生不随温度改变而变化的电压和电流成为可能，从而产生具有与温度无关的周期的振荡信号。
然而，这种传统的振荡器电路包括可能是大尺寸和高价的带隙基准电路。因此，可能存在制造成本高并且在减小尺寸方面存在限制的问题。
发明内容
提供本发明内容以简化的形式介绍所选择的构思，并在以下具体实施方式中进一步描述这些构思。本发明内容既不意在明确所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。
在一个总体方面，一种振荡器电路包括偏置电路、信号产生电路和控制电路。所述偏置电路被配置为基于参考电流和偏置电阻器产生参考电压。所述信号产生电路被配置为基于所述参考电流产生偏置电流，使用所述偏置电流执行电容器的充电和放电，并且基于所述电容器的充电和放电产生振荡信号。所述控制电路被配置为基于所述参考电压和所述振荡信号产生控制所述电容器的充电和放电的具有恒定放电时间的控制信号
所述振荡信号的周期可根据所述偏置电阻器的电阻值和所述电容器的电容来确定。
所述偏置电路可包括第一电流镜像电路、自偏置电路和所述偏置电阻器。所述第一电流镜像电路包括以电流镜像结构彼此连接的第一P沟道金属氧化物半导体(PMOS)和第二PMOS，所述第一电流镜像电路可被配置为产生所述参考电流。所述自偏置电路可包括连接到所述第一电流镜像电路的第一N沟道金属氧化物半导体(NMOS)和第二NMOS，所述第一NMOS和所述第二NMOS可具有栅极-源极连接和栅极-漏极连接。所述偏置电阻器连接在所述第一NMOS的源极和地之间，可基于所述参考电流产生所述参考电压。
所述偏置电路可包括第一电流镜像电路、自偏置电路、所述偏置电阻器和隔离电路。所述第一电流镜像电路包括以电流镜像结构彼此连接的第一PMOS和第二PMOS，所述第一电流镜像电路可被配置为产生所述参考电流。所述自偏置电路可包括连接到所述第一电流镜像电路的第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS可具有栅极-源极连接和栅极-漏极连接。所述偏置电阻器连接在所述第一NMOS的源极和地之间，可基于所述参考电流产生所述参考电压。所述隔离电路以电流镜像结构连接到所述第一电流镜像电路，可被配置为将所述参考电流传输到所述信号产生电路，并且阻隔来自所述信号产生电路的噪声或抖动。
所述隔离电路可包括第二电流镜像电路、第三电流镜像电路和第四电流镜像电路，所述第二电流镜像电路具有以电流镜像结构连接到所述第一电流镜像电路的第三PMOS。所述第三电流镜像电路可具有第三NMOS和第四NMOS，所述第三NMOS与所述第三PMOS在电源电压的端子和地之间串联连接，所述第四NMOS以电流镜像结构连接到所述第三NMOS。所述第四电流镜像电路可具有在所述电源电压的端子和地之间与所述第四NMOS串联连接的第四PMOS，所述第四电流镜像电路可被配置为将流过所述第四NMOS的电流传输到所述信号产生电路。
所述信号产生电路可包括输出电流镜像电路和充放电电路。所述输出电流镜像电路可具有以电流镜像结构连接到所述隔离电路的第五PMOS。所述充放电电路包括连接在所述第五PMOS和地之间的所述电容器，所述充放电电路可被配置为基于流过所述第五PMOS的所述偏置电流和与所述电容器并联连接的开关元件的开关操作来执行所述电容器的充电和放电，并且产生所述振荡信号，其中，所述充放电电路响应于所述控制电路的所述控制信号来执行所述开关元件的所述开关操作。
所述控制电路可包括比较电路和放电逻辑电路。所述比较电路可被配置为将所述振荡信号与所述参考电压进行比较，并且输出具有根据比较结果的电平的比较信号。所述放电逻辑电路可被配置为将来自所述比较电路的所述比较信号延迟预设时间，将延迟的信号反相以产生延迟反相信号，并且使用所述延迟反相信号和所述比较信号来产生具有所述恒定放电时间的所述控制信号。
所述放电逻辑电路包括延迟器、反相器和逻辑与电路。所述延迟器可被配置为将来自所述比较电路的所述比较信号延迟所述预设时间。所述反相器可将通过所述延迟器的信号反相并且输出所述延迟反相信号。所述逻辑与电路可被配置为执行所述比较信号和所述延迟反相信号之间的与运算，以产生具有所述恒定放电时间的所述控制信号。
在所述第一PMOS和所述第二PMOS的所述电流镜像结构中，所述第一PMOS的栅极可连接到所述第二PMOS的栅极。
在另一总体方面，一种振荡器电路包括偏置电路、信号产生电路和控制电路。所述偏置电路被配置为基于参考电流产生参考电压。所述信号产生电路以电流镜像结构连接到所述偏置电路，被配置为基于相对于所述偏置电路的电流镜像比来产生偏置电流，使用所述偏置电流执行充电和放电，并且基于所述信号产生电路的充电和放电产生振荡信号。所述控制电路被配置为基于所述参考电压和所述振荡信号产生具有恒定放电时间的控制信号，以控制所述信号产生电路的充电和放电。
所述振荡信号的周期可根据偏置电阻器的电阻值和电容器的电容来确定。
所述偏置电路可包括第一电流镜像电路、自偏置电路和所述偏置电阻器。所述第一电流镜像电路包括以电流镜像结构彼此连接的第一P沟道金属氧化物半导体(PMOS)和第二PMOS，所述第一电流镜像电路可被配置为产生所述参考电流。所述自偏置电路可包括连接到所述第一电流镜像电路的第一N沟道金属氧化物半导体(NMOS)和第二NMOS，所述第一NMOS和所述第二NMOS可具有栅极-源极连接和栅极-漏极连接。所述偏置电阻器连接在所述第一NMOS的源极和地之间，可基于所述参考电流产生所述参考电压。
所述偏置电路可包括第一电流镜像电路、自偏置电路、偏置电阻器和隔离电路。所述第一电流镜像电路包括以电流镜像结构彼此连接的第一PMOS和第二PMOS，所述第一电流镜像电路可被配置为产生所述参考电流。所述自偏置电路可包括连接到所述第一电流镜像电路的第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS可具有栅极-源极连接和栅极-漏极连接。所述偏置电阻器连接在所述第一NMOS的源极和地之间，可被配置为基于所述参考电流产生所述参考电压。所述隔离电路以电流镜像结构连接到所述第一电流镜像电路，可被配置为将所述参考电流传输到所述信号产生电路，并且阻隔来自所述信号产生电路的噪声或抖动。
所述隔离电路可包括第二电流镜像电路、第三电流镜像电路和第四电流镜像电路。所述第二电流镜像电路可具有以电流镜像结构连接到所述第一电流镜像电路的第三PMOS。所述第三电流镜像电路可具有第三NMOS和第四NMOS，所述第三NMOS与所述第三PMOS在电源电压的端子和地之间串联连接，所述第四NMOS以电流镜像结构连接到所述第三NMOS。所述第四电流镜像电路具有在电源电压的端子和地之间与所述第四NMOS串联连接的第四PMOS，所述第四电流镜像电路可被配置为将流过所述第四NMOS的电流传输到所述信号产生电路。
所述信号产生电路可包括输出电流镜像电路和充放电电路，所述输出电流镜像电路具有以电流镜像结构连接到所述隔离电路的第五PMOS。所述充放电电路包括连接在所述第五PMOS和地之间的电容器，可被配置为基于流过所述第五PMOS的所述偏置电流和与所述电容器并联连接的开关元件的开关操作来执行所述电容器的充电和放电，并且产生所述振荡信号，其中，所述充放电电路响应于所述控制电路的所述控制信号来执行所述开关元件的所述开关操作。所述控制电路可包括比较电路和放电逻辑电路。所述比较电路将所述振荡信号与所述参考电压进行比较，可被配置为输出具有根据比较结果的电平的比较信号。所述放电逻辑电路可被配置为将来自所述比较电路的所述比较信号延迟预设时间，将延迟的信号反相以产生延迟反相信号，并且使用所述延迟反相信号和所述比较信号产生具有所述恒定放电时间的所述控制信号。
所述放电逻辑电路可包括延迟器、反相器和逻辑与电路，所述延迟器被配置为将来自所述比较电路的所述比较信号延迟所述预设时间，所述反相器被配置为将通过所述延迟器的信号反相并且输出所述延迟反相信号，所述逻辑与电路被配置为执行所述比较信号和所述延迟反相信号之间的与运算，以产生具有所述恒定放电时间的所述控制信号。
在所述第一PMOS和所述第二PMOS的电流镜像结构中，所述第一PMOS的栅极可连接到所述第二PMOS的栅极。
在另一总体方面，一种振荡器电路包括偏置电路、信号产生电路和控制电路。所述偏置电路包括以电流镜像结构彼此连接的第一P沟道金属氧化物半导体(PMOS)和第二PMOS，以产生参考电流。所述第一PMOS的栅极连接到所述第二PMOS的栅极，并且所述偏置电路被配置为基于所述参考电流和偏置电阻器产生参考电压。所述信号产生电路被配置为基于所述参考电流来产生偏置电流，使用所述偏置电流执行电容器的充电和放电，并且基于所述电容器的充电和放电产生振荡信号。所述控制电路被配置为基于所述参考电压和所述振荡信号来产生控制所述电容器的充电和放电的具有恒定放电时间的控制信号。
所述振荡信号的周期可根据所述偏置电阻器的电阻值和所述电容器的电容来确定。
在所有的附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
附图说明
图1是示出振荡器电路的示例的示图。
图2是示出振荡器电路的示例的示图。
图3是示出图1的振荡器电路的内部电路的示图。
图4是示出图2的振荡器电路的内部电路的示图。
图5是示出控制电路的内部电路的示例的示图。
图6是示出图5的主要信号的时序图的示图。
图7是示出温度和振荡频率之间的关系的曲线图。
在所有的附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明和便利起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，在此所描述的方法、设备和/或系统的各种改变、修改及等同物将是显而易见的。例如，在此描述的操作的顺序仅仅是示例，并且不限于在此阐述的顺序，而是除了必须按照特定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。
在此描述的特征可以以不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例，仅仅为了示出在理解本申请的公开内容之后将是显而易见的实现在此描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
在整个说明书中，当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此使用的，术语“和/或”包括相关所列项中的任意一个和任意两个或更多个的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分将不受这些术语限制。更确切地说，这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。这样的空间相对术语意在除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件在“上方”或“上面”的元件于是将相对于所述另一元件在“下方”或“下面”。因此，术语“上方”根据装置的空间方位包括“上方”和“下方”两种方位。装置还可以以其他方式(例如，旋转90度或者处于其他方位)定位，并且将相应地解释在此使用的空间相对术语。
在此使用的术语仅用于描述各种示例，并且将不用于限制本公开。除非上下文另外清楚指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
在此描述的示例的特征可以以在理解本申请的公开内容之后将显而易见的各种方式进行组合。此外，虽然在此描述的示例具有多种构造，但在理解本申请的公开内容之后将显而易见的其他构造是可行的。
图1是示出振荡器电路的示例的示图。
在图1中，振荡器电路可包括偏置电路100、信号产生电路300和控制电路400。在此，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而全部示例和实施例不限于此。
偏置电路100可基于参考电流Iref和偏置电阻器RB来产生参考电压Vref。
作为示例，偏置电路100可包括偏置电阻器RB并且基于参考电流Iref和偏置电阻器RB来确定参考电压Vref。
例如，偏置电路100可包括第一电流镜像电路110、自偏置电路120和偏置电阻器RB。
第一电流镜像电路110和自偏置电路120可产生参考电流Iref。
偏置电阻器RB可基于参考电流Iref产生参考电压Vref。
信号产生电路300可基于参考电流Iref产生偏置电流Ib，使用偏置电流Ib执行电容器C5的充电和放电，并且基于电容器C5的充电和放电产生振荡信号Vc。
作为示例，信号产生电路300可包括输出电流镜像电路310和充放电电路320。
输出电流镜像电路310可以以电流镜像结构连接到第一电流镜像电路110，以基于参考电流Iref产生偏置电流Ib。
充放电电路320可使用偏置电流Ib对电容器C5执行充电和放电，并且基于对电容器C5的充电和放电产生振荡信号Vc。
作为示例，充放电电路320可包括电容器C5和开关元件SW。电容器C5和开关元件SW可操作为基于偏置电流Ib执行充电和放电。
例如，充放电电路320的开关元件SW可响应于从控制电路400输入的控制信号SC而导通。在这种情况下，电容器C5可操作为被充电。当充放电电路320的开关元件SW响应于控制电路400的控制信号SC而断开时，电容器C5可操作为被放电。即，开关元件SW可响应于控制信号SC执行开关操作。
作为示例，信号产生电路300可包括使用偏置电流Ib来充电的电容器C5，并且基于偏置电阻器RB和电容器C5来确定振荡信号Vc的周期T。
控制电路400可基于参考电压Vref和振荡信号Vc产生具有恒定放电时间的控制信号SC，以控制电容器C5的充电和放电。
例如，控制电路400可包括比较电路410和放电逻辑电路420。
比较电路410可将振荡信号Vc与参考电压Vref进行比较，并且输出具有根据比较结果的电平的比较信号SA。
作为示例，作为将振荡信号Vc与参考电压Vref进行比较的结果，比较电路410可在振荡信号Vc的电压大小小于参考电压Vref的电压大小时产生具有截止电平的控制信号SC，并且在振荡信号Vc的电压大小大于参考电压Vref的电压大小时产生具有导通电平的控制信号SC。
放电逻辑电路420可使用来自比较电路410的比较信号SA来产生具有恒定放电时间的控制信号SC。
振荡信号Vc的周期T可根据偏置电阻器RB的电阻值和电容器C5的电容来确定。
在本公开中的各个附图中，可省略对于由相同附图标记表示和具有相同功能的组件的不必要的重复描述，并且将描述各个附图中的差异。
图2是示出振荡器电路的示例的示图。将省略关于图2的振荡器电路的与图1的振荡器电路重复的描述，并且以下描述将集中于图2的振荡器电路与图1的振荡器电路的差异。
在图2中，偏置电路100还可包括隔离电路130。
隔离电路130可连接在第一电流镜像电路110和信号产生电路300之间，同时隔离电路130以电流镜像结构连接到第一电流镜像电路110以将参考电流Iref传输到信号产生电路300，并且可阻隔来自信号产生电路300的噪声或抖动。
作为示例，隔离电路130可包括第二电流镜像电路131、第三电流镜像电路132和第四电流镜像电路133。
在图1和图2中，信号产生电路300可包括输出电流镜像电路310以及充放电电路320。
作为示例，输出电流镜像电路310可包括以电流镜像结构连接到第一电流镜像电路110的P沟道金属氧化物半导体(PMOS)PM5。
作为示例，充放电电路320可包括彼此并联连接的电容器C5和开关元件SW。
控制电路400可包括比较电路410和放电逻辑电路420。
比较电路410可将振荡信号Vc与参考电压Vref进行比较，并且输出具有根据比较结果的电平的比较信号SA。
放电逻辑电路420可基于来自比较电路410的比较信号SA产生具有恒定放电时间的控制信号SC。
信号产生电路300可以以电流镜像结构连接到偏置电路100。信号产生电路300可基于相对于偏置电路100的电流镜像比来产生偏置电流Ib，使用偏置电流Ib执行充电和放电，并且基于充电和放电来产生振荡信号Vc。
图3是示出图1的振荡器电路的内部电路的示图。图4是示出图2的振荡器电路的内部电路的示图。
在图3和图4中，第一电流镜像电路110可包括第一PMOS PM11和第二PMOS PM12，第一PMOS PM11和第二PMOS PM12连接到电源电压VDD的端子并且以电流镜像结构彼此连接，并且第一电流镜像电路110可产生参考电流Iref。第一PMOS PM11可具有栅极-漏极连接结构。
自偏置电路120可包括连接到第一电流镜像电路110的第一N沟道金属氧化物半导体(NMOS)NM11和第二NMOS NM12。第一NMOS NM11的栅极和第二NMOS NM12的漏极可彼此连接。第一NMOS NM11的源极和第二NMOS NM12的栅极可彼此连接。第一NMOS NM11的源极和第二NMOS NM12的栅极可连接到偏置电阻器RB，并且第二NMOS NM12的源极可连接到地。
偏置电阻器RB可连接在第一NMOS NM11的源极和地之间，并且可基于参考电流Iref产生参考电压Vref。
作为示例，输出电流镜像电路310可包括PMOS PM5，PMOS PM5以具有电流镜像比的电流镜像结构连接到第一电流镜像电路110。例如，输出电流镜像电路310可基于第一电流镜像电路110的第一PMOS PM11与PMOS PM5的尺寸比来产生从参考电流Iref进行电流镜像的偏置电流Ib。
作为示例，充放电电路320的开关元件SW可包括根据控制信号SC执行开关操作的输出NMOS NM5。
电容器C5可操作为基于流过PMOS PM5的偏置电流Ib，根据输出NMOS NM5的开关操作而被充电和放电。
因此，充放电电路320可产生振荡信号Vc。
在图4中，偏置电路100的第一电流镜像电路110可包括以电流镜像结构彼此连接的第一PMOS PM11和第二PMOS PM12，并且产生参考电流Iref。
偏置电路100的自偏置电路120可包括第一NMOS NM11和第二NMOS NM12，第一NMOSNM11和第二NMOS NM12连接到第一电流镜像电路110并且具有栅极-源极连接和栅极-漏极连接。
偏置电路100的偏置电阻器RB可连接在第一NMOS NM11的源极和地之间，并且可基于参考电流Iref产生参考电压Vref。
隔离电路130可以以电流镜像结构连接到第一电流镜像电路110以将参考电流Iref传输到信号产生电路300，并且可阻隔来自信号产生电路300的噪声或抖动。
在图2和图4中，隔离电路130可包括第二电流镜像电路131、第三电流镜像电路132和第四电流镜像电路133。
第二电流镜像电路131可包括以电流镜像结构连接到第一电流镜像电路110的第三PMOS PM21。
作为示例，第三PMOS PM21可被设置为相对于第一电流镜像电路110的第一PMOSPM11具有电流镜像比。第三电流镜像电路132可包括第三NMOS NM21和第四NMOS NM22，第三NMOS NM21与第三PMOS PM21在电源电压VDD的端子与地之间串联连接，第四NMOS NM22以电流镜像结构连接到第三NMOS NM21。
第四电流镜像电路133可包括在电源电压VDD的端子和地之间串联连接到第四NMOS NM22的第四PMOS PM22，以将流过第四NMOS NM22的电流传输到信号产生电路300。输出电流镜像电路310可具有以电流镜像结构连接到隔离电路130的第五PMOS PM5。
振荡信号Vc的周期T可通过将偏置电阻器RB的电阻值Rv乘以电容器C5的电容Cv(Rv×Cv)来确定。
图5是示出控制电路的内部电路的示例的示图。
在图5中，如上所述，控制电路400可包括比较电路410和放电逻辑电路420。
比较电路410可包括比较器Comp。比较器Comp可将振荡信号Vc与参考电压Vref进行比较，并且输出具有根据比较结果的电平的比较信号SA。
放电逻辑电路420可将来自比较电路410的比较信号SA延迟预设时间，将延迟的信号反相以产生延迟反相信号SB，并使用延迟反相信号SB和比较信号SA产生具有恒定放电时间的控制信号SC。
例如，放电逻辑电路420可包括延迟器421、反相器422和逻辑与电路423。
延迟器421可将来自比较电路410的比较信号SA延迟预设时间。
反相器422可将通过延迟器421的信号反相并且输出延迟反相信号SB。
逻辑与电路423可执行比较信号SA与延迟反相信号SB之间的与运算以产生具有恒定放电时间的控制信号SC。
作为示例，逻辑与电路423可包括一个与门。作为另一示例，逻辑与电路423可包括与非门423-1和另一反相器423-2。
图6是示出图5的主要信号的时序图的示图。
在图6中，SA是从比较电路410输出的比较信号，SB是从延迟器421和反相器422输出的延迟反相信号，SC是从逻辑与电路423输出的控制信号。
在图6中，控制信号SC可保持在高电平持续与由延迟器421预设的延迟时间T2对应的时间，以保持与温度的改变无关的恒定的放电时间。
在图1至图6中，振荡信号Vc的周期T可通过将偏置电阻器RB的电阻值Rv乘以电容器C5的电容Cv(Rv×Cv)来确定。
更详细地，在振荡器电路中，电容器C5被充电的总电荷量Q可通过将电容Cv乘以电压V来获得，并且由以下式1表示。
式1：
Q＝Cv×V
在振荡器电路中，在电容器C5中流动的电流I可由以下式2表示。
式2：
I＝Q/(T1+T2)≒(Cv×V)/T1(如果T1>>T2，则T≒T1)，即，T1≒(Cv×V)/I
在式1和式2中，图6中示出的周期T为“T1+T2”。这里，T1远大于T2(T1>>T2)。如果T2可被忽略，则周期T可与T1近似相同。
为了将式2的周期T表达为V和I与温度无关的函数，可将V＝Vref＝Iref×Rv和I＝Iref应用于式2。结果，可获得下面描述的式3。
式3：
T1＝(Cv×V)/I＝[Cv×(Iref×Rv)]/[Iref]＝Cv×Rv。
在式3中，Cv是电容器C5的电容，Rv是偏置电阻器RB的电阻值。
在式3中，周期T(＝T1)可表示为电容器C5的电容Cv与偏置电阻器RB的电阻值Rv的乘积。这里，可以看出，周期T由与温度无关的常数项确定。因此，在本公开的振荡器电路中，周期可以是与电源电压和温度彼此无关的频率函数。
图7是示出温度与振荡频率之间的关系的曲线图。
在图7中，G1是传统的振荡器电路中的温度与振荡频率之间的关系的曲线图，G2是根据本公开的振荡器电路中的温度与振荡频率之间的关系的曲线图。
参照图7的G1和G2，可以从本公开的振荡器电路中的温度与振荡频率之间的关系的曲线图G2看出，所公开的振荡器电路对温度的改变不敏感，从而能够实现更稳定的振荡操作。
如上所述，根据本公开中的示例，可减小噪声和抖动的不利影响。此外，在没有带隙基准电路的情况下也可产生与温度和电压无关的振荡信号。
此外，可执行与温度无关的振荡操作，从而减小基于温度的改变率并且减小输出频率的改变。
因此，可实现更稳定的时序裕度，可提高量产率，并且还可提高电路稳定性。
虽然本公开包括具体示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在形式和细节上对这些示例做出各种改变。在此描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为是可适用于其它示例中的类似特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的方式组合所描述的系统、架构、装置或电路中的组件，和/或由其他组件或其等同物来替换或者添加所描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的全部变型将被解释为被包含在本公开中。

Claims (20)

1.一种振荡器电路，包括：
偏置电路，被配置为基于参考电流和偏置电阻器产生参考电压；
信号产生电路，被配置为基于所述参考电流产生偏置电流，使用所述偏置电流执行电容器的充电和放电，并且基于所述电容器的充电和放电产生振荡信号；以及
控制电路，被配置为基于所述参考电压和所述振荡信号产生具有恒定放电时间的控制信号，所述控制信号控制所述电容器的充电和放电。
2.根据权利要求1所述的振荡器电路，其中，所述振荡信号的周期根据所述偏置电阻器的电阻值和所述电容器的电容来确定。
3.根据权利要求2所述的振荡器电路，其中，所述偏置电路包括：
第一电流镜像电路，包括以电流镜像结构彼此连接的第一P沟道金属氧化物半导体PMOS和第二PMOS，所述第一电流镜像电路被配置为产生所述参考电流；
自偏置电路，包括连接到所述第一电流镜像电路的第一N沟道金属氧化物半导体NMOS和第二NMOS，所述第一NMOS和所述第二NMOS具有栅极-源极连接和栅极-漏极连接；以及
所述偏置电阻器，连接在所述第一NMOS的源极和地之间，基于所述参考电流产生所述参考电压。
4.根据权利要求2所述的振荡器电路，其中，所述偏置电路包括：
第一电流镜像电路，包括以电流镜像结构彼此连接的第一PMOS和第二PMOS，所述第一电流镜像电路被配置为产生所述参考电流；
自偏置电路，包括连接到所述第一电流镜像电路的第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS具有栅极-源极连接和栅极-漏极连接；
所述偏置电阻器，连接在所述第一NMOS的源极和地之间，基于所述参考电流产生所述参考电压；以及
隔离电路，以电流镜像结构连接到所述第一电流镜像电路，被配置为将所述参考电流传输到所述信号产生电路，并且阻隔来自所述信号产生电路的噪声或抖动。
5.根据权利要求4所述的振荡器电路，其中，所述隔离电路包括：
第二电流镜像电路，具有以电流镜像结构连接到所述第一电流镜像电路的第三PMOS；
第三电流镜像电路，具有第三NMOS和第四NMOS，所述第三NMOS在电源电压的端子和地之间串联连接到所述第三PMOS，所述第四NMOS以电流镜像结构连接到所述第三NMOS；以及
第四电流镜像电路，具有在所述电源电压的端子和地之间与所述第四NMOS串联连接的第四PMOS，所述第四电流镜像电路被配置为将流过所述第四NMOS的电流传输到所述信号产生电路。
6.根据权利要求5所述的振荡器电路，其中，所述信号产生电路包括：
输出电流镜像电路，具有以电流镜像结构连接到所述隔离电路的第五PMOS；以及
充放电电路，包括连接在所述第五PMOS和地之间的所述电容器，所述充放电电路被配置为基于流过所述第五PMOS的所述偏置电流和与所述电容器并联连接的开关元件的开关操作来执行所述电容器的充电和放电，并且产生所述振荡信号，其中，所述充放电电路响应于所述控制电路的所述控制信号来执行所述开关元件的所述开关操作。
7.根据权利要求6所述的振荡器电路，其中，所述控制电路包括：
比较电路，被配置为将所述振荡信号与所述参考电压进行比较，并且输出具有根据比较结果的电平的比较信号；以及
放电逻辑电路，被配置为将来自所述比较电路的所述比较信号延迟预设时间，将延迟的信号反相以产生延迟反相信号，并且使用所述延迟反相信号和所述比较信号来产生具有所述恒定放电时间的所述控制信号。
8.根据权利要求7所述的振荡器电路，其中，所述放电逻辑电路包括：
延迟器，被配置为将来自所述比较电路的所述比较信号延迟所述预设时间；
反相器，将通过所述延迟器的信号反相并且输出所述延迟反相信号；以及
逻辑与电路，被配置为执行所述比较信号和所述延迟反相信号之间的与运算，以产生具有所述恒定放电时间的所述控制信号。
9.根据权利要求3所述的振荡器电路，其中，在所述第一PMOS和所述第二PMOS彼此连接的所述电流镜像结构中，所述第一PMOS的栅极连接到所述第二PMOS的栅极。
10.一种振荡器电路，包括：
偏置电路，被配置为基于参考电流产生参考电压；
信号产生电路，以电流镜像结构连接到所述偏置电路，被配置为基于相对于所述偏置电路的电流镜像比来产生偏置电流，使用所述偏置电流执行充电和放电，并且基于所述信号产生电路的充电和放电产生振荡信号；以及
控制电路，被配置为基于所述参考电压和所述振荡信号产生具有恒定放电时间的控制信号，以控制所述信号产生电路的充电和放电。
11.根据权利要求10所述的振荡器电路，其中，所述振荡信号的周期根据偏置电阻器的电阻值和电容器的电容来确定。
12.根据权利要求11所述的振荡器电路，其中，所述偏置电路包括：
第一电流镜像电路，包括以电流镜像结构彼此连接的第一P沟道金属氧化物半导体PMOS和第二PMOS，所述第一电流镜像电路被配置为产生所述参考电流；
自偏置电路，包括连接到所述第一电流镜像电路的第一N沟道金属氧化物半导体NMOS和第二NMOS，所述第一NMOS和所述第二NMOS具有栅极-源极连接和栅极-漏极连接；以及
所述偏置电阻器，连接在所述第一NMOS的源极和地之间，基于所述参考电流产生所述参考电压。
13.根据权利要求10所述的振荡器电路，其中，所述偏置电路包括：
第一电流镜像电路，包括以电流镜像结构彼此连接的第一PMOS和第二PMOS，所述第一电流镜像电路被配置为产生所述参考电流；
自偏置电路，包括连接到所述第一电流镜像电路的第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS具有栅极-源极连接和栅极-漏极连接；
偏置电阻器，连接在所述第一NMOS的源极和地之间，被配置为基于所述参考电流产生所述参考电压；以及
隔离电路，以电流镜像结构连接到所述第一电流镜像电路，被配置为将所述参考电流传输到所述信号产生电路，并且阻隔来自所述信号产生电路的噪声或抖动。
14.根据权利要求13所述的振荡器电路，其中，所述隔离电路包括：
第二电流镜像电路，具有以电流镜像结构连接到所述第一电流镜像电路的第三PMOS；
第三电流镜像电路，具有第三NMOS和第四NMOS，所述第三NMOS在电源电压的端子和地之间串联连接到所述第三PMOS，所述第四NMOS以电流镜像结构连接到所述第三NMOS；以及
第四电流镜像电路，具有在电源电压的端子和地之间串联连接到所述第四NMOS的第四PMOS，所述第四电流镜像电路被配置为将流过所述第四NMOS的电流传输到所述信号产生电路。
15.根据权利要求14所述的振荡器电路，其中，所述信号产生电路包括：
输出电流镜像电路，具有以电流镜像结构连接到所述隔离电路的第五PMOS；以及
充放电电路，包括连接在所述第五PMOS和地之间的电容器，所述充放电电路被配置为基于流过所述第五PMOS的所述偏置电流和并联连接到所述电容器的开关元件的开关操作来执行所述电容器的充电和放电，并且产生所述振荡信号，其中，所述充放电电路响应于所述控制电路的所述控制信号来执行所述开关元件的所述开关操作。
16.根据权利要求15所述的振荡器电路，其中，所述控制电路包括：
比较电路，将所述振荡信号与所述参考电压进行比较，被配置为输出具有根据比较结果的电平的比较信号；以及
放电逻辑电路，被配置为将来自所述比较电路的所述比较信号延迟预设时间，将延迟的信号反相以产生延迟反相信号，并且使用所述延迟反相信号和所述比较信号产生具有所述恒定放电时间的所述控制信号。
17.根据权利要求16所述的振荡器电路，其中，所述放电逻辑电路包括：
延迟器，被配置为将来自所述比较电路的所述比较信号延迟所述预设时间；
反相器，被配置为将通过所述延迟器的信号反相并且输出所述延迟反相信号；以及
逻辑与电路，被配置为执行所述比较信号和所述延迟反相信号之间的与运算，以产生具有所述恒定放电时间的所述控制信号。
18.根据权利要求12所述的振荡器电路，其中，在所述第一PMOS和所述第二PMOS彼此连接的电流镜像结构中，所述第一PMOS的栅极连接到所述第二PMOS的栅极。
19.一种振荡器电路，包括：
偏置电路，包括以电流镜像结构彼此连接的第一P沟道金属氧化物半导体PMOS和第二PMOS，以产生参考电流，其中，所述第一PMOS的栅极连接到所述第二PMOS的栅极，并且所述偏置电路被配置为基于所述参考电流和偏置电阻器产生参考电压；
信号产生电路，被配置为基于所述参考电流来产生偏置电流，使用所述偏置电流执行电容器的充电和放电，并且基于所述电容器的充电和放电产生振荡信号；以及
控制电路，被配置为基于所述参考电压和所述振荡信号来产生具有恒定放电时间的控制信号，以控制所述电容器的充电和放电。
20.根据权利要求19所述的振荡器电路，其中，所述振荡信号的周期根据所述偏置电阻器的电阻值和所述电容器的电容来确定。
CN202010553315.4A 2020-01-17 2020-06-17 振荡器电路 Pending CN113141159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0006575 2020-01-17
KR1020200006575A KR20210092987A (ko) 2020-01-17 2020-01-17 잡음 및 지터에 둔감한 발진회로

Publications (1)

Publication Number Publication Date
CN113141159A true CN113141159A (zh) 2021-07-20

Family

ID=76094564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010553315.4A Pending CN113141159A (zh) 2020-01-17 2020-06-17 振荡器电路

Country Status (3)

Country Link
US (1) US11025233B1 (zh)
KR (1) KR20210092987A (zh)
CN (1) CN113141159A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9001017A (nl) 1990-04-27 1991-11-18 Philips Nv Bufferschakeling.
KR100886993B1 (ko) 2006-12-27 2009-03-04 재단법인서울대학교산학협력재단 온도 보상 기능을 갖춘 ｃｍｏｓ 발진기 및 그 보상 방법
US9287823B1 (en) * 2014-09-15 2016-03-15 Nuvoton Technology Corporation Method and apparatus of a self-biased RC oscillator and ramp generator
CN107925384B (zh) 2015-09-02 2022-04-29 美光科技公司 用于温度独立振荡器的设备及方法
CN109314489A (zh) * 2017-05-27 2019-02-05 深圳市汇顶科技股份有限公司 振荡电路及用户设备

Also Published As

Publication number Publication date
US11025233B1 (en) 2021-06-01
KR20210092987A (ko) 2021-07-27

Similar Documents

Publication Publication Date Title
KR960005193B1 (ko) 발진 회로
JP3594631B2 (ja) 電源に対して補償されたｍｏｓ発振回路
KR102509824B1 (ko) 발진기
US7176740B2 (en) Level conversion circuit
US5136181A (en) Power-on-reset circuit
US7304530B2 (en) Utilization of device types having different threshold voltages
US7199641B2 (en) Selectably boosted control signal based on supply voltage
JPH01200816A (ja) リング発振器
US6384652B1 (en) Clock duty cycle correction circuit
JP2006510309A (ja) 温度補償型ｒ−ｃ発振器
JP3335183B2 (ja) バッファ回路
JPH0323709A (ja) 遅延回路
JPH08294267A (ja) 昇圧回路
US7030707B2 (en) Oscillator circuits and methods that change frequency in inverse proportion to power source voltage
CN115480606A (zh) 电压调节器和具有其的半导体存储器装置
US7126434B2 (en) Oscillator circuit for semiconductor device
KR100422442B1 (ko) 전류원을 사용한 지연회로
JPWO2020175209A1 (ja) スパイク生成回路、情報処理回路、電力変換回路、検出器および電子回路
CN113141159A (zh) 振荡器电路
US8487648B2 (en) Semiconductor integrated circuit
CN113050748A (zh) 振荡器电路
CN111446949A (zh) 上电复位电路和集成电路
JP2022156805A (ja) 遅延回路、及び遅延回路の制御方法
JP2011065208A (ja) 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器
US9525382B2 (en) Oscillation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination