NL9001017A - Bufferschakeling. - Google Patents

Description

Bufferschakeling.

De uitvinding heeft betrekking op een bufferschakeling voor het op een uitgangsklem aanbieden van een uitgangssignaal dat nagenoeg overeenkomt met een op een eerste ingangsklem aangeboden referentiespanning.

Een dergelijke bufferschakeling wordt gebruikt om een op een ingangsklem aangeboden referentiespanning gebufferd aan een uitgangsklem aan te bieden. De buffering bestaat in casu uit het aanbieden van een uitgangssignaal dat zoveel mogelijk overeenkomt met de aangeboden referentiespanningswaarde, waarbij het uitgangssignaal in staat is een uitgangsstroom te leveren die vele malen groter is dan de stroom die door de op de ingangsklem aangeboden referentiespanning geleverd kan worden. Een dergelijke bufferschakeling kan daar gebruikt worden waar behoefte bestaat aan een referentiespanningsbron met een groot stroomleverend vermogen, bijvoorbeeld een voedingsspanningsgenerator voor de opwekking van bijvoorbeeld 3,3 V op een geïntegreerd circuit, waarbij de voedingsspanningsgenerator zelf door een 5 V voedingsspanning gevoed wordt. Aan dergelijke bufferschakelingen worden in de praktijk veelal de volgende, vaak tegenstrijdige eisen gesteld. Zij moeten in staat zijn om een aan hun uitgang aangesloten belasting aan te kunnen sturen op een correcte wijze, ook wanneer de belasting in de tijd gezien plotseling variëert. Zij moeten in staat zijn om een sterk wisselende uitgangsstroom te kunnen leveren en mogen daarbij geen oscillatieneigingen vertonen. Tevens dienen de bufferschakelingen zo min mogelijk temperatuurafhankelijk te zijn en dienen zij een zo gering mogelijk ruststroomverbruik te hebben.

Het is onder meer een doel van de uitvinding te voorzien in een bufferschakling die slechts een zeer gering ruststroomverbruik heeft, maar toch een grote uitgangsstroom kan leveren, waarbij de bufferschakeling temperatuur gecompenseerd is en geen oscillatieneigingen heeft.

Daartoe heeft een bufferschakeling volgens de uitvinding het kenmerk dat, de bufferschakeling omvat: - een ingangstransistor met een stuurelektrode en een eerste en een tweede hoofdelektrode, waarbij de stuurelektrode met de eerse ingangsklem, de eerste hoofdelektrode met de uitgangsklem en de tweede hoofdelektrode met een tweede ingangsklem voor de ontvangst of afgifte van een referentiestroom is verbonden; - een spanningsstroomomzetschakeling met een ingang voor de ontvangst van een stuurspanning en een uitgang voor de afgifte van een met de stuurspanning samenhangende uitgangsstroom, waarvan de ingang en de uitgang met respektievelijk de tweede en de eerste hoofdelektrode van de ingangstransistor is verbonden, waar bij een toename respektievelijk afname van de stuurspanning de uitgangsstroom afneemt respektievelijk toeneemt.

Doordat de ingangstransistor bij een onbelaste uitgangsklem van de bufferschakeling een constante referentiestroom voert, en de stuurelektrode van de ingangstransistor een constante referentiespanning ontvangt, neemt de uitgangsklem een constante spanningswaarde aan die afhangt van de referentiestroom en de referentiespanning en het type transistor (bijvoorbeeld bipolaire of veld-effekt transistor) en diens geometrische afmetingen. Bij een vast gekozen waarde van de referentiestroom en referentiespanning, en een eenmaal gekozen type transistor en diens afmetingen, levert de uitgangsklem aldus in onbelaste toestand een constante uitgangsspanning. Indien de spanning op de uitgangsklem ten gevolge van een stroomafname middels een belasting nu enigszins daalt, zal de ingangstransistor minder sturing ontvangen en daardoor minder stroom voeren. Als gevolg hiervan daalt de stuurspanning op de ingang van de spanningsstroomomzetter, waardoor de spanningsstroomomzetter meer uitgangsstroom naar de uitgangsklem voert. Hierdoor neemt de spanning op de uitgangsklem toe en wordt een initiële daling van de spanning ten gevolge van de belasting tegengewerkt. Indien de spanning op de uitgangsklem stijgt ten gevolge van een vermindering van de belasting of eventueel ten gevolge van een te grote uitgangsstroom afkomstig van de spanningsstroomomzetter, zal de ingangstransistor meer sturing ontvangen en meer stroom doen geleiden. Als gevolg hiervan neemt de stuurspanning op de ingang van de spanningsstroomomzetter toe en neemt de uitgangsstroom van de spanningsstroomomzetter af. Hierdoor wordt eveneens een spanningstoename op de uitgangsklem tegengewerkt. Aldus is een bufferschakeling gerealiseerd die een constante spanning op diens uitgangsklem levert.

Het ruststroomverbuik van de bufferschakeling volgens de uitvinding is slechts zeer gering, aangezien de waarde van de referentiestroom zeer klein gekozen kan worden en in principe onafhankelijk is van het stroomleverend vermogen van de spanningsstroomomzetter. Simulaties hebben aangetoond dat een bufferschakeling volgens de uitvinding oscillatievrij is en in grote mate temperatuur-onafhankelijk is.

Een uitvoeringsvorm van een bufferschakeling volgens de uitvinding heeft het kenmerk, dat de spanningsstroomomzetschakeling een stuurtransistor en een stroomspiegel omvat, waarbij in een hoofdstroombaan van de stuurtransistor een ingangsketen van de stroomspiegel is opgenomen, en een uitgangsketen van de stroomspiegel met de uitgang van de spanningsstroomomzetschakeling is verbonden, waarbij de ingang van de spanningsstroomomzetschakeling met een stuurelektrode van de stuurtransistor is verbonden.

Middels de stuurtransistor wordt de hoeveelheid stroom door een ingangsketen van de stroomspiegel bepaald. Door de stroomspiegelwerking kan een grotere stroom via de uitgangsketen van de stroomspiegel aan de uitgangsklem worden geleverd. Derhalve kan de stroom door de ingangsketen van de stroomspiegel toch klein gekozen worden, waardoor het ruststrooraverbruik zeer gering is. Een dergelijke spanningsstroomomzetschakeling in de bufferschakeling volgens de uitvinding, levert een zeer stabiele bufferschakeling op die geen of nagenoeg geen oscillatieneigingen vertoont.

De uitvinding zal nu aan de hand van in de tekening weergegeven uitvoeringsvoorbeelden worden toegelicht, in welke tekening: figuur 1 een uitvoeringsvorm van een bufferschakeling volgens de uitvinding toont, en figuur 2 een voorkeursuitvoering van een gedeelte van een bufferschakeling volgens de uitvinding laat zien.

In figuur 1 is een uitvoeringsvorm van een bufferschakeling volgens de uitvinding weergegeven. De bufferschakeling bevat PMOS-transistoren P1 tot en met P7, NMOS-transistoren N1 tot en met N4 en een tweetal capacitieve elementen C1 en C2. De gate van PMOS-transistor P1 is met een ingangsklem verbonden voor de ontvangst (of afgifte) van een referentiestroom IREF, terwijl de drain en source van transistor P1 met respektievelijk de eerste voedingsklem VSS en de drain van PMOS-transistor P3 is verbonden. De gate van transistor P3 is met diens drain en de gate van PMOS-transistor P4 verbonden. De sources van transistoren P3 en P4 zijn verbonden met de tweede voedingsklem VDD. De gate van PMOS-transistor P2 is met een eerste ingangsklem verbonden voor de ontvangst van een aangeboden referentiespanning VREF. De source en drain van transistor P2 is met respektievelijk de drain van transistor P4 en de gate van transistor P1 verbonden. De drain van transistor P4 is verbonden met een knooppunt A en de source van PMOS-transistor P5. De drain van transistor P5 is met de drain en gate van NMOS-transistor N3 én de gates van NMOS-transistoren N1, N2 en N4 verbonden. De source van transistor N3 is met de drain van transistor N1 verbonden en de sources van transistoren N1 en N2 zijn met de eerste voedingsklem VSS verbonden. De drain van transistor N2 is met de source van transistor N4 verbonden en de drain van transistor N4 is met de drain van PMOS-transistor P6 verbonden. De sources van PMOS-transistoren P6 en P7 zijn met de tweede voedingsklem VDD verbonden. De gates van transistoren P6 en P7 zijn met elkaar en de drain van transistor P6 verbonden. De drain van transistor P7 is met een uitgangsklem VOUT en de gate van transistor P5 verbonden. Tussen uitgangsklem VOUT en het gemeenschappelijk verbindingspunt van transistoren N2 en N4 is een capacitief element C1 opgenomen. Capacitief element C2 en stroombron ILOAD geven schematisch een aan te sluiten belasting aan met capaciteit C2 en een verbruikersstroom ILOAD.

De werking van de in figuur 1 weergegeven schakeling is als volgt. Transistor P2 ontvangt op diens gate een referentiespanning VREF en voert een referentiestroom IREF. Aangezien het gate-source voltage VGS van transistor P2 van diens hoofdstroom afhangt, neemt knooppunt A een voltage aan dat gelijk is aan VREF plus het gate-source voltage van transistor P2. Indien nu knooppunt A door een belasting in spanning daalt (via transistoren P5, N3 en N1 naar voedingsklem VSS), neemt de gate-source spanning van PMOS-transistor P2 in waarde af, waardoor transistor P2 minder stroom voert. Dit heeft tot gevolg dat de referentiestroom IREF niet meer in zijn geheel van transistor P2 betrokken wordt, maar gedeeltelijk van de gate van transistor P1. Hierdoor daalt de spanning op de gate van transistor P1, waardoor PMOS-transistor P1 meer hoofdstroom gaat geleiden. Door een op zichzelf bekende stroomspiegelwerking van transistoren P3 en P4, wordt aldus eveneens een grotere stroom gevoerd naar knooppunt A, waardoor de spanning op knooppunt A toeneemt en een initiële daling van de spanning op dit knooppunt ten gevolge van een belastingstoename, wordt tegengewerkt. Bij een spanningstoename van knooppunt A ten gevolge van een belastingsafname, wordt het gate-source voltage van transistor P2 groter waardoor deze transistor meer stroom gaat geleiden. Als gevolg zal de gate van transistor P1 worden opgeladen, aangezien de stroom door transistor P2 groter is dan de referentiestroom IREF, waardoor de gate-source spanning van transistor P1 toe zal nemen. Hierdoor zal transistor P1 minder hoofdstroom doen geleiden en als gevolg van de stroomspiegelwerking van transistoren P3 en P4 zal minder stroom naar knooppunt A worden gevoerd, waardoor aldus een initiële spanningsstijging van knoopput A wordt tegengewerkt. Knooppunt A levert dus een spanning op die nagenoeg constant is en een waarde heeft van VREF plus het gate-source voltage van transistor P2, welk gate-source voltage met behulp van een constante stroom IREF nagenoeg constant is. Door het opnemen van transistoren P1, P3 en P4 in de bufferschakeling volgens de uitvinding, wordt iedere spanningstoename of -afname op knooppunt A tegengewerkt, waardoor knooppunt A een constante spanning met een lage uitgangsimpedantie genereert.

Volgens de uitvinding is het eveneens mogelijk niet knooppunt A als voedingsbron te gebruiken, maar een verdere uitgang VOUT die wordt aangestuurd door middel van additionele transistoren N1 tot en met N4, P6 en P7, zoals in figuur 1 is weergegeven. Bij een daling van de spanning op uitgangsklem VOUT ten gevolge van een toegenomen belasting, wordt het gate-source spanningsverschil van transistor P5 groter (spanning op knooppunt A is constant, zoals reeds in de vorige alinea is aangegeven). Transistor P5 zal aldus meer stroom gaan voeren en deze stroom wordt met behulp van een stroomspiegelwerking van transistoren N1, N3, N2, N4 en P6, P7 vertaald in een stroom naar uitgangsklem VOUT. Aldus wordt meer stroom gevoerd naar uitgangsklem VOUT waardoor diens spanning toeneemt. Bij een spanningstoename op uitgangsklem VOUT, zal transistor P5 minder stroom doen geleiden waardoor door de eerder genoemde stroomspiegelwerking minder stroom naar uitgangsklem VOUT wordt gevoerd. Een spanningstoename wordt aldus tegengewerkt. Uitgangsklem VOUT levert aldus een gestabiliseerde uitgangsspanning met een lage uitgangsimpedantie, welke uitgangsspanning, in tegenstelling tot de spanning op knooppunt A, nagenoeg gelijk is aan de referentiespanning VREF. In de praktijk blijkt de in figuur 1 weergegeven bufferschakleing in grote mate temperatuuronafhankelijk te zijn en is de schakeling voor wat betreft oscillatieneigingen zeer stabiel.

Capacitief element C1 versnelt de reactiesnelheid van de bufferschakeling volgens de uitvinding op snelle variërende belastingen in grote mate en vergroot tevens de stabiliteit van de bufferschakeling op aanzienlijke wijze. Tijdens stationair bedrijf van de schakeling is element C1 opgeladen. Bij een plotselinge belastingtoename op uitgangsklem VOUT, zal de uitgangsspanning op klem VOUT enigszins dalen. Deze spanningsdaling zal kortstondig via element C1 aan de source van NMOS-transistor N4 worden doorgegeven, waardoor transistor N4 tijdelijk een grotere stroom zal voeren. Deze tijdelijke grotere stroom versnelt de ontlading van de parasitaire gate-source capaciteiten CGS van PMOS-transistoren P6 en P7 waardoor transistoren P6 en P7 sneller op een belastingstoename op de uitgangsklem VOUT zullen reageren. Het capacitief element zorgt tevens voor een fasecorrectie op basis van bekende Miller-capaciteit correctiemethodes, waardoor de stabiliteit van de schakeling nog aanzienlijk verbeterd wordt.

In figuur 2 is een voorkeursuitvoeringsvorm van een gedeelte van een bufferschakeling volgens de uitvinding weergegeven. De in figuur 2 weergegeven schakeling kan bij voorkeur gebruikt worden in de bufferschakeling volgens figuur 1. Elementen die overeenkomen met elementen in figuur 1, hebben dezelfde verwijzingstekens c.q. -symbolen gekregen.

De schakeling bevat NMOS-transistoren N11 tot en met N14, PMOS-transistoren P1 en P2 en capacitief element C3. De drain van transistor N11 is met diens gate en met de gate van transistor N13 en met een tweede ingangsklem voor de ontvangst van een referentiestroom IREF verbonden. De source van transistor N11 is met de gate en drain van transistor N12 verbonden. De source van transistor N13 is met de gate en drain van transistor N14 verbonden. De sources van transistoren N12 en N14 zijn met de eerste voedingsklem VSS verbonden. Capacitief element C3 is enerzijds met de source van transistor N13 en anderzijds met uitgangsklem VOÜT van de in figuur 1 weergegeen bufferschakeling verbonden. De drain van transistor N13 is met de gate van transistor P1 verbonden. Transistoren P1 en P2 zijn op dezelfde wijze verbonden met transistoren P3, P5 ectetera als is weergegeven in figuur 1, maar zijn deze transistoren voor de overzichtelijkheid weggelaten.

De werking van de in figuur 2 weergegeven schakeling is als volgt. Transistoren N11, N12, N13 en N14 vormen een stroomspiegel. Een toegevoerde stroom IREF (in tegenstelling tot de schakeling in figuur 1 waar een stroom IREF wordt afgevoerd) door transistoren N11 en N12 wordt gespiegeld in een daarmee evenredige stroom door transistoren N13 en N14. Capacitief element C3 verhoogt hier de reactiesnelheid van de schakeling op plotselinge spanningsveranderingen op uitgangsklem VOÜT ten gevolge van belastingvariaties. Bij een snelle stijging of daling van de uitgangsspanning op uitgangsklem VOÜT wordt een dergelijke stijging of daling tijdelijk aan de source van transistor N13 doorgegeven. Transistor N13 kan dan tijdelijk minder of meer stroom voeren waardoor transistor P2 dan tijdelijk op een kleinere of grotere referentiestroom wordt ingesteld. Deze kleinere of grotere referentiestroom wordt dan via de overige transistoren in de schakeling van figuur 1 vertaald in een tijdelijk kleinere of grotere stroom naar uitgangsklem VOÜT.

Een bufferschakeling volgens de uitvinding kan met vrucht gebruikt worden als voedingsspanningsgenerator voor het genereren van bijvoorbeeld een lagere spanning (bijvoorbeeld 3,3 V) dan de voedingsspanning (bijvoorbeeld 5 V) in een geïntegreerde schakeling.

Claims (7)

1. Bufferschakeling voor het op een uitgangsklem aanbieden van een uitgangssignaal dat nagenoeg overeenkomt met een op een eerste ingangsklem aangeboden referentiespanning, met het kenmerk, dat de bufferschakeling omvat: - een ingangstransistor met een stuurelektrode en een eerste en een tweede hoofdelektrode, waarbij de stuurelektrode met de eerse ingangsklem, de eerste hoofdelektrode met de uitgangsklem en de tweede hoofdelektrode met een tweede ingangsklem voor de ontvangst of afgifte van een referentiestroom is verbonden; - een spanningsstroomomzetschakeling met een ingang voor de ontvangst van een stuurspanning en een uitgang voor de afgifte van een met de stuurspanning samenhangende uitgangsstroom, waarvan de ingang en de uitgang met respektievelijk de tweede en de eerste hoofdelektrode van de ingangstransistor is verbonden, waar bij een toename respektievelijk afname van de stuurspanning de uitgangsstroom afneemt respektievelijk toeneemt.

2. Bufferschakeling volgens conclusie 1, met het kenmerk, dat de spanningsstroomomzetschakeling een stuurtransistor en een strooraspiegel omvat, waarbij in een hoofdstroombaan van de stuurtransistor een ingangsketen van de stroomspiegel is opgenomen, en een uitgangsketen van de stroomspiegel met de uitgang van de spanningsstroomomzetschakeling is verbonden, waarbij de ingang van de spanningsstroomomzetschakeling met een stuurelektrode van de stuurtransistor is verbonden.

3. Bufferschakeling volgens conclusie 1 of 2, met het kenmerk, dat de uitgangsklem van de bufferschakeling via een geleidingskanaal van een uitgangstransistor en een ingangsketen van een verdere stroomspiegel met een voedingsklem is verbonden, waarbij een uitgangsketen van de verdere stroomspiegel met een stuurelektrode van de uitgangstransistor en een verdere uitgangsklem is verbonden, voor het leveren van een uitgangssignaal op de verdere uitgangsklem die nagenoeg overeenkomt met een op de eerste ingangsklem aangeboden referentiespanning.

4. Bufferschakeling volgens conclusie 3, met het kenmerk, dat de ingangsketen van de verdere stroomspiegel het geleidingskanaal van een als diode geschakelde eerste spiegeltransistor omvat, en de uitgangsketen van de verdere stroomspiegel een tweede spiegeltransistor en een als diode geschakelde derde spiegeltransistor omvat, welke derde spiegeltransistor met een vierde spiegeltransistor is gekoppeld, waarbij de vierde spiegeltransistor met de uitgangsketen van de verdere stroomspiegel is verbonden.

5. Bufferschakeling volgens conclusie 4, met het kenmerk, dat tussen de tweede en derde spiegeltransistor tevens het geleidingskanaal van een vijfde spiegeltransistor is opgenomen, waarbij een hoofdelektrode van de tweede spiegeltransistor via een knooppunt met een hoofdelektrode van de vijfde spiegeltransistor is verbonden, en tussen het knooppunt en de verdere uitgang van de bufferschakeling een capacitief element is opgenomen.

6. Bufferschakeling volgens conclusie 3, 4 of 5, met het kenmerk, dat de tweede ingangsklem is verbonden met een ingangsketen van een referentiestroomspiegel, waarvan een uitgangsketen met de stuurelektrode van de stuurtransistor is verbonden, welke uitgangsketen via een verder capacitief element met de verdere uitgang van de bufferschakeling is gekoppeld.

7. Geïntegreerd circuit voorzien van een bufferschakeling volgens één der vorige conclusies.