JPH09308225A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH09308225A JPH09308225A JP14814896A JP14814896A JPH09308225A JP H09308225 A JPH09308225 A JP H09308225A JP 14814896 A JP14814896 A JP 14814896A JP 14814896 A JP14814896 A JP 14814896A JP H09308225 A JPH09308225 A JP H09308225A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- output
- pumping
- pump circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】電源電圧以上の電位を昇圧する際、目標昇圧電
圧に対して、安定的に出力昇圧電位を供給する昇圧回路
の提供。 【解決手段】複数のポンプ回路１１〜１ｎと、複数のポ
ンプ回路を動作させるポンピング信号を発生させるポン
プ信号発生回路５０と、複数の基準電位ＶＲＥＦ１〜Ｖ
ＲＥＦｎを発生する回路４０と、出力昇圧電位を分圧し
た比較電位を発生する回路２０と、複数の基準電位と比
較電位とを比較し動作台数指定信号を出力する比較器３
１〜３ｎと、動作台数指定信号に応じて複数のポンプ回
路のうち指定された台数のポンプ回路に、ポンピング信
号を伝達させる手段６１〜６ｎと、を有し、出力昇圧電
位に応じて昇圧能力を段階的に変化させ、目標昇圧電位
に対する出力昇圧電位の変動幅を小さくすることができ
る。
圧に対して、安定的に出力昇圧電位を供給する昇圧回路
の提供。 【解決手段】複数のポンプ回路１１〜１ｎと、複数のポ
ンプ回路を動作させるポンピング信号を発生させるポン
プ信号発生回路５０と、複数の基準電位ＶＲＥＦ１〜Ｖ
ＲＥＦｎを発生する回路４０と、出力昇圧電位を分圧し
た比較電位を発生する回路２０と、複数の基準電位と比
較電位とを比較し動作台数指定信号を出力する比較器３
１〜３ｎと、動作台数指定信号に応じて複数のポンプ回
路のうち指定された台数のポンプ回路に、ポンピング信
号を伝達させる手段６１〜６ｎと、を有し、出力昇圧電
位に応じて昇圧能力を段階的に変化させ、目標昇圧電位
に対する出力昇圧電位の変動幅を小さくすることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧回路に関し、
特に出力電位を安定的に制御可能な昇圧回路に関する。
特に出力電位を安定的に制御可能な昇圧回路に関する。
【０００２】
【従来の技術】従来、昇圧上限電位の制御を出力、昇圧
電位と基準電位との比較によって行うタイプの昇圧回路
は、例えば特開平４−１３２０８８号公報に示されるよ
うに、不揮発性半導体記憶装置の消去、書込み用高電圧
供給回路において、昇圧の上限値を決めるために設けら
れているトランジスタの破壊防止を目的に用いられてい
る。
電位と基準電位との比較によって行うタイプの昇圧回路
は、例えば特開平４−１３２０８８号公報に示されるよ
うに、不揮発性半導体記憶装置の消去、書込み用高電圧
供給回路において、昇圧の上限値を決めるために設けら
れているトランジスタの破壊防止を目的に用いられてい
る。
【０００３】図１４は、上記特開平４−１３２０８８号
公報に提案される従来の昇圧回路の構成の一例を示した
ものである。図１４を参照して、複数（ｎ個）の昇圧回
路３１１〜３１ｎはいずれも、ゲートとドレインとが接
続されたＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２
を直列に接続し、ゲートとドレインの接続点にポンピン
グ容量Ｃ１、Ｃ２の一端を接続してなり、ポンピング容
量Ｃ１、Ｃ２の他端をポンピング制御信号発生回路３６
０から出力されるポンピング制御信号ＴＣ、ＢＣ（相補
型信号）にそれぞれ接続している。
公報に提案される従来の昇圧回路の構成の一例を示した
ものである。図１４を参照して、複数（ｎ個）の昇圧回
路３１１〜３１ｎはいずれも、ゲートとドレインとが接
続されたＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２
を直列に接続し、ゲートとドレインの接続点にポンピン
グ容量Ｃ１、Ｃ２の一端を接続してなり、ポンピング容
量Ｃ１、Ｃ２の他端をポンピング制御信号発生回路３６
０から出力されるポンピング制御信号ＴＣ、ＢＣ（相補
型信号）にそれぞれ接続している。
【０００４】また、初段のポンプ回路３１１は、ドレイ
ンとゲートとが接続されたＮチャネルＭＯＳトランジス
タＮＴｒ３１を介して、電源端子Ｖｃｃと順方向接続さ
れている。また最終段のポンプ回路３１ｎの出力は、ド
レインとゲートが電源端子Ｖｃｃに接続されたプルアッ
プ用ＮチャネルＭＯＳトランジスタＮＴｒ３２のソース
に接続されて昇圧電位（出力電位）ＶＰＵＭＰとして取
り出されると共に、昇圧電位感知回路３２０の入力端に
接続されている。
ンとゲートとが接続されたＮチャネルＭＯＳトランジス
タＮＴｒ３１を介して、電源端子Ｖｃｃと順方向接続さ
れている。また最終段のポンプ回路３１ｎの出力は、ド
レインとゲートが電源端子Ｖｃｃに接続されたプルアッ
プ用ＮチャネルＭＯＳトランジスタＮＴｒ３２のソース
に接続されて昇圧電位（出力電位）ＶＰＵＭＰとして取
り出されると共に、昇圧電位感知回路３２０の入力端に
接続されている。
【０００５】昇圧電位感知回路３２０は、入力を昇圧ノ
ードＶＰＵＭＰからとり、その出力ＶＰＵＭＰＣは比較
増幅回路３３０の一の入力端に接続されている。
ードＶＰＵＭＰからとり、その出力ＶＰＵＭＰＣは比較
増幅回路３３０の一の入力端に接続されている。
【０００６】比較増幅回路３３０は、差動増幅回路から
なり、昇圧電位感知回路３２０の出力ＶＰＵＭＰＣと比
較を行う、他の入力端には、基準電位発生回路３４０に
よって作成された基準電位ＶＲＥＦが入力され、比較増
幅回路３３０の出力はポンピング制御信号発生回路３６
０に接続されている。
なり、昇圧電位感知回路３２０の出力ＶＰＵＭＰＣと比
較を行う、他の入力端には、基準電位発生回路３４０に
よって作成された基準電位ＶＲＥＦが入力され、比較増
幅回路３３０の出力はポンピング制御信号発生回路３６
０に接続されている。
【０００７】次に、図１４に示した従来の昇圧回路の動
作を説明する。この従来の昇圧回路は、ポンピング制御
信号発生回路３６０で作られた相補クロック（ＴＣ，Ｂ
Ｃ）を用い、ポンプ回路３１１〜３１ｎのポンピング容
量Ｃ１、Ｃ２をそれぞれ交互にＨｉｇｈレベル、Ｌｏｗ
レベルと駆動することによって、しきい値電圧ＶTHをも
つ電源トランジスタＮＴｒ３１を介して供給された電位
（ＶCC−ＶTH）に、段数ｎによって決まる昇圧差電位Δ
Ｖだけ加えた電位（ＶCC−ＶTH＋ΔＶ）が出力電位ＶＰ
ＵＭＰとして得られるようにしたものである。
作を説明する。この従来の昇圧回路は、ポンピング制御
信号発生回路３６０で作られた相補クロック（ＴＣ，Ｂ
Ｃ）を用い、ポンプ回路３１１〜３１ｎのポンピング容
量Ｃ１、Ｃ２をそれぞれ交互にＨｉｇｈレベル、Ｌｏｗ
レベルと駆動することによって、しきい値電圧ＶTHをも
つ電源トランジスタＮＴｒ３１を介して供給された電位
（ＶCC−ＶTH）に、段数ｎによって決まる昇圧差電位Δ
Ｖだけ加えた電位（ＶCC−ＶTH＋ΔＶ）が出力電位ＶＰ
ＵＭＰとして得られるようにしたものである。
【０００８】このＶＰＵＭＰの電位を昇圧電位感知回路
３２０により、ＶＰＵＭＰＣの電位に変換し、差動増幅
回路で構成される比較増幅回路３３０の一の入力端に入
力する。比較増幅回路３３０の他の入力端には基準電位
発生回路３４０によって作成され、目標昇圧電位を示す
基準電位ＶＲＥＦを入力することによって、ＶＰＵＭＰ
Ｃと比較を行う。
３２０により、ＶＰＵＭＰＣの電位に変換し、差動増幅
回路で構成される比較増幅回路３３０の一の入力端に入
力する。比較増幅回路３３０の他の入力端には基準電位
発生回路３４０によって作成され、目標昇圧電位を示す
基準電位ＶＲＥＦを入力することによって、ＶＰＵＭＰ
Ｃと比較を行う。
【０００９】ＶＲＥＦ≧ＶＰＵＭＰＣの期間は昇圧を続
け、ＶＲＥＦ＜ＶＰＵＭＰＣになったときに昇圧動作を
非活性とする。
け、ＶＲＥＦ＜ＶＰＵＭＰＣになったときに昇圧動作を
非活性とする。
【００１０】また、従来技術の別の構成として、出力昇
圧電位に応じてポンピングパルスの幅を可変として出力
昇圧電位の制御を行う方法もある。
圧電位に応じてポンピングパルスの幅を可変として出力
昇圧電位の制御を行う方法もある。
【００１１】
【発明が解決しようとする課題】上記した従来の昇圧回
路は下記記載の問題点を有している。
路は下記記載の問題点を有している。
【００１２】その第１の問題点は、設定した目標昇圧電
位に対して、昇圧電位のオーバーシュート、アンダーシ
ュートが起きるため電位の制御が難しいということであ
る。
位に対して、昇圧電位のオーバーシュート、アンダーシ
ュートが起きるため電位の制御が難しいということであ
る。
【００１３】この理由は、出力電位に応じて、昇圧回路
の動作及び非動作の切り換えを行うため、センス遅延な
どにより、判定の遅れが生じるからである。
の動作及び非動作の切り換えを行うため、センス遅延な
どにより、判定の遅れが生じるからである。
【００１４】第２の問題点は、従来のポンピングパルス
幅を制御する技術においては、パルス幅を制御する回路
の回路規模及び消費電力が大きくなることである。
幅を制御する技術においては、パルス幅を制御する回路
の回路規模及び消費電力が大きくなることである。
【００１５】この理由は、パルス幅制御回路では、出力
昇圧電位に応じた中間電位を生成し、前記中間電位をパ
ルス発生回路に入力することによってパルス幅の制御を
行っていることによる。
昇圧電位に応じた中間電位を生成し、前記中間電位をパ
ルス発生回路に入力することによってパルス幅の制御を
行っていることによる。
【００１６】従って本発明は、上記問題点に鑑みてなさ
れたものであって、その目的は、目標昇圧電位に対する
出力昇圧電位の変動幅を小さくすると共に、簡易な回路
構成で容易に制御することを可能とする昇圧回路を提供
することにある。
れたものであって、その目的は、目標昇圧電位に対する
出力昇圧電位の変動幅を小さくすると共に、簡易な回路
構成で容易に制御することを可能とする昇圧回路を提供
することにある。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の昇圧回路は、ポンピング信号により昇圧し
た電圧を出力する複数のポンプ回路を並設し該複数のポ
ンプ回路の出力端の共通接続点から昇圧電圧を取り出
し、検出された昇圧電圧の上昇／降下に応じて作動する
ポンプ回路の台数を可変させる手段を備えたことを特徴
とする。
め、本発明の昇圧回路は、ポンピング信号により昇圧し
た電圧を出力する複数のポンプ回路を並設し該複数のポ
ンプ回路の出力端の共通接続点から昇圧電圧を取り出
し、検出された昇圧電圧の上昇／降下に応じて作動する
ポンプ回路の台数を可変させる手段を備えたことを特徴
とする。
【００１８】また、本発明においては、好ましくは、高
電圧出力端と、電源電圧端と、前記高電圧出力端との間
に並列に接続され、ポンピング信号によって制御される
複数のポンプ回路と、前記ポンピング信号を発生させる
手段と、前記複数のポンプ回路の出力を共通接続した高
電圧出力端の電位を感知して、動作台数指定信号を発生
させる判定回路と、前記動作台数指定信号に応じて前記
複数のポンプ回路のうち指定されたポンプ回路に前記ポ
ンピング信号を伝達する手段と、を備えたことを特徴と
する。
電圧出力端と、電源電圧端と、前記高電圧出力端との間
に並列に接続され、ポンピング信号によって制御される
複数のポンプ回路と、前記ポンピング信号を発生させる
手段と、前記複数のポンプ回路の出力を共通接続した高
電圧出力端の電位を感知して、動作台数指定信号を発生
させる判定回路と、前記動作台数指定信号に応じて前記
複数のポンプ回路のうち指定されたポンプ回路に前記ポ
ンピング信号を伝達する手段と、を備えたことを特徴と
する。
【００１９】本発明の概要を以下に説明する。本発明
は、出力昇圧電位に応じて、昇圧能力を可変にするよう
に制御する手段を備えたものであり、より具体的には、
高電圧出力端（図１のＶＰＵＭＰ）と、電源電圧端と高
電圧出力端（ＶＰＵＭＰ）との間に並列接続され、ポン
ピング信号（図１のＴＣ１〜ＴＣｎ，ＢＣ１〜ＢＣｎ）
によって制御される複数のポンプ回路（図１の１１〜１
ｎ）と、ポンピング信号を発生させるポンピングクロッ
ク発生回路（図１の５０）と、複数の基準電位（ＶＲＥ
Ｆ１〜ＶＲＥＦｎ）を発生させる基準電位発生回路（図
１の４０）と、複数のポンプ回路（図１の１１〜１ｎ）
の出力を共通接続した高電圧出力端の電位を分圧し、比
較電位を出力する昇圧電位感知回路（図１の２０）と、
複数の基準電位と前記比較電位とを比較して、動作台数
指定信号（ＰＡＣＴ１〜ＰＡＣＴｎ）を出力する判定回
路（図１の３１〜３ｎ）とを有する。
は、出力昇圧電位に応じて、昇圧能力を可変にするよう
に制御する手段を備えたものであり、より具体的には、
高電圧出力端（図１のＶＰＵＭＰ）と、電源電圧端と高
電圧出力端（ＶＰＵＭＰ）との間に並列接続され、ポン
ピング信号（図１のＴＣ１〜ＴＣｎ，ＢＣ１〜ＢＣｎ）
によって制御される複数のポンプ回路（図１の１１〜１
ｎ）と、ポンピング信号を発生させるポンピングクロッ
ク発生回路（図１の５０）と、複数の基準電位（ＶＲＥ
Ｆ１〜ＶＲＥＦｎ）を発生させる基準電位発生回路（図
１の４０）と、複数のポンプ回路（図１の１１〜１ｎ）
の出力を共通接続した高電圧出力端の電位を分圧し、比
較電位を出力する昇圧電位感知回路（図１の２０）と、
複数の基準電位と前記比較電位とを比較して、動作台数
指定信号（ＰＡＣＴ１〜ＰＡＣＴｎ）を出力する判定回
路（図１の３１〜３ｎ）とを有する。
【００２０】昇圧回路において、動作するポンプ回路の
台数を昇圧電位に応じて変化させることができる。より
具体的には、昇圧電位の上昇に応じて動作させるポンプ
回路の台数を減らし、昇圧電位の降下に応じて動作させ
るポンプ回路の台数を増やすという制御をする。このた
め、目標昇圧電位に対する昇圧電位の変動幅をおさえる
ことができる。
台数を昇圧電位に応じて変化させることができる。より
具体的には、昇圧電位の上昇に応じて動作させるポンプ
回路の台数を減らし、昇圧電位の降下に応じて動作させ
るポンプ回路の台数を増やすという制御をする。このた
め、目標昇圧電位に対する昇圧電位の変動幅をおさえる
ことができる。
【００２１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。図１は、本発明の第
１の実施の形態の構成を示す図である。
を参照して以下に詳細に説明する。図１は、本発明の第
１の実施の形態の構成を示す図である。
【００２２】図１を参照すると、本発明の第１の実施の
形態に係る昇圧回路は、出力電位ＶＰＵＭＰ判定用の基
準電位ＶＲＥＦ１〜ＶＲＥＦｎ（ＶＲＥＦ１＜ＶＲＥＦ
２＜…＜ＶＲＥＦｎ）を生成する基準電位発生回路４０
と、複数の判定回路３１〜３ｎにて基準電位ＶＲＥＦ１
〜ＶＲＥＦｎと比較するための電位ＶＰＵＭＰＣを出力
電位（昇圧電位）ＶＰＵＭＰから作り出す昇圧電位感知
回路２０と、を有している。
形態に係る昇圧回路は、出力電位ＶＰＵＭＰ判定用の基
準電位ＶＲＥＦ１〜ＶＲＥＦｎ（ＶＲＥＦ１＜ＶＲＥＦ
２＜…＜ＶＲＥＦｎ）を生成する基準電位発生回路４０
と、複数の判定回路３１〜３ｎにて基準電位ＶＲＥＦ１
〜ＶＲＥＦｎと比較するための電位ＶＰＵＭＰＣを出力
電位（昇圧電位）ＶＰＵＭＰから作り出す昇圧電位感知
回路２０と、を有している。
【００２３】判定回路３１〜３ｎの一の入力端には昇圧
電位感知回路２０の出力ＶＰＵＭＰＣが共通にそれぞれ
接続され、他の入力端には基準電位ＶＲＥＦ１〜ＶＲＥ
Ｆｎが接続され、判定回路３１〜３ｎにおける比較判定
結果は、ポンピング活性化信号ＰＡＣＴ１〜ＰＡＣＴｎ
として、ポンピングクロック伝達スイッチ６１〜６ｎに
それぞれ入力される。
電位感知回路２０の出力ＶＰＵＭＰＣが共通にそれぞれ
接続され、他の入力端には基準電位ＶＲＥＦ１〜ＶＲＥ
Ｆｎが接続され、判定回路３１〜３ｎにおける比較判定
結果は、ポンピング活性化信号ＰＡＣＴ１〜ＰＡＣＴｎ
として、ポンピングクロック伝達スイッチ６１〜６ｎに
それぞれ入力される。
【００２４】ポンピングクロック発生回路５０は、チャ
ージポンプ活性化信号を受けて、ポンピングクロック
（ＴＣ１，ＢＣ１），（ＴＣ２，ＢＣ２），…，（ＴＣ
ｎ，ＢＣｎ）を発生する。そして、このポンピングクロ
ック（ＴＣ１，ＢＣ１），（ＴＣ２，ＢＣ２），…，
（ＴＣｎ，ＢＣｎ）はポンピングクロック伝達スイッチ
６１〜６ｎを介して、並列にｎ台設置されているポンプ
回路１１〜１ｎにそれぞれ接続される。
ージポンプ活性化信号を受けて、ポンピングクロック
（ＴＣ１，ＢＣ１），（ＴＣ２，ＢＣ２），…，（ＴＣ
ｎ，ＢＣｎ）を発生する。そして、このポンピングクロ
ック（ＴＣ１，ＢＣ１），（ＴＣ２，ＢＣ２），…，
（ＴＣｎ，ＢＣｎ）はポンピングクロック伝達スイッチ
６１〜６ｎを介して、並列にｎ台設置されているポンプ
回路１１〜１ｎにそれぞれ接続される。
【００２５】これらｎ台のポンプ回路１１〜１ｎの出力
を束ねて出力電位ＶＰＵＭＰとしている。
を束ねて出力電位ＶＰＵＭＰとしている。
【００２６】次に、ポンプ回路１１〜１ｎ、昇圧電位感
知回路２０、判定回路３１〜３ｎ、ポンピングクロック
発生回路５０の好ましい構成について説明する。
知回路２０、判定回路３１〜３ｎ、ポンピングクロック
発生回路５０の好ましい構成について説明する。
【００２７】図２は、ポンプ回路１１〜１ｎの回路構成
の一例を示す図である。ポンプ回路１１〜１ｎは同一構
成のため、ここではポンプ回路１１について説明する。
の一例を示す図である。ポンプ回路１１〜１ｎは同一構
成のため、ここではポンプ回路１１について説明する。
【００２８】図２を参照して、ポンプ回路１１は、ゲー
トとドレインとを接続した複数のＮ型ＭＯＳトランジス
タＮＴｒ１〜ＮＴｒｎを直列接続し、各接続ノード（ゲ
ートとドレインの接続点）Ｎ１〜Ｎｎにそれぞれポンピ
ング容量Ｃ１〜Ｃｎの一端を接続したものである。ポン
ピング容量Ｃ１〜Ｃｎの他端はポンピングクロック伝達
スイッチ６１を介してポンピングクロックＴＣ１，ＢＣ
１に接続されている。
トとドレインとを接続した複数のＮ型ＭＯＳトランジス
タＮＴｒ１〜ＮＴｒｎを直列接続し、各接続ノード（ゲ
ートとドレインの接続点）Ｎ１〜Ｎｎにそれぞれポンピ
ング容量Ｃ１〜Ｃｎの一端を接続したものである。ポン
ピング容量Ｃ１〜Ｃｎの他端はポンピングクロック伝達
スイッチ６１を介してポンピングクロックＴＣ１，ＢＣ
１に接続されている。
【００２９】初段のＮ型ＭＯＳトランジスタＮＴｒ１は
ドレインとゲートとを接続したＮ型ＭＯＳトランジスタ
ＮＴｒ０を介して、電源Ｖｃｃと順方向接続されてい
る。また出力ノード（Ｎ型ＭＯＳトランジスタＮＴｒｎ
のソース）には、ゲートとドレインを電源Ｖｃｃに接続
したプルアップトランジスタＮＴｒ０１のソースが接続
されている。
ドレインとゲートとを接続したＮ型ＭＯＳトランジスタ
ＮＴｒ０を介して、電源Ｖｃｃと順方向接続されてい
る。また出力ノード（Ｎ型ＭＯＳトランジスタＮＴｒｎ
のソース）には、ゲートとドレインを電源Ｖｃｃに接続
したプルアップトランジスタＮＴｒ０１のソースが接続
されている。
【００３０】図３は、昇圧電位感知回路２０の回路構成
の一例を示す図である。図３を参照して、昇圧電位感知
回路２０は出力電位のＶＰＵＭＰを直列接続した抵抗Ｒ
１，Ｒ２を介して、接地電位に接続しており、抵抗Ｒ
１、抵抗Ｒ２の間の節点をＶＰＵＭＰＣ ＝｛Ｒ１／
（Ｒ１＋Ｒ２）｝ＶＰＵＭＰとして出力している。
の一例を示す図である。図３を参照して、昇圧電位感知
回路２０は出力電位のＶＰＵＭＰを直列接続した抵抗Ｒ
１，Ｒ２を介して、接地電位に接続しており、抵抗Ｒ
１、抵抗Ｒ２の間の節点をＶＰＵＭＰＣ ＝｛Ｒ１／
（Ｒ１＋Ｒ２）｝ＶＰＵＭＰとして出力している。
【００３１】図４は、判定回路３１〜３ｎの回路構成の
一例を示す図である。判定回路３１〜３ｎは同一構成の
ため判定回路３１について説明する。図４を参照して、
判定回路３１は、ソースが共通接続され定電流源トラン
ジスタＮＴｒ５に接続され基準電圧ＶＲＥＦ１と昇圧電
位感知回路２０の出力ＶＵＭＰＣをゲート入力とする差
動対Ｎ型ＭＯＳトランジスタＮＴｒ３Ｎ、ＮＴｒ４から
なり、差動対トランジスタＮＴｒ３、ＮＴｒ４のドレイ
ンは能動負荷として作用するカレントミラー回路を構成
するＰ型トランジスタＰＴｒ１、ＰＴｒ２が接続され、
トランジスタＮＴｒ４のドレインから判定信号（ポンピ
ング活性化信号）ＰＡＣＴ１を取り出すようにした差動
増幅回路から構成されており、ＶＰＵＭＰＣ≦ＶＲＥＦ
１のとき判定信号であるＰＡＣＴ１はＨｉｇｈレベル、
ＶＰＵＭＰＣ＞ＶＲＥＦ１のとき判定信号であるＰＡＣ
Ｔ１はＬｏｗレベルとなり、という比較演算を行い、ポ
ンピング活性化信号ＰＡＣＴ１を出力する。なお、定電
流源トランジスタＮＴｒ５はチャージポンプ活性化信号
がＨｉｇｈレベルの時オン状態となり、これにより差動
増幅回路が作動する。
一例を示す図である。判定回路３１〜３ｎは同一構成の
ため判定回路３１について説明する。図４を参照して、
判定回路３１は、ソースが共通接続され定電流源トラン
ジスタＮＴｒ５に接続され基準電圧ＶＲＥＦ１と昇圧電
位感知回路２０の出力ＶＵＭＰＣをゲート入力とする差
動対Ｎ型ＭＯＳトランジスタＮＴｒ３Ｎ、ＮＴｒ４から
なり、差動対トランジスタＮＴｒ３、ＮＴｒ４のドレイ
ンは能動負荷として作用するカレントミラー回路を構成
するＰ型トランジスタＰＴｒ１、ＰＴｒ２が接続され、
トランジスタＮＴｒ４のドレインから判定信号（ポンピ
ング活性化信号）ＰＡＣＴ１を取り出すようにした差動
増幅回路から構成されており、ＶＰＵＭＰＣ≦ＶＲＥＦ
１のとき判定信号であるＰＡＣＴ１はＨｉｇｈレベル、
ＶＰＵＭＰＣ＞ＶＲＥＦ１のとき判定信号であるＰＡＣ
Ｔ１はＬｏｗレベルとなり、という比較演算を行い、ポ
ンピング活性化信号ＰＡＣＴ１を出力する。なお、定電
流源トランジスタＮＴｒ５はチャージポンプ活性化信号
がＨｉｇｈレベルの時オン状態となり、これにより差動
増幅回路が作動する。
【００３２】図５は、ポンピングクロック発生回路５０
の回路構成の一例を示す図である。図５を参照して、ポ
ンピングクロック発生回路５０は、チャージポンプ活性
化信号を制御信号として接続したクロックインバータｃ
ｉｎｖ１〜ｃｉｎｖｎを奇数台（ｎ台）直列接続したオ
シレータ（リングオシレータ）から構成されている。ま
たそれぞれのクロックインバータの接続点をＴＣ１，Ｔ
Ｃ２，…，ＴＣｎとし、インバータによる反転信号ＢＣ
１，ＢＣ２，…，ＢＣｎとともにポンピングクロック伝
達スイッチ６１〜６ｎに接続されている。
の回路構成の一例を示す図である。図５を参照して、ポ
ンピングクロック発生回路５０は、チャージポンプ活性
化信号を制御信号として接続したクロックインバータｃ
ｉｎｖ１〜ｃｉｎｖｎを奇数台（ｎ台）直列接続したオ
シレータ（リングオシレータ）から構成されている。ま
たそれぞれのクロックインバータの接続点をＴＣ１，Ｔ
Ｃ２，…，ＴＣｎとし、インバータによる反転信号ＢＣ
１，ＢＣ２，…，ＢＣｎとともにポンピングクロック伝
達スイッチ６１〜６ｎに接続されている。
【００３３】次に、図１に示した本発明の実施の形態の
動作について説明する。図６の波形図を参照すると、チ
ャージポンプ活性化信号が非活性（Ｌｏｗレベル）の期
間（０〜Ｔ０）、ポンプ回路の出力電位は出力電位プル
アップトランジスタＮＴｒ０１によって、ＶCC−ＶTHレ
ベルにプルアップされている。
動作について説明する。図６の波形図を参照すると、チ
ャージポンプ活性化信号が非活性（Ｌｏｗレベル）の期
間（０〜Ｔ０）、ポンプ回路の出力電位は出力電位プル
アップトランジスタＮＴｒ０１によって、ＶCC−ＶTHレ
ベルにプルアップされている。
【００３４】チャージポンプ活性化信号がアクティブ
（Ｈｉｇｈレベル）となると、ポンピングクロック発生
回路５０が発振を開始し、ポンピングクロック（ＴＣ
１，ＢＣ１），（ＴＣ２，ＢＣ２），…，（ＴＣｎ，Ｂ
Ｃｎ）を出力する。
（Ｈｉｇｈレベル）となると、ポンピングクロック発生
回路５０が発振を開始し、ポンピングクロック（ＴＣ
１，ＢＣ１），（ＴＣ２，ＢＣ２），…，（ＴＣｎ，Ｂ
Ｃｎ）を出力する。
【００３５】このときｎ個の基準電位はＶＲＥＦｎ＞Ｖ
ＲＥＦ２＞ＶＲＥＦ１＞ＶＰＵＭＰＣの関係とされてい
るので、ＶＰＵＭＰＣ≦ＶＲＥＦ１＜＜ＶＲＥＦ２＜Ｖ
ＲＥＦｎであるため、判定回路３１〜３ｎの出力である
ポンピング活性化信号ＰＡＣＴ１〜ＰＡＣＴｎはすべて
アクティブ（Ｈｉｇｈレベル）となり、ポンピングクロ
ック伝達スイッチ６１〜６ｎはすべて導通となってい
る。
ＲＥＦ２＞ＶＲＥＦ１＞ＶＰＵＭＰＣの関係とされてい
るので、ＶＰＵＭＰＣ≦ＶＲＥＦ１＜＜ＶＲＥＦ２＜Ｖ
ＲＥＦｎであるため、判定回路３１〜３ｎの出力である
ポンピング活性化信号ＰＡＣＴ１〜ＰＡＣＴｎはすべて
アクティブ（Ｈｉｇｈレベル）となり、ポンピングクロ
ック伝達スイッチ６１〜６ｎはすべて導通となってい
る。
【００３６】このため、ポンプ回路１１〜１ｎはポンピ
ングクロック（ＴＣ１、ＢＣ１）〜、（ＴＣｎ、ＢＣ
ｎ）を受けて昇圧動作を行う。
ングクロック（ＴＣ１、ＢＣ１）〜、（ＴＣｎ、ＢＣ
ｎ）を受けて昇圧動作を行う。
【００３７】昇圧が進み昇圧電圧ＶＰＵＭＰＣが第１の
基準電位基準電位ＶＲＥＦ１を越えると、判定回路３１
の出力ＰＡＣＴ１が反転してインアクティブ（Ｌｏｗレ
ベル）となり、ポンピングクロック伝達スイッチ６１を
非導通にする。これによりポンプ回路１１は昇圧動作を
停止する。
基準電位基準電位ＶＲＥＦ１を越えると、判定回路３１
の出力ＰＡＣＴ１が反転してインアクティブ（Ｌｏｗレ
ベル）となり、ポンピングクロック伝達スイッチ６１を
非導通にする。これによりポンプ回路１１は昇圧動作を
停止する。
【００３８】以下同様に、ＶＰＵＭＰＣが第ｎの基準電
位ＶＲＥＦｎを越えるまで段階的に能力を下げながら昇
圧動作は続けられ、ＶＲＥＦｎを越えると停止する。
位ＶＲＥＦｎを越えるまで段階的に能力を下げながら昇
圧動作は続けられ、ＶＲＥＦｎを越えると停止する。
【００３９】次に、本発明の第１の実施の形態の作用効
果について説明する。本発明の第１の実施の形態では、
出力電位によって昇圧能力が段階的に変えることが可能
となっている。このため、目標昇圧電位に対するオーバ
ーシュート、アンダーシュートを防止でき、昇圧電位の
揺れが許されない回路での使用が可能となる。
果について説明する。本発明の第１の実施の形態では、
出力電位によって昇圧能力が段階的に変えることが可能
となっている。このため、目標昇圧電位に対するオーバ
ーシュート、アンダーシュートを防止でき、昇圧電位の
揺れが許されない回路での使用が可能となる。
【００４０】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。図１３は、本発明の第
２の実施の形態の構成を示す図である。図１３におい
て、前記第１の実施の形態の説明で参照した図１と同一
部分の説明は省略する。
図面を参照して詳細に説明する。図１３は、本発明の第
２の実施の形態の構成を示す図である。図１３におい
て、前記第１の実施の形態の説明で参照した図１と同一
部分の説明は省略する。
【００４１】図１３を参照すると、本発明の第２の実施
の形態においては、ポンピングクロック発生回路２５０
の入力信号にクロック発生制御回路２７０の出力を用い
ている。
の形態においては、ポンピングクロック発生回路２５０
の入力信号にクロック発生制御回路２７０の出力を用い
ている。
【００４２】クロック発生制御回路２７０では、チャー
ジポンプ活性化信号と、第ｎの基準電位ＶＲＥＦｎと昇
圧電圧検知回路２２０の出力ＶＰＵＭＰＣを比較する判
定回路２３ｎの出力ＰＡＣＴｎとの論理積（ＡＮＤ）出
力をポンピングクロック発生回路５０に入力している。
すなわち、チャージポンプ活性化信号がアクティブで、
かつ、出力電位のレベルＶＰＵＭＰが上がりきらず、Ｖ
ＰＵＭＰＣ＜ＶＲＥＦｎのときにのみ、ポンピングクロ
ック発生回路２５０が活性化されて、ポンピングパルス
が出力されるという構成となっている。
ジポンプ活性化信号と、第ｎの基準電位ＶＲＥＦｎと昇
圧電圧検知回路２２０の出力ＶＰＵＭＰＣを比較する判
定回路２３ｎの出力ＰＡＣＴｎとの論理積（ＡＮＤ）出
力をポンピングクロック発生回路５０に入力している。
すなわち、チャージポンプ活性化信号がアクティブで、
かつ、出力電位のレベルＶＰＵＭＰが上がりきらず、Ｖ
ＰＵＭＰＣ＜ＶＲＥＦｎのときにのみ、ポンピングクロ
ック発生回路２５０が活性化されて、ポンピングパルス
が出力されるという構成となっている。
【００４３】本発明の第２の実施の形態においては、ｎ
個のポンプ回路２１１〜２１ｎが全て非活性のときに
は、ポンピングパルス発生回路２５０も作動しないた
め、ポンピングパルス発生回路２５０内での発振による
消費電流をカットすることが可能となる。すなわち、本
発明の第２の実施の形態は、第１の実施の形態の効果に
加えて昇圧回路に設けられるポンピングパルス発生回路
の消費電流を削減できるという作用効果も有する。
個のポンプ回路２１１〜２１ｎが全て非活性のときに
は、ポンピングパルス発生回路２５０も作動しないた
め、ポンピングパルス発生回路２５０内での発振による
消費電流をカットすることが可能となる。すなわち、本
発明の第２の実施の形態は、第１の実施の形態の効果に
加えて昇圧回路に設けられるポンピングパルス発生回路
の消費電流を削減できるという作用効果も有する。
【００４４】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００４５】図７を参照すると、本実施例に係る昇圧回
路は、出力電圧ＶＰＵＭＰ判定用の３つの基準電位ＶＲ
ＥＦ１〜ＶＲＥＦ３を作り出す基準電位発生回路１４０
及びＶＲＥＦ１〜ＶＲＥＦ３と比較するための電位ＶＰ
ＵＭＰＣを出力電位ＶＰＵＭＰから作り出す昇圧電位感
知回路１２０を有している。判定回路１３１〜１３３の
入力端子の一つには昇圧電位感知回路１２０の出力ＶＰ
ＵＭＰＣが共通にそれぞれ接続されている。それぞれの
判定回路１３１〜１３３での比較判定結果がポンピング
活性化信号ＰＡＣＴ１〜ＰＡＣＴ３としてポンピングク
ロック伝達スイッチ１６１〜１６３に入力される。ポン
ピングクロック発生回路１５０はチャージポンプ活性化
信号を受けてポンピングクロック（ＴＣ１，ＢＣ１），
（ＴＣ２，ＢＣ２），（ＴＣ３，ＢＣ３）を発生する。
そしてこのポンピングクロック（ＴＣ１，ＢＣ１），
（ＴＣ２，ＢＣ２），（ＴＣ３，ＢＣ３）はスイッチ１
６１〜１６３を介して並列に３台設置されているポンプ
回路１１１〜１１３にそれぞれ接続される。これら３台
のポンプ回路の出力を束ね、出力電位ＶＰＵＭＰとして
いる。
路は、出力電圧ＶＰＵＭＰ判定用の３つの基準電位ＶＲ
ＥＦ１〜ＶＲＥＦ３を作り出す基準電位発生回路１４０
及びＶＲＥＦ１〜ＶＲＥＦ３と比較するための電位ＶＰ
ＵＭＰＣを出力電位ＶＰＵＭＰから作り出す昇圧電位感
知回路１２０を有している。判定回路１３１〜１３３の
入力端子の一つには昇圧電位感知回路１２０の出力ＶＰ
ＵＭＰＣが共通にそれぞれ接続されている。それぞれの
判定回路１３１〜１３３での比較判定結果がポンピング
活性化信号ＰＡＣＴ１〜ＰＡＣＴ３としてポンピングク
ロック伝達スイッチ１６１〜１６３に入力される。ポン
ピングクロック発生回路１５０はチャージポンプ活性化
信号を受けてポンピングクロック（ＴＣ１，ＢＣ１），
（ＴＣ２，ＢＣ２），（ＴＣ３，ＢＣ３）を発生する。
そしてこのポンピングクロック（ＴＣ１，ＢＣ１），
（ＴＣ２，ＢＣ２），（ＴＣ３，ＢＣ３）はスイッチ１
６１〜１６３を介して並列に３台設置されているポンプ
回路１１１〜１１３にそれぞれ接続される。これら３台
のポンプ回路の出力を束ね、出力電位ＶＰＵＭＰとして
いる。
【００４６】次に、ポンプ回路１１１〜１１３、昇圧電
位感知回路１２０、判定回路１３１〜１３３、ポンピン
グクロック発生回路の詳細な構成について説明する。
位感知回路１２０、判定回路１３１〜１３３、ポンピン
グクロック発生回路の詳細な構成について説明する。
【００４７】図８は、本発明の実施例におけるポンピン
グ回路１１１〜１１３の構成例を示す回路図である。ポ
ンプ回路１１１〜１１３は同一構成のため、ポンプ回路
１１を例にとり説明する。
グ回路１１１〜１１３の構成例を示す回路図である。ポ
ンプ回路１１１〜１１３は同一構成のため、ポンプ回路
１１を例にとり説明する。
【００４８】図８を参照して、ポンプ回路１１１はゲー
トとドレインとを接続したＮ型ＭＯＳトランジスタＮＴ
ｒ１１〜ＮＴｒ１３を直列接続し、各接続ノードＮ１１
〜Ｎ１３にそれぞれポンピング容量Ｃ１１〜Ｃ１３の一
端を接続したものである。ポンピング容量の他端はポン
ピングクロック伝達スイッチ１６１を介して、ＴＣ１，
ＢＣ１に接続されている。初段のＮ型ＭＯＳトランジス
タＮＴｒ１１はドレインとゲートとを接続したＮ型ＭＯ
ＳトランジスタＮＴｒ１１を介して、ＶCCと順方向接続
されている。
トとドレインとを接続したＮ型ＭＯＳトランジスタＮＴ
ｒ１１〜ＮＴｒ１３を直列接続し、各接続ノードＮ１１
〜Ｎ１３にそれぞれポンピング容量Ｃ１１〜Ｃ１３の一
端を接続したものである。ポンピング容量の他端はポン
ピングクロック伝達スイッチ１６１を介して、ＴＣ１，
ＢＣ１に接続されている。初段のＮ型ＭＯＳトランジス
タＮＴｒ１１はドレインとゲートとを接続したＮ型ＭＯ
ＳトランジスタＮＴｒ１１を介して、ＶCCと順方向接続
されている。
【００４９】図９は、本発明の実施例における昇圧電位
感知回路１２０の構成例を示す回路図である。図９を参
照して、昇圧レベル感知回路は出力電位ＶＰＵＭＰを直
列接続した抵抗Ｒ１１，Ｒ１２を介して、接地電位へ接
続しており、抵抗Ｒ１１、抵抗Ｒ１２の間の節点をＶＰ
ＵＭＰＣとして出力している。
感知回路１２０の構成例を示す回路図である。図９を参
照して、昇圧レベル感知回路は出力電位ＶＰＵＭＰを直
列接続した抵抗Ｒ１１，Ｒ１２を介して、接地電位へ接
続しており、抵抗Ｒ１１、抵抗Ｒ１２の間の節点をＶＰ
ＵＭＰＣとして出力している。
【００５０】図１０は、本発明の実施例における判定回
路１３１〜１３３の構成例を示す回路図である。判定回
路１３１〜１３３は同一構成のため、判定回路１３１を
例にとり説明する。
路１３１〜１３３の構成例を示す回路図である。判定回
路１３１〜１３３は同一構成のため、判定回路１３１を
例にとり説明する。
【００５１】図１０を参照して、判定回路１３１は、差
動増幅回路から構成されており、入力の一方に基準電位
ＶＲＥＦ１、他方に昇圧電位感知回路１２０の出力ＶＰ
ＵＭＰＣが接続され比較を行うことにより、チャージポ
ンプ活性化信号ＰＡＣＴ１を出力する。
動増幅回路から構成されており、入力の一方に基準電位
ＶＲＥＦ１、他方に昇圧電位感知回路１２０の出力ＶＰ
ＵＭＰＣが接続され比較を行うことにより、チャージポ
ンプ活性化信号ＰＡＣＴ１を出力する。
【００５２】図１１は、本発明の実施例におけるポンピ
ングクロック発生回路１５０の構成例を示す回路図であ
る。図１１を参照して、ポンピングクロック発生回路１
５０は、チャージポンプ活性化信号を制御信号として接
続したクロックインバータを９台直列接続したオシレー
タから構成されている。また、それぞれのクロックイン
バータの接続点をＴＣ１，ＴＣ２，…，ＴＣ９とし、そ
のうちＴＣ１，ＴＣ４，ＴＣ７を反転信号ＢＣ１，ＢＣ
４，ＢＣ７とともにポンピングクロック伝達スイッチ１
６１〜１６３に接続している。
ングクロック発生回路１５０の構成例を示す回路図であ
る。図１１を参照して、ポンピングクロック発生回路１
５０は、チャージポンプ活性化信号を制御信号として接
続したクロックインバータを９台直列接続したオシレー
タから構成されている。また、それぞれのクロックイン
バータの接続点をＴＣ１，ＴＣ２，…，ＴＣ９とし、そ
のうちＴＣ１，ＴＣ４，ＴＣ７を反転信号ＢＣ１，ＢＣ
４，ＢＣ７とともにポンピングクロック伝達スイッチ１
６１〜１６３に接続している。
【００５３】次に、本発明の実施例の動作について図１
２の波形図を参照して説明する。図１２を参照すると、
チャージポンプ活性化信号が非活性の期間（０〜Ｔ
０）、出力電位は出力電位プルアップトランジスタＮＴ
１０１によって、ＶCC−ＶTHレベルにプルアップされて
いる。チャージポンプ活性化信号がアクティブになる
と、ポンピングクロック発生回路１５０が発振を始め、
ポンピングクロック（ＴＣ１，ＢＣ１），（ＴＣ４，Ｂ
Ｃ４），（ＴＣ７，ＢＣ７）を出力する。このときＶＲ
ＥＦ３＞ＶＲＥＦ２＞ＶＲＥＦ１＞ＶＰＵＭＰＣとなっ
ているので、ポンピング活性化信号ＰＡＣＴ１〜ＰＡＣ
Ｔ３はすべてアクティブを示し、ポンピングクロック伝
達スイッチ１６１〜１６３はすべて導通となっている。
２の波形図を参照して説明する。図１２を参照すると、
チャージポンプ活性化信号が非活性の期間（０〜Ｔ
０）、出力電位は出力電位プルアップトランジスタＮＴ
１０１によって、ＶCC−ＶTHレベルにプルアップされて
いる。チャージポンプ活性化信号がアクティブになる
と、ポンピングクロック発生回路１５０が発振を始め、
ポンピングクロック（ＴＣ１，ＢＣ１），（ＴＣ４，Ｂ
Ｃ４），（ＴＣ７，ＢＣ７）を出力する。このときＶＲ
ＥＦ３＞ＶＲＥＦ２＞ＶＲＥＦ１＞ＶＰＵＭＰＣとなっ
ているので、ポンピング活性化信号ＰＡＣＴ１〜ＰＡＣ
Ｔ３はすべてアクティブを示し、ポンピングクロック伝
達スイッチ１６１〜１６３はすべて導通となっている。
【００５４】このためポンプ回路１１１〜１１３はポン
ピングクロックを受けて昇圧動作を行う。昇圧が進みＶ
ＰＵＭＰＣがＶＲＥＦ１を越えると、判定回路１３１の
出力ＰＡＣＴ１が反転し、ポンピングクロック伝達スイ
ッチ１６１を非導通にする。これによりポンプ回路１１
１は昇圧動作を停止する。以下同様に、ＶＰＵＭＰＣが
ＶＲＥＦ３を越えるまで段階的に能力を下げながら昇圧
動作は続けられ、ＶＲＥＦ３を越えると、停止する。
ピングクロックを受けて昇圧動作を行う。昇圧が進みＶ
ＰＵＭＰＣがＶＲＥＦ１を越えると、判定回路１３１の
出力ＰＡＣＴ１が反転し、ポンピングクロック伝達スイ
ッチ１６１を非導通にする。これによりポンプ回路１１
１は昇圧動作を停止する。以下同様に、ＶＰＵＭＰＣが
ＶＲＥＦ３を越えるまで段階的に能力を下げながら昇圧
動作は続けられ、ＶＲＥＦ３を越えると、停止する。
【００５５】
【発明の効果】以上説明したように、本発明は下記記載
の効果を有する。
の効果を有する。
【００５６】本発明の第１の効果は、昇圧能力の制御を
出力昇圧電位に応じて、段階的に行うことができるとい
うことである。これにより安定的な出力昇圧電位の供給
ができるようになるということである。この理由は、本
発明においては、出力昇圧電位に応じて、動作するポン
プ回路の台数を可変することを可能としたことによる。
出力昇圧電位に応じて、段階的に行うことができるとい
うことである。これにより安定的な出力昇圧電位の供給
ができるようになるということである。この理由は、本
発明においては、出力昇圧電位に応じて、動作するポン
プ回路の台数を可変することを可能としたことによる。
【００５７】本発明の第２の効果は、出力昇圧電位に応
じて、中間電位を発生するパルス幅制御回路を不要とす
るということである。これにより、本発明によれば、回
路規模及び消費電力を小さくできるようになる。この理
由は、本発明においては、昇圧能力の制御をポンピング
クロック伝達スイッチの導通、非導通のみの制御で行っ
ていることによる。
じて、中間電位を発生するパルス幅制御回路を不要とす
るということである。これにより、本発明によれば、回
路規模及び消費電力を小さくできるようになる。この理
由は、本発明においては、昇圧能力の制御をポンピング
クロック伝達スイッチの導通、非導通のみの制御で行っ
ていることによる。
【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図である。
ク図である。
【図２】本発明の第１の実施の形態におけるポンプ回路
の回路構成を示す図である。
の回路構成を示す図である。
【図３】本発明の第１の実施の形態における昇圧電圧感
知回路の回路構成を示す図である。
知回路の回路構成を示す図である。
【図４】本発明の第１の実施の形態における判定回路の
回路構成を示す図である。
回路構成を示す図である。
【図５】本発明の第１の実施の形態におけるポンピング
クロック発生回路の回路構成を示す図であ
クロック発生回路の回路構成を示す図であ
【図６】本発明の第１の実施の形態の動作を示すタイミ
ングチャートである。
ングチャートである。
【図７】本発明の実施例を示すブロック図である。
【図８】本発明の実施例におけるポンプ回路の回路構成
を示す図である。
を示す図である。
【図９】本発明の実施例における昇圧電圧感知回路の回
路構成を示す図である。
路構成を示す図である。
【図１０】本発明の実施例における判定回路の回路構成
を示す図である。
を示す図である。
【図１１】本発明の実施例におけるポンピングクロック
発生回路の回路構成を示す図であ
発生回路の回路構成を示す図であ
【図１２】本発明の実施例の動作を示すタイミングチャ
ートである。
ートである。
【図１３】本発明の第２の実施の形態の構成を示す図で
ある。
ある。
【図１４】従来例の構成を示すブロック図である。
１１〜１ｎ，１１１〜１１３，２１１〜２１ｎ，３１１
〜３１ｎ ポンプ回路 ２０，１２０，３２０ 昇圧電位感知回路 ３１〜３ｎ，１３１〜１３３，３３０ 昇圧電位判定回
路 ４０，１４０，３４０ 基準電位発生回路 ５０，１５０，３５０ ポンピングクロック発生回路 ３６０ ポンピング制御信号発生回路 ６１〜６ｎ，１６１〜１６３，ポンピングクロック伝達
スイッチ ＮＴｒ１〜ＮＴｒｎ，ＮＴｒ１１〜ＮＴｒ１３ 電荷伝
達トランジスタ ＮＴｒ０，ＮＴｒ０１，ＮＴｒ１０，ＮＴｒ１０１ プ
ルアップトランジスタ Ｃ１〜Ｃｎ，Ｃ１１〜Ｃ１ｎ ポンピング容量 Ｎ１〜Ｎｎ，Ｎ１１〜Ｎ１ｎ ポンピングノード φｎ，φｎ￣（反転），φ１，φ１￣（反転） ポンピ
ングクロック ＶPump 昇圧ノード ＶCC 電源電圧 Ｒ１，Ｒ２，Ｒ１１，Ｒ１２ 抵抗 ＮＴｒ１３〜ＮＴｒ１５，ＮＴｒ１１３〜ＮＴｒ１１５
Ｎ型ＭＯＳトランジスタ ＰＴｒ１，ＰＴｒ２，ＰＴｒ１１，ＰＴｒ１２ Ｐ型Ｍ
ＯＳトランジスタ ｃｉｎｖ１，ｃｉｎｖ２，ｃｉｎｖｎ，ｃｉｎｖ１１〜
ｃｉｎｖ１９ クロックインバータ
〜３１ｎ ポンプ回路 ２０，１２０，３２０ 昇圧電位感知回路 ３１〜３ｎ，１３１〜１３３，３３０ 昇圧電位判定回
路 ４０，１４０，３４０ 基準電位発生回路 ５０，１５０，３５０ ポンピングクロック発生回路 ３６０ ポンピング制御信号発生回路 ６１〜６ｎ，１６１〜１６３，ポンピングクロック伝達
スイッチ ＮＴｒ１〜ＮＴｒｎ，ＮＴｒ１１〜ＮＴｒ１３ 電荷伝
達トランジスタ ＮＴｒ０，ＮＴｒ０１，ＮＴｒ１０，ＮＴｒ１０１ プ
ルアップトランジスタ Ｃ１〜Ｃｎ，Ｃ１１〜Ｃ１ｎ ポンピング容量 Ｎ１〜Ｎｎ，Ｎ１１〜Ｎ１ｎ ポンピングノード φｎ，φｎ￣（反転），φ１，φ１￣（反転） ポンピ
ングクロック ＶPump 昇圧ノード ＶCC 電源電圧 Ｒ１，Ｒ２，Ｒ１１，Ｒ１２ 抵抗 ＮＴｒ１３〜ＮＴｒ１５，ＮＴｒ１１３〜ＮＴｒ１１５
Ｎ型ＭＯＳトランジスタ ＰＴｒ１，ＰＴｒ２，ＰＴｒ１１，ＰＴｒ１２ Ｐ型Ｍ
ＯＳトランジスタ ｃｉｎｖ１，ｃｉｎｖ２，ｃｉｎｖｎ，ｃｉｎｖ１１〜
ｃｉｎｖ１９ クロックインバータ
Claims (5)
- 【請求項１】ポンピング信号により昇圧した電圧を出力
する複数のポンプ回路を並設し該複数のポンプ回路の出
力端の共通接続点から昇圧電圧を取り出し、 検出された昇圧電圧の上昇／降下に応じて作動するポン
プ回路の台数を可変させる手段を備えたことを特徴とす
る昇圧回路。 - 【請求項２】高電圧出力端と、電源電圧端と、前記高電
圧出力端との間に並列に接続され、ポンピング信号によ
って制御される複数のポンプ回路と、前記ポンピング信
号を発生させる手段と、 前記複数のポンプ回路の出力を共通接続した高電圧出力
端の電位を感知して、動作台数指定信号を発生させる判
定回路と、 前記動作台数指定信号に応じて前記複数のポンプ回路の
うち指定されたポンプ回路に前記ポンピング信号を伝達
する手段と、 を備えたことを特徴とする電圧昇圧回路。 - 【請求項３】複数の基準電位を発生させる基準電位発生
回路と、 前記高電圧出力端の電圧を分圧した電位を発生させる昇
圧電位感知回路と、 前記昇圧電位感知回路の出力と前記複数の基準電位とを
それぞれ比較し、前記動作台数指定信号を発生させる複
数の比較器と、 を備えたことを特徴とする請求項２記載の電圧昇圧回
路。 - 【請求項４】前記ポンピング信号を伝達する手段が、前
記ポンピング信号を発生する手段により出力されるポン
ピング信号を前記複数のポンプ回路のおのおのと接続す
る複数のスイッチを備え、前記複数のスイッチが前記動
作台数指定信号に応じて段階的に導通、非導通を切り換
えることを特徴とする前記請求項１記載の昇圧回路。 - 【請求項５】前記ポンピングクロック発生回路が、前記
動作台数指定信号が、前記ポンピング信号を伝達する手
段の前記複数のスイッチを全て非導通状態としたとき、
前記ポンピング信号の出力を停止するように制御する手
段を備えたことを特徴とする前記請求項２記載の昇圧回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14814896A JP2917914B2 (ja) | 1996-05-17 | 1996-05-17 | 昇圧回路 |
| EP97108033A EP0808014A3 (en) | 1996-05-17 | 1997-05-16 | A voltage booster circuit |
| KR1019970018954A KR100259784B1 (ko) | 1996-05-17 | 1997-05-16 | 승압 회로 |
| US08/858,467 US5969565A (en) | 1996-05-17 | 1997-05-19 | Voltage booster circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14814896A JP2917914B2 (ja) | 1996-05-17 | 1996-05-17 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09308225A true JPH09308225A (ja) | 1997-11-28 |
| JP2917914B2 JP2917914B2 (ja) | 1999-07-12 |
Family
ID=15446342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14814896A Expired - Fee Related JP2917914B2 (ja) | 1996-05-17 | 1996-05-17 | 昇圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5969565A (ja) |
| EP (1) | EP0808014A3 (ja) |
| JP (1) | JP2917914B2 (ja) |
| KR (1) | KR100259784B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154411A (en) * | 1998-12-07 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Boosting circuit compensating for voltage fluctuation due to operation of load |
| US6646494B2 (en) | 2001-07-09 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having boosting circuit |
| JP2007043826A (ja) * | 2005-08-03 | 2007-02-15 | Nec Electronics Corp | 半導体装置 |
| JP2007336722A (ja) * | 2006-06-15 | 2007-12-27 | Sharp Corp | 昇圧回路及び昇圧回路を用いた半導体装置 |
| JP2008005650A (ja) * | 2006-06-23 | 2008-01-10 | Toppan Printing Co Ltd | チャージポンプ回路 |
| JP2011071791A (ja) * | 2009-09-28 | 2011-04-07 | Toppan Printing Co Ltd | チャージポンプ回路 |
| JP2011175718A (ja) * | 2010-02-25 | 2011-09-08 | Oki Semiconductor Co Ltd | 電流検出回路 |
| JP2013009551A (ja) * | 2011-06-27 | 2013-01-10 | Fujitsu Semiconductor Ltd | 電源装置 |
| JP2013254967A (ja) * | 2007-08-30 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW423162B (en) * | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
| DE19752986A1 (de) * | 1997-11-28 | 1999-06-02 | Siemens Ag | Halbleiterschaltungsanordnung mit monolithisch integrierten Schaltkreisen und einer Spannungspumpenschaltung |
| KR100319164B1 (ko) * | 1997-12-31 | 2002-04-22 | 박종섭 | 다중레벨검출에의한다중구동장치및그방법 |
| JPH11312393A (ja) * | 1998-02-19 | 1999-11-09 | Sanyo Electric Co Ltd | 半導体メモリ装置の書き込み回路 |
| US6271715B1 (en) * | 1998-02-27 | 2001-08-07 | Maxim Integrated Products, Inc. | Boosting circuit with supply-dependent gain |
| KR100293449B1 (ko) * | 1998-05-04 | 2001-07-12 | 김영환 | 고전압발생회로 |
| US6351180B1 (en) * | 1999-08-31 | 2002-02-26 | Micron Technology, Inc. | Clamp circuit with fuse options |
| US6275096B1 (en) * | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
| JP3656495B2 (ja) * | 2000-01-25 | 2005-06-08 | セイコーエプソン株式会社 | Ｄｃ−ｄｃ昇圧方法及びそれを用いた電源回路 |
| JP2001238435A (ja) * | 2000-02-25 | 2001-08-31 | Nec Corp | 電圧変換回路 |
| DE10017920A1 (de) * | 2000-04-11 | 2001-10-25 | Infineon Technologies Ag | Ladungspumpenanordnung |
| US7002854B2 (en) * | 2000-07-25 | 2006-02-21 | Nec Electronics Corp. | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
| DE10064819A1 (de) | 2000-12-22 | 2002-07-18 | Koninkl Philips Electronics Nv | Adaptive Phasensteuerung für Ladungspumpen |
| EP1310959B1 (en) * | 2001-11-09 | 2008-06-18 | STMicroelectronics S.r.l. | Low power charge pump circuit |
| ITMI20021902A1 (it) * | 2002-09-06 | 2004-03-07 | Atmel Corp | Architettura di pompa di carica modulare |
| TW556262B (en) * | 2002-10-24 | 2003-10-01 | Nanya Technology Corp | A leakage control circuit and a DRAM with a leakage control circuit |
| US6734718B1 (en) * | 2002-12-23 | 2004-05-11 | Sandisk Corporation | High voltage ripple reduction |
| JP2005122837A (ja) * | 2003-10-17 | 2005-05-12 | Toshiba Corp | 半導体集積回路装置 |
| KR100572323B1 (ko) * | 2003-12-11 | 2006-04-19 | 삼성전자주식회사 | 멀티레벨 고전압 발생장치 |
| JP4492935B2 (ja) * | 2004-03-08 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 昇圧回路および昇圧回路を備えた半導体装置 |
| KR100605575B1 (ko) * | 2004-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법 |
| DE102005012662B4 (de) * | 2005-03-18 | 2015-02-12 | Austriamicrosystems Ag | Anordnung mit Spannungskonverter zur Spannungsversorgung einer elektrischen Last und Verfahren zur Spannungsversorgung einer elektrischen Last |
| EP1727146A1 (en) * | 2005-05-20 | 2006-11-29 | STMicroelectronics S.r.l. | Charge-pump type voltage-boosting device with reduced ripple, in particular for non-volatile flash memories |
| US7224207B2 (en) * | 2005-09-20 | 2007-05-29 | Taiwan Semiconductor Manufacturing Co. | Charge pump system with smooth voltage output |
| US20080054990A1 (en) * | 2006-08-30 | 2008-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge pump method and architecture |
| KR100809071B1 (ko) * | 2006-09-25 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
| KR100809072B1 (ko) * | 2006-09-28 | 2008-03-03 | 삼성전자주식회사 | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 |
| US8044705B2 (en) | 2007-08-28 | 2011-10-25 | Sandisk Technologies Inc. | Bottom plate regulation of charge pumps |
| US7586363B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Diode connected regulation of charge pumps |
| US7586362B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Low voltage charge pump with regulation |
| US20090302930A1 (en) * | 2008-06-09 | 2009-12-10 | Feng Pan | Charge Pump with Vt Cancellation Through Parallel Structure |
| US7969235B2 (en) | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
| US8710907B2 (en) | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
| US7683700B2 (en) * | 2008-06-25 | 2010-03-23 | Sandisk Corporation | Techniques of ripple reduction for charge pumps |
| US7795952B2 (en) * | 2008-12-17 | 2010-09-14 | Sandisk Corporation | Regulation of recovery rates in charge pumps |
| JP5259505B2 (ja) | 2009-06-26 | 2013-08-07 | 株式会社東芝 | 半導体記憶装置 |
| US7973592B2 (en) | 2009-07-21 | 2011-07-05 | Sandisk Corporation | Charge pump with current based regulation |
| US8339183B2 (en) | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
| US8013666B1 (en) * | 2009-07-31 | 2011-09-06 | Altera Corporation | Low ripple charge pump |
| US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
| US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
| US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
| TWI459188B (zh) * | 2012-03-09 | 2014-11-01 | Phison Electronics Corp | 具智慧卡功能的記憶卡及其電源控制方法與電源控制電路 |
| US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
| US8872552B2 (en) | 2012-09-29 | 2014-10-28 | Infineon Technologies Austria Ag | High-side semiconductor-switch low-power driving circuit and method |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| JP2014187764A (ja) | 2013-03-22 | 2014-10-02 | Toshiba Corp | 電圧変換回路および切替制御回路 |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9337724B2 (en) * | 2013-11-19 | 2016-05-10 | Globalfoundries Inc. | Load sensing voltage charge pump system |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| US20180315458A1 (en) * | 2017-04-28 | 2018-11-01 | Nanya Technology Corporation | Voltage system and method for operating the same |
| US10090759B1 (en) * | 2017-08-31 | 2018-10-02 | Micron Technology, Inc. | Electronic device with a reconfigurable charging mechanism |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR466532A (fr) * | 1913-12-24 | 1914-05-15 | Gustave Yvon Dinoir | Procédé et dispositif de triage des matières granuleuses en général et principalement des graines végétales, alimentaires ou autres |
| JPS645351A (en) * | 1987-06-26 | 1989-01-10 | Sharp Kk | Boosting circuit |
| KR920010749B1 (ko) * | 1989-06-10 | 1992-12-14 | 삼성전자 주식회사 | 반도체 집적소자의 내부전압 변환회로 |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| FR2663773A1 (fr) * | 1990-06-21 | 1991-12-27 | Sgs Thomson Microelectronic Sa | Dispositif a pompes de charges a phases imbriquees. |
| KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
| US5337284A (en) * | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
| JPH06152334A (ja) * | 1992-11-06 | 1994-05-31 | Mitsubishi Electric Corp | リングオシレータおよび定電圧発生回路 |
| EP0716368B1 (en) * | 1994-12-05 | 2002-06-12 | STMicroelectronics S.r.l. | Charge pump voltage multiplier circuit with control feedback and corresponding method |
| JPH08171796A (ja) * | 1994-12-16 | 1996-07-02 | Toshiba Corp | 半導体記憶装置 |
| JPH08237938A (ja) * | 1995-02-28 | 1996-09-13 | Mitsubishi Electric Corp | 内部電圧発生回路 |
| KR0172337B1 (ko) * | 1995-11-13 | 1999-03-30 | 김광호 | 반도체 메모리장치의 내부승압전원 발생회로 |
-
1996
- 1996-05-17 JP JP14814896A patent/JP2917914B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-16 KR KR1019970018954A patent/KR100259784B1/ko not_active IP Right Cessation
- 1997-05-16 EP EP97108033A patent/EP0808014A3/en not_active Withdrawn
- 1997-05-19 US US08/858,467 patent/US5969565A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154411A (en) * | 1998-12-07 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Boosting circuit compensating for voltage fluctuation due to operation of load |
| US6646494B2 (en) | 2001-07-09 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having boosting circuit |
| JP2007043826A (ja) * | 2005-08-03 | 2007-02-15 | Nec Electronics Corp | 半導体装置 |
| JP4716812B2 (ja) * | 2005-08-03 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007336722A (ja) * | 2006-06-15 | 2007-12-27 | Sharp Corp | 昇圧回路及び昇圧回路を用いた半導体装置 |
| JP2008005650A (ja) * | 2006-06-23 | 2008-01-10 | Toppan Printing Co Ltd | チャージポンプ回路 |
| JP2013254967A (ja) * | 2007-08-30 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011071791A (ja) * | 2009-09-28 | 2011-04-07 | Toppan Printing Co Ltd | チャージポンプ回路 |
| JP2011175718A (ja) * | 2010-02-25 | 2011-09-08 | Oki Semiconductor Co Ltd | 電流検出回路 |
| JP2013009551A (ja) * | 2011-06-27 | 2013-01-10 | Fujitsu Semiconductor Ltd | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5969565A (en) | 1999-10-19 |
| EP0808014A2 (en) | 1997-11-19 |
| KR970076801A (ko) | 1997-12-12 |
| EP0808014A3 (en) | 1999-02-24 |
| KR100259784B1 (ko) | 2000-06-15 |
| JP2917914B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917914B2 (ja) | 昇圧回路 | |
| JP4288434B2 (ja) | 高電圧発生回路 | |
| EP0350462B1 (en) | Regulation of the output voltage of a voltage multiplier | |
| US5694072A (en) | Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control | |
| US20050189984A1 (en) | Power supply circuit | |
| US6002599A (en) | Voltage regulation circuit with adaptive swing clock scheme | |
| US9698680B2 (en) | Switching power device | |
| KR100300077B1 (ko) | 가변 오실레이션 주기를 갖는 차지펌프회로 | |
| KR20000021487A (ko) | 저 전력 소비의 전압 제어기 | |
| US20030001554A1 (en) | Internal power voltage generator | |
| EP0621992A1 (en) | Feedback circuit for cmos high voltage generator to program (e)eprom-memory cells | |
| US6300839B1 (en) | Frequency controlled system for positive voltage regulation | |
| JPH088697A (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| CN112053728A (zh) | 电压产生电路以及半导体装置 | |
| JP2000243096A (ja) | パルス発生回路及び半導体メモリ | |
| JPH09257839A (ja) | バッファリング回路 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US6271718B1 (en) | Internal voltage converter for low operating voltage semiconductor memory | |
| JPH09294367A (ja) | 電圧供給回路 | |
| US6025747A (en) | Logic signal selection circuit | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| US5852387A (en) | Voltage-controlled oscillator that operates over a wide frequency range | |
| JP3859883B2 (ja) | 電流源回路および電圧発生回路 | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |