KR100886993B1 - 온도 보상 기능을 갖춘 ｃｍｏｓ 발진기 및 그 보상 방법 - Google Patents

Abstract

반도체 기술로 제작된 온도 보상된 클럭을 발생시키는 온도 보상 기능을 갖춘 CMOS 발진기 회로 및 그 보상 방법인 개시된다. 구체적으로, 발진기 회로는 기준 전압 발생기에서 생성된 전류를 저항으로 배분하여 기준 전압을 생성하는 기준 전압 생성부; 기준 전압 생성부에 연결되는 발진부; 및 기준 전류 발생기에서 발진부에 사용될 전류원에 기준 전류를 공급하는 기준 전류 생성부를 포함하는 것으로서, 기준 전압 발생기 및 상기 전류 발생기는 온도 보상 기능을 갖는 것을 특징으로 하는 회로 구성을 갖는다. 또한, 발진기 회로의 보상 방법에 있어서, 기준 전압 발생기에서 기준 전압을 생성하고, 기준 전류 발생기에서 기준 전류를 생성하는 단계, 커패시터부에 기준 전류를 충전시키는 단계; 및 기준 입력단이 기준 전압 생성부의 출력단에 연결되고, 비교 입력단이 커패시터에 각각 연결되는 비교기에서 발진 신호를 출력하는 단계를 포함하는 구성을 갖는다. 이러한 구성에 따른 발진기에서 내부의 기준 전압 발생기 및 기준 전류 발생기가 각각 온도 보상 기능을 갖추고 있으며, 커패시터는 일반적으로 온도에 거의 둔감하므로, 온도 변화에 크게 영향을 받지 않는 발진기를 구현할 수 있게 된다.

발진기(oscillator), CMOS, 온도 보상(temperature compensation)

Description

온도 보상 기능을 갖춘 ＣＭＯＳ 발진기 및 그 보상 방법 {Temperature compensated CMOS oscillator and compensation method thereof}

도 1은 종래의 일반적인 발진기의 구성을 도시하는 회로도.

도 2는 본 발명의 일 실시예에 따른 온도 보상 기능을 갖춘 CMOS 발진기의 구성을 도시하는 회로도.

도 3은 본 발명의 일 실시예에 따라 커패시터에 충전되는 전압의 출력 파형 및 발진기 출력 파형을 나타낸 그래프.

※ 도면의 주요 부분에 대한 부호의 설명

10, 20: 발진기

11, 21: 기준 전압 발생기

12, 22: 기준 전류 발생기

14, 23, 24: 비교기

15, 25: 커패시터

16: 전류 스위치

본 발명은 CMOS 발진기 회로 및 그 보상 방법에 관한 것으로, 보다 상세하게는 반도체 기술로 제작된 온도 보상된 클럭을 발생시키는 온도 보상 기능을 갖춘 CMOS 발진기 회로 및 그 보상 방법에 관한 것이다.

일반적으로, 발진기(oscillator)는 일정한 주파수를 갖는 주기 신호를 지속적으로 발생시키는 장치로서, 수정 발진기(crystal oscillator)로 대표되는 외장형 발진기와 반도체 칩에 주로 내장되는 내장형 발진기로 구분된다.

이러한 발진기는 컴퓨터 시스템, 반도체 장치 및 통신 기기 등과 같은 다양한 전자 장치들에서 폭넓게 사용된다. 특히, 최근 들어서는 이동 통신의 대중화에 따라 휴대폰, 개인용 휴대 정보 단말기(PDA; Personal Digital Assistance) 등의 이동 통신 단말기에 그 활용도가 높아지고 있다. 예를 들면, 휴대폰에 사용되는 스마트 배터리(smart battery) 등에 사용된다.

따라서, 발진기는 그 출력에 관한 높은 정밀성 및 안정성이 요구됨과 더불어, 이동 통신 단말기 등에 탑재가 용이하도록 배터리 소모가 적은 저전력 및 저가의 구조 또한 요구되는 추세이다.

도 1은 종래의 일반적인 발진기의 구성을 도시하는 회로도이다.

도 1을 참조하면, 종래의 발진기(10)는 기준 전압(V_r)을 발생시키는 기준 전 압 발생기(11), 기준 전류(I_r)를 발생시키는 기준 전류 발생기(12), 및 기준 전압 발생기(11)로부터 생성된 기준 전압(V_r)과 기준 전류 발생기(12)로부터 생성된 기준 전류(I_r)를 이용하여 발진 신호(OSC)를 출력하는 발진부(13)로 구성된다.

이 때, 발진부(13)는 기준 전압 발생기(11)의 출력단에 기준 입력단이 연결되고 기준 전류 발생기(12)의 출력단에 비교 입력단이 각각 연결된 비교기(14)와, 비교기(14)의 비교 입력단에 병렬로 각각 연결된 커패시터(15) 및 스위치(16)로 구성되며, 스위치(16)는 비교기(14)의 출력인 발진 신호(OSC)에 의하여 턴온(turn on)된다.

위와 같은 발진부(13)의 동작을 살펴보면, 기준 전류(I_r)에 의하여 커패시터(15)에 전하가 충전되면 비교기(14)의 비교 전압(V_c)이 상승하는데, 이 때 비교기(14)의 비교 전압(V_c)이 기준 전압(V_r)보다 상승하면 비교기(14)의 출력이 스위치(16)를 턴온시켜 순간적으로 비교 전압(V_c)이 접지 전압과 같은 준위로 방전된다.

또한, 방전시에 감소된 비교 전압(V_c)과 기준 전압(V_r)의 비교 결과가 다시 스위치를 턴오프(turn off)시키도록 하여, 비교 전압(V_c)에 대한 충전이 이루어지도록 한다. 이러한 과정을 반복함으로써 비교기(14)로부터 발진 신호(OSC)가 출력된다.

한편, 이러한 발진기는 시스템 내부에서 클럭 신호와 같은 타이밍 신호를 제 공하는 기능을 수행하기 때문에, 발진기의 출력 신호가 목표하는 주파수를 가지지 않을 경우 시스템 자체의 오동작으로 직결될 확률이 높다. 따라서, 발진기의 특성은 시스템의 성능을 좌우하는 매우 중요한 요소 중의 하나라고 할 수 있다.

그러나, 종래의 발진기는 그 사용 공정이나 환경적 요인, 특히, 온도 등에 의하여 그 출력 주파수가 변화될 수 있다. 예를 들어, -30℃ 내지 140℃ 정도의 광범위한 온도 범위에 대해서는 발진기에 의하여 출력되는 발진 신호가 안정적이지 못하고 주파수 특성이 변동된다.

따라서, 종래에는 이러한 외부 환경의 변화에 따른 발진 신호의 변화를 보상하기 위해서 다양한 형태의 보상 회로를 구비한다. 그 예로, 외부에 수정 발진자 등을 이용하여 온도에 둔감한 발진기를 구현하거나, 기준 전류 발생기에 온도 변화에 반비례하는 전류를 생성시키도록 함으로써 온도의 차이를 보상하는 등으로 보상 회로를 구현하는 것이다.

그런데, 이러한 보상 회로들은 복잡한 회로 구성을 갖는 경우가 대부분이기 때문에 전력 소모가 많고, 테스트 시간의 증가 및 추가적인 외부 소자의 사용으로 인한 비용 상승 등의 문제를 유발할 소지가 높다.

이러한 문제점들로 인하여 종래의 발진기 보상 회로들은 발진기 구성의 용이성, 저 전력, 고 정밀성 등에 대한 요구를 충분히 충족시키지 못하고 있는 실정이다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 칩 내부에 온 도 보상된 기준 전류 발생기 및 기준 전압 발생기를 내장하여 온도 보상된 CMOS 발진기를 외부 소자 없이 구현함으로써, 출력 주파수가 온도 변화에 매우 둔감한 발진기를 제공하는 데에 목적이 있다.

또한, 본 발명은 이러한 CMOS 발진기를 효율적으로 보상할 수 있는 CMOS 발진기의 보상 방법을 제공하는 데에 또 다른 목적이 있다.

본 발명의 전술한 목적을 달성하기 위한 본 발명에 따른 CMOS 발진기는, 기준 전압 발생기에서 생성된 전류를 저항으로 배분하여 기준 전압을 생성하는 기준 전압 생성부; 기준 전압 생성부에 연결되는 발진부; 및 기준 전류 발생기에서 발진부에 사용될 전류원에 기준 전류를 공급하는 기준 전류 생성부로 구성되며, 기준 전압 발생기 및 상기 전류 발생기는 온도 보상 기능을 갖추고 있는 것을 특징으로 한다.

이러한 본 발명의 CMOS 발진기를 구성하고 있는 발진부는, 기준 전류 발생기로부터 제공되는 기준 전류를 충전시키는 커패시터; 기준 전압 생성부의 출력단에 기준 입력단이 연결되고, 커패시터에 비교 입력단이 연결되어, 기준 입력단과 비교 입력단의 전압 차이에 의하여 발진 신호를 출력하는 비교기; 및 비교기의 출력단과 기준 전류 생성부의 출력단 사이에 연결되어 비교기의 동작에 따라 제어되는 전류 스위치로 이루어진다.

발진부의 동작을 살펴보면, 비교기의 비교 입력단으로부터 입력되는 비교 전 압과 기준 전압을 비교하여 전류 스위치를 온/오프(on/off)함으로써 커패시터를 충전하거나 또는 방전시킨다.

한편, 본 발명에 따른 CMOS 발진기의 보상 방법은, 기준 전압 발생기에서 생성된 기준 전류를 저항으로 배분하여 기준 전압을 생성하는 단계; 기준 전류 발생기에서 기준 전류를 생성하는 단계; 커패시터부에서 기준 전류 발생기로부터 제공되는 기준 전류를 충전시키는 단계; 및 기준 입력단이 기준 전압 생성부의 출력단에 연결되고, 비교 입력단이 커패시터에 각각 연결되는 비교기에서, 기준 입력단과 비교 입력단의 전압 차이에 의하여 발진 신호를 출력하는 단계로 구성되며, 이러한 기준 전압 발생기 및 상기 전류 발생기는 온도 보상 기능을 갖는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 2는 본 발명의 일 실시예에 따른 온도 보상 기능을 갖춘 CMOS 발진기의 구성을 나타내는 회로도로서, 본 발명의 일 실시예에 따른 CMOS 발진기(20)는 기준 전압 생성부, 기준 전류 생성부, 및 발진부로 구성된다.

도 2에 도시된 바와 같이, 기준 전압 생성부는 기준 전압 발생기(21)에 3개의 저항이 직렬로 연결되어 있는 구성을 갖는다. 기준 전압 발생기(21)에서 생성된 기준 전류를 각각의 저항으로 배분하여, vref1 및 vref2의 기준 전압 2개를 생성한다. 본 발명의 일 실시예에 따르면, 이러한 기준 전압 발생기로 대역 간격(bandgap) 기준 전압 발생기를 사용할 수 있다.

또한, 기준 전류 생성부는 기준 전류 발생기(22)로 이루어지며, 발진부와 연결되어 발진부에서 사용될 2개의 DC 전류원에 전류를 공급해주는 역할을 한다.

도 2를 참조하면, 발진부는 커패시터(25), 기준 전압 생성부의 출력단에 기준 입력단이 연결되고, 커패시터(25)에 비교 입력단이 연결되는 2개의 비교기(23, 24), 및 비교기(23, 24)의 출력단과 기준 전류 발생기(22)의 출력단 사이에 연결되는 전류 스위치로 구성된다.

여기서, 커패시터(25)는 기준 전류 발생기(22)로부터 제공되는 기준 전류를 충전시키게 되고, 비교기(23, 24)는 기준 입력단과 비교 입력단의 전압 차이에 의하여 발진 신호를 출력하게 된다.

전류 스위치는 비교기(23, 24)의 동작에 따라 제어되는데, 비교기(23, 24)는 기준 전압 생성부로부터의 기준 전압(vref1, vref2)과 커패시터(25)에 충전된 전압(v_tri)을 비교하여 전류 스위치를 온/오프(on/off)시킴으로써 커패시터(25)를 충전시키거나 또는 방전시키게 된다.

즉, 초기에 커패시터(25)에 전하가 충전되어 있지 않다고 가정할 때, v_tri의 전압은 접지가 되며, 따라서 비교기(23, 24)에 의해 v_tri의 전압이 vref1보다 작으므로, M1의 게이트 전압은 "로우(low)"가 되어 Idc1에 의해 2i의 전류가 커패시터(25)에 충전된다. 이 때, M2의 게이트 전압 역시 "로우(low)"가 되어, Idc2는 동작하지 않는다.

Idc1에 의해 2i의 전류가 커패시터(25)에 충전되면, v_tri의 전압은 시간에 따라 일정하게 상승한다. v_tri의 전압이 vref1에 도달하면, 비교기(23, 24)에 의해 M1및 M2의 게이트 전압이 "하이(high)"가 되어, Idc1은 동작하지 않으며, Idc2에 의해 i의 전류가 커패시터(25)에서 방전된다.

v_tri의 전압이 vref2 이하로 떨어지면, 다시 M1 및 M2의 게이트 전압이 "로우(low)"가 되어, 다시 커패시터(25)에 충전 동작을 반복한다.

따라서, 도 3에서 도시한 바와 같이, v_tri의 전압은 시간에 따라 전압이 선형적으로 증가, 감소를 반복하여, 삼각파의 형태가 되며, 이는 2개의 인버터(inverter)를 거쳐서 사각파의 형태로 변환된다. 이때, 출력 주파수는 다음과 같은 식으로 표현된다.

본 발명의 CMOS 발진기는 출력 주파수가 위 수학식 1과 같이, 내부의 기준 전압 발생기 및 기준 전류 발생기와, 커패시터 용량만으로 결정된다.　일반적으로 커패시터는 온도에 거의 둔감한 것으로 알려져 있다.

따라서, 온도 보상된 기준 전압 발생기와 온도 보상된 기준 전류 발생기를 발진기 내부에 구비할 경우, 본 발명의 전술한 구성에 따른 CMOS 발진기는 온도에 매우 둔감한 출력 주파수를 구현할 수 있다.

본 발명의 전술한 바와 같은 구성에 따라, 온도 보상된 전압 발생기, 온도 보상된 전류 발생기 및 커패시터로만 구성된 출력 주파수가 온도에 매우 둔감한 CMOS 발진기를 구성할 수 있다.

즉, 칩 내부에 온도 보상된 기준 전류 발생기 및 기준 전압 발생기를 내장하여 온도 보상된 CMOS 발진기를 외부 소자 없이 구현함으로써, 출력 주파수가 온도 변화에 매우 둔감한 발진기를 제공할 수 있으며, 이러한 발진기를 효율적으로 보상할 수 있는 발진기의 보상 방법을 제공할 수 있다.

이에 따라, 온도 변화와 같은 외부 환경 요인 등으로 인하여 발생되는 발진 신호의 변화를 정확히 반영할 수 있게 된다.

Claims (9)

1. 기준 전압 발생기에서 생성된 전류를 저항으로 배분하여 서로 상이한 제1 기준 전압 및 제2 기준 전압을 생성하는 기준 전압 생성부;

   상기 기준 전압 생성부에 연결되는 발진부; 및

   기준 전류 발생기에서 상기 발진부에 사용될 전류원에 기준 전류를 공급하는 기준 전류 생성부를 포함하되,

   상기 발진부는,

   기준 입력단에 상기 제1 기준 전압이 입력되어, 기준 입력단과 비교 입력단의 전압 차이에 의하여 발신 신호를 출력하는 제1 비교기;

   상기 제1 비교기의 출력단에 연결되어 상기 제1 비교기의 출력에 따라 온/오프되고, 상기 기준 전류를 입력받는 제1 트랜지스터;

   상기 제1 트랜지스터와 상기 제1 비교기의 비교 입력단 사이에 연결되는 제1 전류원;

   기준 입력단에 상기 제2 기준 전압이 입력되고, 비교 입력단이 상기 제1 비교기의 비교 입력단에 연결되어, 기준 입력단과 비교 입력단의 전압 차이에 의하여 발신 신호를 출력하는 제2 비교기;

   상기 제2 비교기의 출력단에 연결되어 상기 제2 비교기의 출력에 따라 온/오프되는 제2 트랜지스터;

   상기 제2 트랜지스터와 상기 제2 비교기의 비교 입력단 사이에 연결되는 제2 전류원; 및

   상기 제1 전류원 및 상기 제2 전류원에 연결되는 커패시터를 포함하고, 상기 발진부의 발진 주파수는 상기 제1 기준전압, 상기 제2 기준전압, 상기 기준 전류 및 상기 커패시터의 용량에 의하여 결정되는 것을 특징으로 하는 CMOS 발진기.
2. 제 1 항에 있어서,

   상기 발진부의 발진 주파수를 f, 상기 커패시터의 용량을 C, 상기 기준 전류를 I, 상기 제1 기준 전압을 Vref1, 상기 제2 기준 전압을 Vref2 라 할 경우, 상기 발진부의 발진 주파수는 하기 수학식에 의하여 결정되는 것을 특징으로 하는 CMOS 발진기.

   
3. 삭제
4. 제 1 항에 있어서,

   상기 커패시터의 충전/방전에 의해 선형적인 전압의 증가/감소 파형을 구현하는 것을 특징으로 하는 CMOS 발진기.
5. 제 1 항에 있어서,

   상기 제1 비교기 및 상기 제2 비교기는 연산 증폭기인 것을 특징으로 하는 CMOS 발진기.
6. 삭제
7. 삭제
8. 삭제
9. 삭제

Images