JP2023019228A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2023019228A JP2023019228A JP2021123773A JP2021123773A JP2023019228A JP 2023019228 A JP2023019228 A JP 2023019228A JP 2021123773 A JP2021123773 A JP 2021123773A JP 2021123773 A JP2021123773 A JP 2021123773A JP 2023019228 A JP2023019228 A JP 2023019228A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- mos transistor
- capacitor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
【課題】動作時に大きな電流が流れる回路を備えていても、通常動作時の消費電流を小さくすることが可能な発振回路を提供する。【解決手段】コンデンサの一方の端子に接続される第一の定電流回路と、コンデンサの他方の端子と第二の電源端子の間に接続される第一のスイッチ回路と、第二の定電流回路と、第二の定電流回路にゲートとドレインが接続されソースがコンデンサの他方の端子に接続される第一のＭＯＳトランジスタと、ゲートが第一のＭＯＳトランジスタのゲートと接続されドレインがコンデンサの一方の端子に接続される第二のＭＯＳトランジスタと、第二のＭＯＳトランジスタのソースと第二の電源端子の間に接続される第二のスイッチ回路と、コンデンサの一方の端子の電圧に基づく信号を出力する出力端子を備え、第一のスイッチ回路と第二のスイッチ回路は出力端子の信号と該信号の反転信号でオンオフが制御されることを特徴とする。【選択図】図１
Description
本発明は、発振回路に関する。
発振回路は、電源電圧や温度などの変動に影響されず一定の周波数を出力することが要求されている。
図４は、従来の発振回路を示す回路図である。
図４の発振回路は、コンデンサＣ１と、インバーター４１、４２及び４４と、バンドギャップ定電圧回路４３（以降、ＢＧＲ回路と称す）と、定電流源回路４５と、定電流用バイアス発生回路４６と、ＰＭＯＳトランジスタＭ１と、ＮＭＯＳトランジスタＭ２を備えている。
図４の発振回路は、コンデンサＣ１と、インバーター４１、４２及び４４と、バンドギャップ定電圧回路４３（以降、ＢＧＲ回路と称す）と、定電流源回路４５と、定電流用バイアス発生回路４６と、ＰＭＯＳトランジスタＭ１と、ＮＭＯＳトランジスタＭ２を備えている。
ＢＧＲ回路４３は、電源電圧及び温度の変動の影響を受けない電圧ＶＢＧＲを供給する。定電流用バイアス発生回路４６にバイアス制御される定電流源回路４５は、電源電圧及び温度の変動の影響を受けない定電流を発生する。図４の発振回路は、電圧ＶＢＧＲと定電流がコンデンサＣ１の電圧を制御するので、電源電圧や温度などの変動に影響されず一定の周波数をインバーター４２から出力することが出来る（例えば、特許文献１参照）。
しかしながら、上述の発振回路は、ＢＧＲ回路４３と定電流用バイアス発生回路４６を備えているため、それらの回路の回路規模が大きく、消費電流が大きい、という課題があった。
本発明は上記課題に鑑みて為され、回路規模が小さく、消費電流が小さくても、電源電圧や温度などの変動に影響されず一定の周波数を出力することが出来る発振回路を提供することを目的とする。
本発明の一態様の発振回路は、コンデンサと、第一の電源端子と前記コンデンサの一方の端子の間に接続される第一の定電流回路と、前記コンデンサの他方の端子と第二の電源端子の間に接続される第一のスイッチ回路と、一方の端子が前記第一の電源端子に接続される第二の定電流回路と、前記第二の定電流回路の他方の端子にゲートとドレインが接続され、ソースが前記コンデンサの他方の端子に接続される第一のＭＯＳトランジスタと、ゲートが前記第一のＭＯＳトランジスタのゲートと接続され、ドレインが前記コンデンサの一方の端子に接続される第二のＭＯＳトランジスタと、前記第二のＭＯＳトランジスタのソースと前記第二の電源端子の間に接続される第二のスイッチ回路と、前記コンデンサの一方の端子の電圧に基づく信号を出力する出力端子と、を備え、前記第一のスイッチ回路と前記第二のスイッチ回路は、前記出力端子の信号と該信号の反転信号でオンオフが制御されることを特徴とする。
本発明の発振回路によれば、コンデンサ１８の電圧を一定電圧（ΔＶｇｓ）で上昇下降させるＮＭＯＳトランジスタ１３～１４及びスイッチ回路１６～１７、コンデンサ１８を一定電流で充放電する定電流回路１０～１１を備えたので、回路規模及び消費電流が小さく、且つ電源電圧や温度などの変動に影響されず一定の周波数を出力することが出来る発振回路を提供することが可能となる。
以下、本発明の発振回路について、図面を参照して説明する。
図１は、本実施形態の発振回路１００を示すブロック図である。
図１の発振回路１００は、定電流回路１０、１１及び１２と、ＮＭＯＳトランジスタ１３、１４及び１５と、スイッチ回路１６及び１７と、コンデンサ１８と、インバーター３０及び３１を備えている。定電流回路１２とＮＭＯＳトランジスタ１５は、定電流インバーターを構成している。
図１の発振回路１００は、定電流回路１０、１１及び１２と、ＮＭＯＳトランジスタ１３、１４及び１５と、スイッチ回路１６及び１７と、コンデンサ１８と、インバーター３０及び３１を備えている。定電流回路１２とＮＭＯＳトランジスタ１５は、定電流インバーターを構成している。
定電流回路１０、１１及び１２は、一端が電源端子に接続されている。ＮＭＯＳトランジスタ１３は、ドレインとゲートが定電流回路１０の他端に接続され、ソースがスイッチ回路１６の一端に接続されている。スイッチ回路１６は、他端が接地端子に接続され、制御端子がインバーター３１の出力端子に接続されている。ＮＭＯＳトランジスタ１４は、ドレインが定電流回路１１の他端に接続され、ゲートがＮＭＯＳトランジスタ１３のゲートに接続され、ソースがスイッチ回路１７の一端に接続されている。スイッチ回路１７は、他端が接地端子に接続され、制御端子がインバーター３０の出力端子に接続されている。コンデンサ１８は、一端がＮＭＯＳトランジスタ１３のソースに接続され、他端がＮＭＯＳトランジスタ１４のドレインに接続されている。ＮＭＯＳトランジスタ１５は、ドレインが定電流回路１２の他端に接続され、ゲートがＮＭＯＳトランジスタ１４のドレインに接続され、ソースが接地端子に接続されている。インバーター３０は、入力端子がＮＭＯＳトランジスタ１５のドレインに接続されている。インバーター３１は、入力端子がインバーター３０の出力端子に接続され、出力端子が発振回路１００の出力端子に接続されている。
図１の発振回路１００は、信号ＣＬＫ及びＣＬＫＢでスイッチ回路１６及び１７のオンオフを制御して、定電流回路１０及び１１の定電流Ｉ１０及びＩ１１でコンデンサ１８を充放電することによって信号ＣＬＫを出力する。
ここで、図１の発振回路１００は、以下のような条件で設計される。
信号ＣＬＫのデューティ比が５０％とすると、定電流Ｉ１０と定電流Ｉ１１は等しいこと。但し、信号ＣＬＫの所望のデューティ比によってこれらの定電流は適宜設定されても良い。更に、スイッチ回路１７がオンした時のノードＮ１の電圧Ｖ１、即ちΔＶｇｓ＝Ｖｇｓ１４－Ｖｇｓ１３が正の値であること。
信号ＣＬＫのデューティ比が５０％とすると、定電流Ｉ１０と定電流Ｉ１１は等しいこと。但し、信号ＣＬＫの所望のデューティ比によってこれらの定電流は適宜設定されても良い。更に、スイッチ回路１７がオンした時のノードＮ１の電圧Ｖ１、即ちΔＶｇｓ＝Ｖｇｓ１４－Ｖｇｓ１３が正の値であること。
上述のように構成された発振回路１００は、以下のように動作する。
図３は、発振回路１００の動作を示すタイミングチャートである。
図３は、発振回路１００の動作を示すタイミングチャートである。
先ず、初期状態から時刻ｔ１の区間について説明する。
初期状態として、コンデンサ１８は充電されていない。電源が印加されると、信号ＣＬＫはＨレベル、信号ＣＬＫＢはＬレベルになるので、スイッチ１６はオン、スイッチ１７はオフする。従って、ノードＮ１の電圧Ｖ１は接地端子の電圧、即ちＬレベルになる。
初期状態として、コンデンサ１８は充電されていない。電源が印加されると、信号ＣＬＫはＨレベル、信号ＣＬＫＢはＬレベルになるので、スイッチ１６はオン、スイッチ１７はオフする。従って、ノードＮ１の電圧Ｖ１は接地端子の電圧、即ちＬレベルになる。
コンデンサ１８は、ノードＮ２からノードＮ１に流れる定電流Ｉ１１で充電される。そして、コンデンサ１８の電圧であるノードＮ２の電圧Ｖ２は徐々に上昇する。時刻ｔ１において、電圧Ｖ２がＮＭＯＳトランジスタ１５の閾値Ｖｔｈ１５になると、ＮＭＯＳトランジスタ１５はオンする。従って、信号ＣＬＫはＬレベル、信号ＣＬＫＢはＨレベルになる。
次に、時刻ｔ１からｔ２の区間について説明する。
時刻ｔ１において、信号ＣＬＫがＬレベルになり信号ＣＬＫＢがＨレベルになると、スイッチ１６はオフしスイッチ１７はオンする。ＮＭＯＳトランジスタ１３は、定電流Ｉ１０が流れることでゲート・ソース間に電圧Ｖｇｓ１３が発生する。ＮＭＯＳトランジスタ１４は、定電流Ｉ１１とコンデンサ１８を介して定電流Ｉ１０が流れることでゲート・ソース間に電圧Ｖｇｓ１４が発生する。従って、ノードＮ１の電圧Ｖ１は、ΔＶｇｓ＝Ｖｇｓ１４－Ｖｇｓ１３になる。ここで、ＮＭＯＳトランジスタ１３とＮＭＯＳトランジスタ１４は、この時の電圧ΔＶｇｓが正の値になるように設計されればよい。
時刻ｔ１において、信号ＣＬＫがＬレベルになり信号ＣＬＫＢがＨレベルになると、スイッチ１６はオフしスイッチ１７はオンする。ＮＭＯＳトランジスタ１３は、定電流Ｉ１０が流れることでゲート・ソース間に電圧Ｖｇｓ１３が発生する。ＮＭＯＳトランジスタ１４は、定電流Ｉ１１とコンデンサ１８を介して定電流Ｉ１０が流れることでゲート・ソース間に電圧Ｖｇｓ１４が発生する。従って、ノードＮ１の電圧Ｖ１は、ΔＶｇｓ＝Ｖｇｓ１４－Ｖｇｓ１３になる。ここで、ＮＭＯＳトランジスタ１３とＮＭＯＳトランジスタ１４は、この時の電圧ΔＶｇｓが正の値になるように設計されればよい。
ノードＮ２の電圧Ｖ２は、電圧Ｖ１が電圧ΔＶｇｓになるので、コンデンサ１８によって電圧ΔＶｇｓだけ上昇してＶｔｈ１５＋ΔＶｇｓになる。そして、スイッチ１７がオンすることによって、コンデンサ１８に充電された電圧は、ＮＭＯＳトランジスタ１４を介して接地端子へ放電される。この時の放電電流は、定電流回路１０の定電流Ｉ１０相当の電流である。
即ち、時刻ｔ１で電圧Ｖｔｈ１５＋ΔＶｇｓであったコンデンサ１８の電圧である電圧Ｖ２は、定電流Ｉ１０で放電されて徐々に下降する。そして、時刻ｔ２において、電圧Ｖ２がＮＭＯＳトランジスタ１５の閾値Ｖｔｈ１５を下回ると、ＮＭＯＳトランジスタ１５はオフする。従って、信号ＣＬＫはＨレベルになり信号ＣＬＫＢはＬレベルになる。
次に、時刻ｔ２からｔ３の区間について説明する。
時刻ｔ２において、信号ＣＬＫがＨレベルになり信号ＣＬＫＢがＬレベルになると、スイッチ１６はオンしスイッチ１７はオフする。スイッチ１６がオンすると、ノードＮ１の電圧Ｖ１はΔＶｇｓから接地端子の電圧になる。ノードＮ２の電圧Ｖ２は、コンデンサ１８によって電圧ΔＶｇｓだけ下降してＶｔｈ１５－ΔＶｇｓになる。
時刻ｔ２において、信号ＣＬＫがＨレベルになり信号ＣＬＫＢがＬレベルになると、スイッチ１６はオンしスイッチ１７はオフする。スイッチ１６がオンすると、ノードＮ１の電圧Ｖ１はΔＶｇｓから接地端子の電圧になる。ノードＮ２の電圧Ｖ２は、コンデンサ１８によって電圧ΔＶｇｓだけ下降してＶｔｈ１５－ΔＶｇｓになる。
そして、時刻ｔ４以降同様の動作を繰り返すことによって、発振回路１００は、出力端子にデューティ比が５０％の信号ＣＬＫを出力する。
図２は、本実施形態の発振回路１００の一例を示す回路図である。
定電流回路１０、１１及び１２は、バイアス回路２０とＰＭＯＳトランジスタ１０、１１及び１２で構成されている。そして、ＰＭＯＳトランジスタ１０及び１１は同じ電流を流すこととし、同じサイズで設計されている。スイッチ回路１６及び１７は、ＮＭＯＳトランジスタ１６及び１７で構成されている。
定電流回路１０、１１及び１２は、バイアス回路２０とＰＭＯＳトランジスタ１０、１１及び１２で構成されている。そして、ＰＭＯＳトランジスタ１０及び１１は同じ電流を流すこととし、同じサイズで設計されている。スイッチ回路１６及び１７は、ＮＭＯＳトランジスタ１６及び１７で構成されている。
バイアス回路２０は、ＮＭＯＳトランジスタ２１及び２２と、抵抗２３と、ＰＭＯＳトランジスタ２４及び２５を備えている。ＮＭＯＳトランジスタ２１は、ソースが抵抗２３を介して接地端子に接続されている。ＮＭＯＳトランジスタ２２は、ソースが接地端子に接続され、ドレインとゲートがＮＭＯＳトランジスタ２１のゲートに接続されている。ＰＭＯＳトランジスタ２４は、ソースが電源端子に接続され、ドレインがＮＭＯＳトランジスタ２２のドレインに接続されている。ＰＭＯＳトランジスタ２５は、ソースが電源端子に接続され、ドレインとゲートがＰＭＯＳトランジスタ２４のゲートとＮＭＯＳトランジスタ２１のドレインに接続されている。
上述したように構成されたバイアス回路２０は、ＰＭＯＳトランジスタ２５に流れる電流をＩ２５とすると、Ｉ２５＝ΔＶｇｓ＿Ｂ/Ｒで表される。ΔＶｇｓ＿ＢはＮＭＯＳトランジスタ２１及び２２のＶｇｓの差分、Ｒは抵抗２３の抵抗値である。
発振回路１００の信号ＣＬＫの周波数ｆは、以下のように表される。
ｆ＝（Ｉ/Ｉ２５）（ΔＶｇｓ＿Ｂ/ΔＶｇｓ）/２ＣＲ
Ｉは定電流回路１０及び１１が流す電流、Ｃはコンデンサ１８の容量値である。ここで、電流ＩとＩ２５を等しく、電圧差ΔＶｇｓ＿ＢとΔＶｇｓを等しく設計すると、周波数ｆはコンデンサ１８の容量値と抵抗２３の抵抗値で決まる。
ｆ＝（Ｉ/Ｉ２５）（ΔＶｇｓ＿Ｂ/ΔＶｇｓ）/２ＣＲ
Ｉは定電流回路１０及び１１が流す電流、Ｃはコンデンサ１８の容量値である。ここで、電流ＩとＩ２５を等しく、電圧差ΔＶｇｓ＿ＢとΔＶｇｓを等しく設計すると、周波数ｆはコンデンサ１８の容量値と抵抗２３の抵抗値で決まる。
即ち、発振回路１００の信号ＣＬＫの周波数ｆは、各ＭＯＳトランジスタの特性のバラツキに左右されることなく、また電源電圧や温度などの変動に影響されず一定の周波数ｆを出力することが可能である。そして、周波数ｆは、式からわかるように温度特性の良い抵抗を用いることで、特性が良くなることは自明である。
以上説明したように、本実施形態の発振回路１００は、コンデンサ１８の電圧を一定電圧（ΔＶｇｓ）で上昇下降させるＮＭＯＳトランジスタ１３～１４及びスイッチ回路１６～１７、コンデンサ１８を一定電流で充放電する定電流回路１０～１１を備える構成としたため、回路規模が小さく、消費電流が小さくても、電源電圧や温度などの変動に影響されず一定の周波数を出力することが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。例えば、回路全体を電源端子と接地端子に対して反転した構成としても動作が可能であり、同様の効果を得ることが出来る。この場合は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを入れ替える回路構成とする。
１０、１１、１２ 定電流回路（ＰＭＯＳトランジスタ）
１３、１４、１５ ＮＭＯＳトランジスタ
１６、１７ スイッチ回路（ＮＭＯＳトランジスタ）
１８ コンデンサ
２０ バイアス回路
２１、２２ ＮＭＯＳトランジスタ
２３ 抵抗
２４、２５ ＰＭＯＳトランジスタ
３０、３１ インバーター
１００ 発振回路
１３、１４、１５ ＮＭＯＳトランジスタ
１６、１７ スイッチ回路（ＮＭＯＳトランジスタ）
１８ コンデンサ
２０ バイアス回路
２１、２２ ＮＭＯＳトランジスタ
２３ 抵抗
２４、２５ ＰＭＯＳトランジスタ
３０、３１ インバーター
１００ 発振回路
Claims (3)
- コンデンサと、
第一の電源端子と前記コンデンサの一方の端子の間に接続される第一の定電流回路と、
前記コンデンサの他方の端子と第二の電源端子の間に接続される第一のスイッチ回路と、
一方の端子が前記第一の電源端子に接続される第二の定電流回路と、
前記第二の定電流回路の他方の端子にゲートとドレインが接続され、ソースが前記コンデンサの他方の端子に接続される第一のＭＯＳトランジスタと、
ゲートが前記第一のＭＯＳトランジスタのゲートと接続され、ドレインが前記コンデンサの一方の端子に接続される第二のＭＯＳトランジスタと、
前記第二のＭＯＳトランジスタのソースと前記第二の電源端子の間に接続される第二のスイッチ回路と、
前記コンデンサの一方の端子の電圧に基づく信号を出力する出力端子と、を備え
前記第一のスイッチ回路と前記第二のスイッチ回路は、前記出力端子の信号と該信号の反転信号でオンオフが制御されることを特徴とする発振回路。 - 前記第一の定電流回路及び前記第二の定電流回路は、
バイアス回路と、前記バイアス回路の流す電流に基づく電流を流す第三のＭＯＳトランジスタ及び第四のＭＯＳトランジスタとで構成される
ことを特徴とする請求項１に記載の発振回路。 - 前記バイアス回路は、
ゲートとドレインが接続され、ソースが前記第二の電源端子に接続される第五のＭＯＳトランジスタと、
ゲートが前記第五のＭＯＳトランジスタのゲートと接続され、ソースが抵抗を介して前記第二の電源端子に接続される第六のＭＯＳトランジスタと、
ドレインが前記第五のＭＯＳトランジスタのドレインに接続され、ソースが前記第一の電源端子に接続される第七のＭＯＳトランジスタと、
ゲートとドレインが前記第六のＭＯＳトランジスタのドレインと前記第七のＭＯＳトランジスタのゲートと前記第三のＭＯＳトランジスタ及び第四のＭＯＳトランジスタのゲートに接続され、ソースが前記第一の電源端子に接続される第八のＭＯＳトランジスタと、
を備えたことを特徴とする請求項２に記載の発振回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021123773A JP2023019228A (ja) | 2021-07-29 | 2021-07-29 | 発振回路 |
| CN202210817226.5A CN115694433A (zh) | 2021-07-29 | 2022-07-12 | 振荡电路 |
| KR1020220085397A KR20230018323A (ko) | 2021-07-29 | 2022-07-12 | 발진 회로 |
| TW111127145A TW202306314A (zh) | 2021-07-29 | 2022-07-20 | 振盪電路 |
| US17/870,856 US11683010B2 (en) | 2021-07-29 | 2022-07-22 | Oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021123773A JP2023019228A (ja) | 2021-07-29 | 2021-07-29 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023019228A true JP2023019228A (ja) | 2023-02-09 |
| JP2023019228A5 JP2023019228A5 (ja) | 2024-07-03 |
Family
ID=85039397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021123773A Pending JP2023019228A (ja) | 2021-07-29 | 2021-07-29 | 発振回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11683010B2 (ja) |
| JP (1) | JP2023019228A (ja) |
| KR (1) | KR20230018323A (ja) |
| CN (1) | CN115694433A (ja) |
| TW (1) | TW202306314A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4514460B2 (ja) | 2004-01-29 | 2010-07-28 | 富士通セミコンダクター株式会社 | 発振回路および半導体装置 |
| DE102014111900B4 (de) * | 2014-08-20 | 2016-03-03 | Infineon Technologies Austria Ag | Oszillatorschaltung |
| JP7241596B2 (ja) * | 2019-04-23 | 2023-03-17 | ルネサスエレクトロニクス株式会社 | 発振回路 |
-
2021
- 2021-07-29 JP JP2021123773A patent/JP2023019228A/ja active Pending
-
2022
- 2022-07-12 KR KR1020220085397A patent/KR20230018323A/ko unknown
- 2022-07-12 CN CN202210817226.5A patent/CN115694433A/zh active Pending
- 2022-07-20 TW TW111127145A patent/TW202306314A/zh unknown
- 2022-07-22 US US17/870,856 patent/US11683010B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11683010B2 (en) | 2023-06-20 |
| CN115694433A (zh) | 2023-02-03 |
| TW202306314A (zh) | 2023-02-01 |
| KR20230018323A (ko) | 2023-02-07 |
| US20230031567A1 (en) | 2023-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100347680B1 (ko) | 밴드 갭 레퍼런스 회로 | |
| JP4424546B2 (ja) | パルス幅変調回路 | |
| JP4947703B2 (ja) | チャージポンプ回路 | |
| US20100171558A1 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
| KR100657171B1 (ko) | 리프레쉬 제어회로 및 리프레쉬 제어방법 | |
| KR100649514B1 (ko) | 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로 | |
| KR100818105B1 (ko) | 내부 전압 발생 회로 | |
| US20080122548A1 (en) | Oscillator using schmitt trigger circuit | |
| US20050258911A1 (en) | Ring oscillation circuit | |
| KR100724559B1 (ko) | 레벨 쉬프터 | |
| US7969253B2 (en) | VCO with stabilized reference current source module | |
| CN113541606B (zh) | 振荡电路以及半导体集成电路 | |
| JP4459043B2 (ja) | 半導体素子のオシレータ回路 | |
| US7545128B2 (en) | Regulator circuit | |
| KR102572587B1 (ko) | 콤퍼레이터 및 발진 회로 | |
| JP2023019228A (ja) | 発振回路 | |
| JP7101499B2 (ja) | 発振回路 | |
| JP2021153259A (ja) | 放電制御回路および電流源回路 | |
| JP4829724B2 (ja) | 発振回路 | |
| CN113258878B (zh) | 振荡器 | |
| JP2020141220A (ja) | パワーオンクリア回路及び半導体装置 | |
| JP6261882B2 (ja) | 電流源回路 | |
| JP2023019228A5 (ja) | ||
| JP2017118323A (ja) | 発振回路 | |
| JP4340606B2 (ja) | 自己バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240625 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240625 |