KR100649514B1 - 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로 - Google Patents

링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로 Download PDF

Info

Publication number
KR100649514B1
KR100649514B1 KR1020040061597A KR20040061597A KR100649514B1 KR 100649514 B1 KR100649514 B1 KR 100649514B1 KR 1020040061597 A KR1020040061597 A KR 1020040061597A KR 20040061597 A KR20040061597 A KR 20040061597A KR 100649514 B1 KR100649514 B1 KR 100649514B1
Authority
KR
South Korea
Prior art keywords
current
power supply
supply voltage
circuit
current path
Prior art date
Application number
KR1020040061597A
Other languages
English (en)
Other versions
KR20050016158A (ko
Inventor
니시야마요시노부
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050016158A publication Critical patent/KR20050016158A/ko
Application granted granted Critical
Publication of KR100649514B1 publication Critical patent/KR100649514B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 효율적인 정전류를 발생하는 것을 목적으로 한다. 이를 위해, 저항 R과, 게이트 드레인 단락의 트랜지스터 Q0의 직렬 접속에 의해 저항 R에 흐르는 전류 IA를 결정한다. 또한, 트랜지스터 Q12, Q13, Q14 및 저항 R2의 직렬 접속에 의해 전류 I2를 결정한다. 그리고, 저항 R1의 아래에서부터 전류 I2를 뽑아냄으로써, 트랜지스터 Q0에 흐르는 전류 I1을 I1=IA-I2로 한다. 특히, 전류 I2는, 전원 전압 VDD가 3개의 트랜지스터 Q12, Q13, Q14의 게이트 소스간 전압 강하 Vt를 합한 3Vt 이상에서 흐르기 시작하기 때문에, 전원 전압이 3Vt 이하에서는 전류 I2가 흐르지 않고, 전원 전압 VDD가 비교적 낮을 때에 전류를 충분히 출력할 수 있으며, 또한 전원 전압 VDD가 높을 때에 출력되는 정전류가 필요 이상 높아지지 않도록 제어할 수 있다.
저항, 다이오드, 트랜지스터, 컨덴서, CMOS

Description

링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로{CONSTANT-CURRENT CIRCUIT FOR USE IN RING OSCILATOR AND CHARGE PUMP CIRCUIT}
도 1은 차지 펌프 회로의 구성을 도시하는 도면.
도 2는 링 오실레이터의 구성을 도시하는 도면.
도 3은 정전류 회로의 구성을 도시하는 도면.
도 4는 전원 전압과 정전류의 관계를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
Q0∼Q14 : 트랜지스터
C1∼C3 : 컨덴서
R1, R2 : 저항
본 발명은, 차지 펌프 회로 등에 이용되는 링 오실레이터의 인버터의 전류원에 적합한 정전류 회로에 관한 것이다.
종래부터, 컨덴서에의 충전을 제어하여, 승압을 행하는 차지 펌프가 알려져 있으며, 불휘발성 메모리 등의 소거를 행하기 위한 고전압 발생에 이용되고 있다.
예를 들면, 도 1에 도시하는 CMOS를 이용한 차지 펌프에서는, 입력측의 전원 전압 VDD에는, N 채널 트랜지스터(MOS)(10)의 소스가 접속되며, 이 N 채널 트랜지스터(10)의 드레인에는, 타단으로부터 펄스 전압이 공급되는 시프트 컨덴서(12)가 접속된다. 또한, N 채널 트랜지스터(10)의 드레인에는 P 채널 트랜지스터(MOS)(14)의 드레인이 접속되며, 이 P 채널 트랜지스터(14)의 소스에는 전압 축적용 컨덴서(16)가 접속됨과 함께, 출력단(18)이 접속되어 있다.
그리고, 트랜지스터(10)와, 트랜지스터(14)의 게이트에는, 동일한 펄스 신호가 공급되고 있다.
이러한 회로에서, 트랜지스터(10)가 온되고, 트랜지스터(14)가 오프됨으로써, 전압 VDD가 시프트용 컨덴서(12)에 축적되며, 트랜지스터(10)가 오프되며, PMOS(14)가 온된 상태에서, 펄스 전압에 의해 예를 들면 전압 VDD만큼 시프트용 컨덴서의 전압을 시프트함으로써, 축적용 컨덴서(16)에 2VDD의 전압 VDD가 축적되고, 이것이 출력된다.
이러한 차지 펌프에서는, 출력 전압을 계측하고, 그 출력 전압값에 따라 공급하는 클럭의 주파수 등을 조정하여, 전류를 절약하고 있었다.
차지 펌프의 예는, 예를 들면 특허 문헌 1에 개시되어 있다.
[특허 문헌 1]
일본 특개평7-298607호 공보
그러나, 휘발 메모리 등에의 재기입을 행하기 위한 고전압을 발생하는 차지 펌프(승압 회로)에서, 전원 전압 변화에 대하여 차지 펌프의 동작 클럭이 일정한 경우, 소비 전류 및 출력 전류는 거의 전원 전압에 비례하여 증대된다. 그리고, 차지 펌프의 출력 전류가 전원 전압에 비례하기 때문에, 보증되는 최소의 전원 전압으로 충분히 재기입에 필요한 출력 전류를 확보할 수 있도록 설계를 행하고 있었다. 그러나, 불휘발 메모리의 재기입에 필요한 전류는 전원 전압이 높은 영역에서는 그다지 변화가 없기 때문에, 전원 전압이 높은 곳에서는 쓸데없이 큰 전류가 출력되어, 큰 전원 전류를 소비하고 있었다.
본 발명은, 차지 펌프에서, 소비 전력을 감소하는 것을 목적으로 한다.
본 발명은, 인버터가 복수 링 형상으로 접속되어 형성되며, 클럭 신호를 발생하는 링 오실레이터에 이용되는 정전류 회로로서, 각 인버터의 정전류원을, 전원 전압에 대하여, 저전압측에서 기울기가 크고, 고전압측에서 기울기가 작게 변화하는 특성으로 하는 것을 특징으로 한다.
또한, 전원과 접지 사이에 배치된, 저항과 다이오드 접속된 트랜지스터의 직렬 접속으로 이루어지는 제1 전류 경로와, 전원과 접지 사이에 배치된, 적어도 2개의 다이오드 접속된 트랜지스터의 직렬 접속과, 상기 제1 전류 경로의 저항의 저항값보다 작은 저항의 직렬 접속으로 이루어지는 제2 전류 경로를 가지며, 상기 제1 전류 경로의 저항과 트랜지스터의 접속점으로부터 제2 전류 경로의 전류를 뽑아내도록 형성되며, 전원 전압이 낮아서, 제1 전류 경로에만 전류가 흐르고 있을 때에는, 제1 전류 경로의 전류를 출력하고, 전원 전압이 높아서 제2 전류 경로에도 전류가 흐르고 있을 때에는, 제1 전류 경로로부터 제2 전류 경로의 전류를 뺀 전류를 출력하는 것이 바람직하다.
또한, 본 발명은, 상술한 정전류 회로를 이용한 링 오실레이터로부터 출력되는 클럭을 이용하여 승압 동작을 행하는 차지 펌프 회로에 관한 것이다.
본 발명에 따르면, 링 오실레이터를 구성하는 각 인버터의 정전류원을, 전원 전압에 대하여, 저전압측에서 기울기가 크고, 고전압측에서 기울기가 작게 변화하는 특성으로 한다. 이것에 의해, 비교적 저전압에서는, 전원 전압에 따른 정전류를 증가시킬 수 있어서, 비교적 낮은 전원 전압에서, 차지 펌프 회로를 동작 가능하게 할 수 있다. 한편, 고전압측에서, 전원 전압이 상승하여도 정전류원의 전류량의 변화는 적다. 정전류원의 전류량이 일정하면, 링 오실레이터의 발진 주파수는, 전원 전압에 반비례한다. 따라서, 승압 회로의 출력 전류는, 전원 전압의 상승에 따른 변화가 적어져서, 전원 전압이 높은 곳에서는 쓸데없이 큰 전류가 출력되어, 큰 전원 전류를 소비하는 것을 방지할 수 있다.
<실시예>
이하, 실시예의 구성예에 대하여, 도면에 기초하여 설명한다.
도 2에는, 링 오실레이터의 구성이 도시되어 있다. 이 예에서는, 3개의 인버터 I1, I2, I3이 링 형상으로 직렬로 접속되며, 각 인버터 I1, I2, I3의 출력에는, 타단이 접지에 접속된 컨덴서 C1, C2, C3이 각각 접속되어 있다. 그리고, 인버터 I3의 출력이 클럭 출력으로 되어 있으며, 이 클럭이 차지 펌프 회로에 공급되어 있다.
또한, 소정의 설정 전류 I1이 흐르는 게이트 드레인 사이가 쇼트된 N 채널 트랜지스터(NMOS) Q0의 게이트에는, 소스가 접지에 접속된 N 채널 트랜지스터 Q1, Q2, Q3, Q4의 게이트가 접속되며, 이들 트랜지스터가 전부 전류 I1을 흘린다. 트랜지스터 Q2, Q3, Q4는, 인버터 I1, I2, I3의 동작 전류를 결정한다. 또한, 트랜지스터 Q1의 드레인에는, 게이트 드레인 사이가 단락된 P 채널 트랜지스터 Q5의 드레인이 접속되고, 이 트랜지스터 Q5의 소스는 전원에 접속되어 있다. 따라서, 이 트랜지스터 Q5에는, 전류 I1이 흐른다. 그리고, 이 트랜지스터 Q5의 게이트에는, 소스가 전원에 접속된 P 채널 트랜지스터(PMOS) Q6, Q7, Q8의 게이트가 접속되어 있으며, 이들 트랜지스터 Q6, Q7, Q8로부터의 전류가 인버터 I1, I2, I3에 공급되도록 되어 있다.
이러한 회로에 의해, 소정의 클럭이 얻어지지만, 이 클럭은, 트랜지스터 Q0에 흐르는 설정 전류 I1의 영향을 받는다.
도 3에는, 설정 전류 I1을 결정하는 회로가 도시되어 있다. 트랜지스터 Q0의 드레인은, 저항 R를 통해 전원에 접속되어 있다. 따라서, 이 전원 전압을 VDD로 하면, 전류 IA는, IA=(VDD-Vt)/R1로 된다. Vt는 트랜지스터 Q0의 전압 강하(게이트 소스간 전압)이며, R1은 저항 R1의 저항값이다.
여기서, 이 회로에서는, 저항 R1과 트랜지스터 Q0의 접속점에, 타단이 접지에 접속된 N 채널 트랜지스터 Q9의 드레인이 접속되어 있다. 따라서, 이 트랜지스터 Q9에 전류가 흐르면, 그 전류는, 저항 R1에는 흐르지만, 트랜지스터 Q0에는 흐르지 않게 된다.
트랜지스터 Q9의 게이트에는, 소스가 접지에 접속되며, 게이트 드레인 사이가 단락된 N 채널 트랜지스터 Q10의 게이트가 접속되고, 트랜지스터 Q10의 드레인은 소스가 전원에 접속된 P 채널 트랜지스터 Q11의 드레인이 접속되어 있다. 이 트랜지스터 Q11의 게이트에는, 소스가 전원에 접속되며 게이트 드레인 사이가 단락된 P 채널 트랜지스터 Q12의 게이트가 접속되고, 이 트랜지스터 Q12의 드레인은, 2개의 게이트 드레인 사이가 단락된 P 채널 트랜지스터 Q13, Q14, 저항 R2를 통해 접지에 접속되어 있다.
따라서, 트랜지스터 Q12, Q13, Q14 및 저항 R2에는, I2=(VDD-3Vt)/R2에 의해 결정되는 전류 I2가 흐른다. 여기서, Vt는 트랜지스터 Q12, Q13, Q14의 전압 강하(게이트 소스간 전압)이며, R2는 저항 R2의 저항값이다. 그리고, 본 예에서는, R2=R1·(3/4)으로 설정되어 있다. 따라서, I2=(VDD-3Vt)/R1·(3/4)로 된다.
그리고, 이 I2가 트랜지스터 Q11, Q10, Q9에 흐르게 된다. 따라서, 트랜지스터 Q0에 흐르는 전류를 I1로 한 경우, I1=IA-I2로 되므로, 링 오실레이터의 각 인버터 I1, I2, I3의 전류가 전류 I2의 영향도 받게 된다.
여기서, 도 4에 전원 전압 VDD와 전류 IA, I1, I2의 관계를 나타낸다. 이와 같이, 전류 IA는, 전원 전압이 Vt 이상에서 발생하며, 전류 I2는 전원 전압 VDD가 3Vt 이상에서 발생한다. 그리고, 전류 IA와, I2에서는 전원 전압 VDD에 대한 기울기가 상이하다. 따라서, 전원 전압 VDD가 Vt∼3Vt 사이에서는, I1=IA=(VDD-Vt)/R1로 되며, 전원 전압 VDD가 3Vt 이상에서는, I1=IA-I2로 되어, 기울기가 작아진다.
인버터 I1, I2, I3의 출력이 천이될 때까지 인버터 사이의 노드를 차지할 때 , 차지되는 전하량은 인버터 임계값(전원 전압에 비례)×노드 용량이다. 따라서, 전류원이 일정하면 링 오실레이터의 발진 주파수는 전원 전압에 반비례한다. 본 발명의 실시예에서는, 정전류원의 전류는 고전압측에서도 약간 상승하지만, 고전압측에서는 일정하게 해도 된다.
승압 회로에서의 1 클럭당 출력 전류는 거의 전원 전압에 비례하기 때문에, 이 회로에서 생성한 전원 전압에 거의 반비례하는 클럭을 공급함으로써, 출력 전류는 거의 일정해진다. 따라서, 전원 전압이 높은 곳에서, 승압 회로로부터 쓸데없이 큰 전류가 출력되어, 큰 전원 전류를 소비하는 것을 방지할 수 있다.
이와 같이, 본 실시예에서는, 전류원이 도 4에 도시한 바와 같이, 전원 전압 VDD에 대하여 당초 큰 기울기로 상승하며, 그 후 기울기가 작아진다. 따라서, 전원 전압이 비교적 낮을 때에도, 차지 펌프의 능력을 유지할 수 있으며, 또한 전원 전압이 높을 때 소비 전력을 억제할 수 있어서, 차지 펌프의 효율적인 동작을 가능하게 한다.
상술한 예에서는, 저항 R2를 저항 R1의 저항값으로 설정하고, 저항 R2에는 3개의 트랜지스터를 직렬 접속하였지만, 저항값의 설정은 여러가지로 변경 가능하며, 또한 트랜지스터의 수도 변경하여도 된다. 이것에 의해, 여러가지 특성이 가능해진다. 또한, 전류 I2를 생성하는 것과 마찬가지의 회로를 별도로 설치하고, 이 회로의 특성을 조정함으로써, 전체로서의 회로 특성을 또한 임의로 변경할 수 있다.
본 발명에 따르면, 링 오실레이터를 구성하는 각 인버터의 정전류원을, 전원 전압에 대하여, 저전압측에서 기울기가 크고, 고전압측에서 기울기가 작게 변화하는 특성으로 한다. 이것에 의해, 비교적 저전압에서는, 전원 전압에 따른 정전류를 증가시킬 수 있어서, 비교적 낮은 전원 전압에서, 차지 펌프 회로를 동작 가능하게 할 수 있다. 한편, 고전압측에서, 전원 전압이 상승하여도 정전류원의 전류량의 변화는 적다. 정전류원의 전류량이 일정하면, 링 오실레이터의 발진 주파수는, 전원 전압에 반비례한다. 따라서, 승압 회로의 출력 전류는, 전원 전압의 상승에 따른 변화가 적어져서, 전원 전압이 높은 곳에서는 쓸데없이 큰 전류가 출력되어, 큰 전원 전류를 소비하는 것을 방지할 수 있다.

Claims (3)

  1. 인버터를 복수 링 형상으로 접속하여 형성되고, 클럭 신호를 발생하는 링 오실레이터에 이용되며, 각 인버터의 정전류원에 관하여, 전원 전압의 저전압 측에서 기울기가 크고, 고전압 측에서 기울기가 작게 변화하는 정전류 회로로서,
    제1 전류 경로와, 제2 전류 경로를 포함하고,
    상기 제1 전류 경로는, 전원과 접지 사이에 배치된, 저항과 다이오드 접속된 트랜지스터의 직렬 접속으로 이루어지고, 상기 저항과 상기 트랜지스터의 접점으로부터 제2 전류 경로의 전류를 뽑아내도록 형성되고, 상기 전원 전압이 낮아서 상기 제1 전류 경로에만 전류가 흐르고 있을 때에는 상기 제1 전류 경로의 전류를 그대로 출력하고, 상기 전원 전압이 높아서 상기 제2 전류 경로에도 전류가 흐르고 있을 때에는 상기 제1 전류 경로로부터 상기 제2 전류 경로의 전류를 뺀 전류를 출력하는 것을 특징으로 하는 정전류 회로.
  2. 제1항에 있어서,
    상기 제2 전류 경로는, 전원과 접지 사이에 배치된, 적어도 2개의 다이오드 접속된 트랜지스터의 직렬 접속과 상기 제1 전류 경로의 저항의 저항값보다 작은 저항과의 직렬 접속으로 이루어지는 것을 특징으로 하는 정전류 회로.
  3. 제1항 또는 제2항의 정전류 회로를 이용한 링 오실레이터로부터 출력되는 클럭을 이용하여 승압 동작을 행하는 차지 펌프 회로.
KR1020040061597A 2003-08-07 2004-08-05 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로 KR100649514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003289312A JP2005057972A (ja) 2003-08-07 2003-08-07 リングオシレータに利用される定電流回路およびチャージポンプ回路
JPJP-P-2003-00289312 2003-08-07

Publications (2)

Publication Number Publication Date
KR20050016158A KR20050016158A (ko) 2005-02-21
KR100649514B1 true KR100649514B1 (ko) 2006-11-24

Family

ID=34213284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061597A KR100649514B1 (ko) 2003-08-07 2004-08-05 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로

Country Status (5)

Country Link
US (1) US7068114B2 (ko)
JP (1) JP2005057972A (ko)
KR (1) KR100649514B1 (ko)
CN (1) CN100409550C (ko)
TW (1) TWI283096B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP4932322B2 (ja) * 2006-05-17 2012-05-16 オンセミコンダクター・トレーディング・リミテッド 発振回路
JP4989106B2 (ja) * 2006-05-17 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 発振回路
KR100787940B1 (ko) 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
JP4947703B2 (ja) * 2006-11-14 2012-06-06 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
KR100841730B1 (ko) * 2006-11-20 2008-06-27 삼성전기주식회사 슈미트 트리거를 이용한 오실레이터
US7532078B2 (en) * 2007-02-09 2009-05-12 International Business Machines Corporation Scannable virtual rail method and ring oscillator circuit for measuring variations in device characteristics
KR101360810B1 (ko) * 2007-04-30 2014-02-11 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 스위칭된 커패시터 제어기 및 스위칭된 커패시터 제어기를 위한 스위치 형성 방법
CN101174815B (zh) * 2007-11-16 2010-06-02 华中科技大学 一种电阻电容型环形振荡器
JP5384010B2 (ja) * 2008-01-16 2014-01-08 ローム株式会社 高電圧生成回路ならびにそれを用いたメモリ駆動装置およびメモリ装置
US7692480B2 (en) * 2008-07-06 2010-04-06 International Business Machines Corporation System to evaluate a voltage in a charge pump and associated methods
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
CN101436083B (zh) * 2008-12-11 2010-06-09 电子科技大学 一种高速恒流输出驱动电路
CN101741354A (zh) * 2009-11-25 2010-06-16 天津南大强芯半导体芯片设计有限公司 一种低频低功耗振荡器电路及其工作方法
JP2012060550A (ja) * 2010-09-13 2012-03-22 Mitsubishi Electric Corp 電力増幅器
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US9768683B2 (en) 2011-01-18 2017-09-19 Peregrine Semiconductor Corporation Differential charge pump
US8829980B2 (en) * 2011-03-21 2014-09-09 Analog Devices, Inc. Phased-array charge pump supply
US9219410B2 (en) 2012-09-14 2015-12-22 Analog Devices, Inc. Charge pump supply with clock phase interpolation
CN103997317B (zh) * 2014-05-21 2016-07-06 东南大学 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN107276566A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 环形振荡电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285173A (en) * 1992-07-13 1994-02-08 Analog Devices, Inc. Signal-controlled ring oscillator with delay cells having constant gain with change in frequency
JP3354709B2 (ja) * 1994-04-20 2002-12-09 新日本製鐵株式会社 半導体昇圧回路
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US6809603B1 (en) * 2003-04-29 2004-10-26 Ememory Technology Inc. Ring oscillator having a stable output signal without influence of MOS devices

Also Published As

Publication number Publication date
KR20050016158A (ko) 2005-02-21
US7068114B2 (en) 2006-06-27
CN100409550C (zh) 2008-08-06
CN1581657A (zh) 2005-02-16
TWI283096B (en) 2007-06-21
JP2005057972A (ja) 2005-03-03
US20050046498A1 (en) 2005-03-03
TW200507403A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
KR100649514B1 (ko) 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로
JP4947703B2 (ja) チャージポンプ回路
KR0132641B1 (ko) 기판 바이어스 회로
US7208996B2 (en) Charge pump circuit
US5565811A (en) Reference voltage generating circuit having a power conserving start-up circuit
US20050258911A1 (en) Ring oscillation circuit
JPH09198887A (ja) 高電圧発生回路
US7804368B2 (en) Oscillator and charge pump circuit using the same
US8421522B2 (en) High voltage generator and method of generating high voltage
KR960003087A (ko) 수정발진회로
JP4459043B2 (ja) 半導体素子のオシレータ回路
US6559709B2 (en) Low-consumption charge pump for a nonvolatile memory
KR19990050472A (ko) 승압전압 발생회로
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
US20120306549A1 (en) Semiconductor integrated circuit
JP7101499B2 (ja) 発振回路
JP2022156805A (ja) 遅延回路、及び遅延回路の制御方法
US8779732B2 (en) Step-up circuit having reference voltage generator to control voltage increase in accordance with supply voltage
US20230031567A1 (en) Oscillation circuit
KR100349349B1 (ko) 승압 전압 발생기
US7009427B1 (en) Low power dynamic inverter logic gate with inverter-like output
KR20000043182A (ko) 고전압 발생기
KR20190111747A (ko) 기준 전압 발생 회로
CN113258878A (zh) 振荡器
JPH118543A (ja) Cmos出力バッファ回路及びバイアス電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee