CN100409550C - 环形振荡器中使用的恒流电路和电荷泵电路 - Google Patents

环形振荡器中使用的恒流电路和电荷泵电路 Download PDF

Info

Publication number
CN100409550C
CN100409550C CNB2004100638536A CN200410063853A CN100409550C CN 100409550 C CN100409550 C CN 100409550C CN B2004100638536 A CNB2004100638536 A CN B2004100638536A CN 200410063853 A CN200410063853 A CN 200410063853A CN 100409550 C CN100409550 C CN 100409550C
Authority
CN
China
Prior art keywords
mentioned
current
supply voltage
current path
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100638536A
Other languages
English (en)
Other versions
CN1581657A (zh
Inventor
西山好信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1581657A publication Critical patent/CN1581657A/zh
Application granted granted Critical
Publication of CN100409550C publication Critical patent/CN100409550C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种产生有效恒流的恒流电路。由电阻R和栅极漏极短路的晶体管Q0串联连接来决定流经电阻R的电流IA。由晶体管Q12、Q13、Q14及电阻R2的串联连接来决定电流i2。并且，通过从电阻R1下抽出电流i2，从而将流经晶体管Q0的电流i1设为i1＝IA-i2。尤其，因为电流i2在电源电压VDD为将三个晶体管Q12、Q13、Q14的栅极源极之间的电压降Vt相加的3Vt或其以上时才开始流出，所以在电源电压为3Vt以下时电流i2不会流经，可以控制为在电源电压VDD比较低时充分输出电流，并且在电源电压VDD高时，输出的恒流不会高于所必需的。

Description

环形振荡器中使用的恒流电路和电荷泵电路
技术领域
本发明涉及适用于电荷泵(charge pump)电路等中利用的环形振荡器的反相器的电流源的恒流电路。
背景技术
以往，公知的是控制向电容器的充电而进行升压的电荷泵，利用于进行非易失性存储器等的清除用的高电压产生中。
例如，在图1所示的使用CMOS的电荷泵中，输入侧的电源电压VDD与N沟道晶体管(MOS)10的源极连接，该N沟道晶体管10的漏极连接从另一端供给脉冲电压的移位电容器12。另外，N沟道晶体管10的漏极与P沟道晶体管(MOS)14的漏极连接，该P沟道晶体管14的源极与电压保持用的电容器16连接的同时，还与输出端18连接。
并且，向晶体管10和晶体管14的栅极供给相同的脉冲信号。
在这种电路中，通过接通晶体管10而切断晶体管14，从而将电压VDD保持在移位用电容器12中，在晶体管10切断、而PMOS14接通的状态下，通过利用脉冲电压例如仅将移位用电容器的电压转换为电压VDD，由此，将2VDD的电压VDD保持在保持用电容器16中，并将其输出。
在这种电荷泵中，测量输出电压，调整对应其输出电压值而供给的时钟频率等，由此节约了电流。
另外，电荷泵的例子例如专利文献1所示。
【专利文献1】
特开平7-298607号公报
但是，在产生用于进行向易失性存储器等的改写的高电压的电荷泵(升压电路)中，在电荷泵的动作时钟相对于电源电压变化恒定的情况下，消耗电流和输出电流与电源电压几乎成比例地增加。而且，为了使电荷泵的输出电流与电源电压成比例，进行了在保证的最小电源电压下可以确保充分改写所必需的输出电流的设计。但是，因为非易失性存储器的改写所必需的电流在电源电压高的区域中不太变化，所以即使电源电压高，也是白白地输出大的电流，从而消耗了大的电源电流。
发明内容
本发明的目的在于，在电荷泵中减少消耗电力。
本发明是一种恒流电路，其用在环形振荡器中，上述环形振荡器将多个反相器呈环形连接而形成，并产生时钟信号，关于向各反相器供给的电流，在电源电压比规定电压低时斜率大、在电源电压比规定电压高时斜率变小，其特征在于包括：第一电流路径；和在达到某个一定的电源电压时接通的第二电流路径；作为向所述各反相器供给的电流，在上述电源电压低且只有上述第一电流路径有电流流过时，原样输出上述第一电流路径的电流，在上述电源电压升高而上述第二电流路径接通时，输出从上述第一电流路径减去流过上述第二电流路径的电流即减去上述第二电流路径的电流后的电流。
另外，上述第一电流路径由电阻和成二极管连接的晶体管的串联连接构成，上述串联连接配置在电源电压和接地之间，并且从上述第一电流路径的电阻和晶体管的连接点抽出第二电流路径的电流，上述第二电流路径由配置在电源电压和接地之间的、至少两个成二极管连接的晶体管的串联连接和比上述电阻的电阻值小的电阻串联连接构成，
另外，本发明涉及一种电荷泵电路，该电荷泵电路使用从环形振荡器输出的时钟，进行升压动作，上述环形振荡器利用了上述恒流电路。
根据本发明，使各反相器的恒流源的特性为：相对于电源电压，在低电源电压的一侧斜率大，在高电源电压的一侧斜率变小。由此，在相对低的电压下，可以使与电源电压对应的恒流增加，在相对低的电源电压下，可以使电荷泵电路能进行动作。另一方面，在高电压一侧，即使电源电压上升，恒流源的电流量的变化也少。如果恒流源的电流量恒定，则环形振荡器的振荡频率与电源电压成反比。因此，升压电路的输出电流根据电源电压的上升的变化减少，从而可以防止电源电压高时，白白地输出大的电流，消耗大的电源电流。
附图说明
图1是表示电荷泵电路的构成的图。
图2是表示构成环形振荡器的图。
图3是表示恒流电路的构成的图。
图4是表示电源电压和恒流的关系的图。
图中：Q0～Q14-晶体管，C1～C3-电容器，R1、R2-电阻。
具体实施方式
以下根据附图对实施方式的构成例进行说明。
图2表示环形振荡器的构成。在该例中，三个反相器I1、I2、I3串联连接为环形，在每个反相器I1、I2、I3的输出端上分别连接另一端与接地连接的电容器C1、C2、C3。并且，反相器C3的输出为时钟输出，该时钟被提供给电荷泵电路。
另外，在所定的设定电流i1流过的栅极漏极之间被短路的N沟道晶体管(NMOS)Q0的栅极上，连接了源极与接地连接的N沟道晶体管Q1、Q2、Q3、Q4的栅极，这些晶体管都有电流i1流过。晶体管Q2、Q3、Q4决定反相器I1、I2、I3的动作。另外，晶体管Q1的漏极上连接栅极漏极之间被短路的P沟道晶体管Q5的漏极，该晶体管Q5的源极连接着电源。因此，在该晶体管Q5中有电流i1流过。并且，在该晶体管Q5的栅极上，连接了源极与电源连接的P沟道晶体管(PMOS)Q6、Q7、Q8的栅极，从这些晶体管Q6、Q7、Q8流出的电流被提供给反相器I1、I2、I3。
利用这种电路虽然可以得到所定的时钟，但是该时钟会受到流经晶体管Q0的设定电流i1的影响。
图3表示决定设定电流i1的电路。晶体管Q0的漏极通过电阻R与电源连接。因此，如果该电源电压设为VDD，则电流IA为IA＝(VDD-Vt)/R1。另外，Vt是晶体管Q0的电压降(栅极·源极间电压)，R1是电阻R1的电阻值。
在这里，在该电路中，在电阻R1和晶体管Q0的连接点上连接有另一端与接地连接的N沟道晶体管Q9的漏极。因此，如果在该晶体管Q9中有电流流过，则该电流虽然流经电阻R1，但是不会流经晶体管Q0。
在晶体管Q10的栅极上连接：源极与接地连接、且栅极漏极之间被短路的N沟道晶体管Q9的栅极，晶体管Q10的漏极连接有源极与电源连接了的P沟道晶体管Q11的漏极。该晶体管Q11的栅极连接：源极与电源连接、且栅极漏极之间被短路的P沟道晶体管Q12的栅极，该晶体管Q12的漏极通过两个栅极漏极之间被短路的P沟道晶体管Q13、Q14、电阻R2，与接地连接着。
因此，在晶体管Q12、Q13、Q14和电阻R2中流过由i2＝(VDD-3Vt)/R2决定的电流i2。而且，Vt是晶体管Q12、Q13、Q14的电压降(栅极·源极之间的电压)，R2是电阻R2的电阻值。并且，在本例中设定R2＝R1·(3/4)。因此，i2＝(VDD-3Vt)/R1·(3/4)。
并且，该i2流经晶体管Q11、Q10、Q9。因此，在将流经晶体管Q0的电流设为i1的情况下，i1＝IA-i2，环形振荡器的各反相器I1、I2、I3的电流也受到电流i2的影响。
在这里，图4表示电源电压VDD和电流IA、i1、i2的关系。这样，电流IA在电源电压为Vt或其以上时产生，电流i2在电源电压VDD为3Vt或其以上时产生。并且，在电流IA和电流i2下相对电源电压VDD的斜率不同。因此，电源电压VDD在Vt～3Vt之间时，i1＝IA＝(VDD-Vt)/R1，在电源电压VDD为3Vt或其以上时，i1＝IA-i2，斜率变小。
对反相器之间的节点进行充电，直到反相器I1、I2、I3的输出迁移时，充电的电荷量是反相器阈值(与电源电压成比例)×节点电容。由此，如果电流电源恒定，则环形振荡器的振荡频率与电源电压成反比。在本实施方式中，虽然恒流源的电流也在高电压一侧上升若干，但是也可以在高电压一侧恒定。
因为升压电路中的每个时钟的输出电流都与电源电压大致成比例，所以通过提供与该电路生成的电源电压大致成反比的时钟，从而输出电流大致恒定。因此，虽然电源电压较高，但是也可以防止从升压电路白白地输出大的电流，并且消耗大的电源电流。
这样，在本实施方式中，电流源如图4所示，相对于电源电压VDD最初以大的斜率上升，之后斜率变小。因此，即使在电源电压比较低的时候，也可以维持电荷泵的能力，并且可以在电源电压较高的时候抑制消耗电力，使电荷泵的有效动作成为可能。
另外，在上述的例子中，虽然将电阻R2设为电阻R1的电阻值，并在电阻R2上串联三个晶体管，但是电阻值的设定能进行各种变更，另外，晶体管的数量也可以变更。由此，使各种特性成为可能。进而，可以通过另外设置与生成电流i2相同的电路，并通过调整该电路的特性，从而可以进一步随意变更作为整体的电路特征。

Claims (3)

1. 一种恒流电路，用在环形振荡器中，上述环形振荡器将多个反相器连接为环状而形成，并产生时钟信号，关于向各反相器供给的电流，在电源电压比规定电压低时斜率大、在电源电压比规定电压高时斜率变小，其特征在于，
包括：第一电流路径；和在达到某个一定的电源电压时接通的第二电流路径；
作为向所述各反相器供给的电流，在上述电源电压低且只有上述第一电流路径有电流流过时，原样输出上述第一电流路径的电流，在上述电源电压升高而上述第二电流路径接通时，输出从上述第一电流路径减去流过上述第二电流路径的电流即减去上述第二电流路径的电流后的电流。
2. 根据权利要求1所述的恒流电路，其特征在于，
上述第一电流路径由电阻和成二极管连接的晶体管的串联连接而构成，上述串联连接配置在电源电压和接地之间，并且从上述电阻和上述晶体管的连接点抽出上述第二电流路径的电流，
上述第二电流路径由配置在电源电压和接地之间的、至少两个成二极管连接的晶体管的串联连接和比上述电阻的电阻值还小的电阻的串联连接构成。
3. 一种电荷泵电路，其特征在于，
该电荷泵电路使用从环形振荡器输出的时钟，进行升压动作，上述环形振荡器利用了权利要求1或2所述的恒流电路。
CNB2004100638536A 2003-08-07 2004-07-13 环形振荡器中使用的恒流电路和电荷泵电路 Expired - Fee Related CN100409550C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003289312 2003-08-07
JP2003289312A JP2005057972A (ja) 2003-08-07 2003-08-07 リングオシレータに利用される定電流回路およびチャージポンプ回路

Publications (2)

Publication Number Publication Date
CN1581657A CN1581657A (zh) 2005-02-16
CN100409550C true CN100409550C (zh) 2008-08-06

Family

ID=34213284

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100638536A Expired - Fee Related CN100409550C (zh) 2003-08-07 2004-07-13 环形振荡器中使用的恒流电路和电荷泵电路

Country Status (5)

Country Link
US (1) US7068114B2 (zh)
JP (1) JP2005057972A (zh)
KR (1) KR100649514B1 (zh)
CN (1) CN100409550C (zh)
TW (1) TWI283096B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP4989106B2 (ja) * 2006-05-17 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 発振回路
JP4932322B2 (ja) * 2006-05-17 2012-05-16 オンセミコンダクター・トレーディング・リミテッド 発振回路
KR100787940B1 (ko) 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
JP4947703B2 (ja) * 2006-11-14 2012-06-06 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
KR100841730B1 (ko) * 2006-11-20 2008-06-27 삼성전기주식회사 슈미트 트리거를 이용한 오실레이터
US7532078B2 (en) * 2007-02-09 2009-05-12 International Business Machines Corporation Scannable virtual rail method and ring oscillator circuit for measuring variations in device characteristics
WO2008133690A1 (en) * 2007-04-30 2008-11-06 Semiconductor Components Industries, L.L.C. Method of forming a charge pump controller and structure therefor
CN101174815B (zh) * 2007-11-16 2010-06-02 华中科技大学 一种电阻电容型环形振荡器
JP5384010B2 (ja) * 2008-01-16 2014-01-08 ローム株式会社 高電圧生成回路ならびにそれを用いたメモリ駆動装置およびメモリ装置
US7692480B2 (en) * 2008-07-06 2010-04-06 International Business Machines Corporation System to evaluate a voltage in a charge pump and associated methods
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
CN101436083B (zh) * 2008-12-11 2010-06-09 电子科技大学 一种高速恒流输出驱动电路
CN101741354A (zh) * 2009-11-25 2010-06-16 天津南大强芯半导体芯片设计有限公司 一种低频低功耗振荡器电路及其工作方法
JP2012060550A (ja) * 2010-09-13 2012-03-22 Mitsubishi Electric Corp 電力増幅器
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US9768683B2 (en) 2011-01-18 2017-09-19 Peregrine Semiconductor Corporation Differential charge pump
US8829980B2 (en) * 2011-03-21 2014-09-09 Analog Devices, Inc. Phased-array charge pump supply
US9219410B2 (en) 2012-09-14 2015-12-22 Analog Devices, Inc. Charge pump supply with clock phase interpolation
CN103997317B (zh) * 2014-05-21 2016-07-06 东南大学 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN107276566A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 环形振荡电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285173A (en) * 1992-07-13 1994-02-08 Analog Devices, Inc. Signal-controlled ring oscillator with delay cells having constant gain with change in frequency
JPH07298607A (ja) * 1994-04-20 1995-11-10 Nippon Steel Corp 半導体昇圧回路
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809603B1 (en) * 2003-04-29 2004-10-26 Ememory Technology Inc. Ring oscillator having a stable output signal without influence of MOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285173A (en) * 1992-07-13 1994-02-08 Analog Devices, Inc. Signal-controlled ring oscillator with delay cells having constant gain with change in frequency
JPH07298607A (ja) * 1994-04-20 1995-11-10 Nippon Steel Corp 半導体昇圧回路
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load

Also Published As

Publication number Publication date
TWI283096B (en) 2007-06-21
US7068114B2 (en) 2006-06-27
KR20050016158A (ko) 2005-02-21
TW200507403A (en) 2005-02-16
CN1581657A (zh) 2005-02-16
KR100649514B1 (ko) 2006-11-24
JP2005057972A (ja) 2005-03-03
US20050046498A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
CN100409550C (zh) 环形振荡器中使用的恒流电路和电荷泵电路
EP1608067B1 (en) Reset circuit
CN100433185C (zh) 自刷新振荡器
US4374357A (en) Switched capacitor precision current source
CN105429612A (zh) 集成电路与自偏压电阻电容振荡器和斜坡产生器电路
US6683445B2 (en) Internal power voltage generator
CN101286733A (zh) 一种低压低功耗振荡器
US20050258911A1 (en) Ring oscillation circuit
US5541546A (en) Signal level conversion circuit for converting a level of an input voltage into a larger level
EP0856935B1 (en) Charge pump circuit
US6194935B1 (en) Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration
JPH0554650A (ja) 半導体集積回路
KR102506190B1 (ko) 발진회로 및 반도체 집적회로
JP4459043B2 (ja) 半導体素子のオシレータ回路
US7535269B2 (en) Multiplier circuit
JPH09294367A (ja) 電圧供給回路
KR0168079B1 (ko) 클럭발생장치
CN110798063B (zh) 电荷泵系统、控制电路及其数字控制方法
KR19990057420A (ko) 파워 온 리셋 회로
JP3511753B2 (ja) リングオシレータ及び発振方法
US20010026189A1 (en) Intermediate voltage control circuit having reduced power consumption five
KR0154192B1 (ko) 반도체 소자의 저전압 감지회로
CN113541606B (zh) 振荡电路以及半导体集成电路
US7009427B1 (en) Low power dynamic inverter logic gate with inverter-like output
CN115694433A (zh) 振荡电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20100713