CN105530003B - 振荡器集成电路 - Google Patents

Abstract

本发明提供一种振荡器集成电路，包含一第一振荡器级、奇数个中间震荡器级以及一最后振荡器级，且依序彼此串联。每一振荡器级中包含接收反向偏压的二极管装置与一晶体管，互相串联耦接并设置于电源和接地电压间。每一二极管装置有阳极和阴极，且每一晶体管有控制端，控制端用以控制从第一端流至第二端的电流。在每一振荡器级中，二极管的阳极于内部节点与晶体管的第一端耦接。在每一振荡器级中，晶体管的控制端耦接至前一振荡器级的内部节点。另外，第一振荡器级中晶体管的控制端耦接至最后振荡器级的内部节点。

Description

振荡器集成电路

技术领域

本发明与电子电路有关，特别与用于控制器的振荡器集成电路有关，其中还与应用于超低功耗电池的控制器有关。

背景技术

(微)控制器电路中经常使用振荡器集成电路，此外，振荡器集成电路亦用以提供波宽调变(PWM)系统中的时脉信号和斜坡信号(或锯齿波信号)，另外如切换模式电源供应器(SMPS)以及放大器电路中亦使用所述信号。

图1绘示系统100的简化方块图，其中控制器用以频繁进行电源开关操作。于本示例中，当(微)控制器电路110监控终端GPIO1的状态时，为电源关闭状态，且终端GPIO1连接至一个在预设温度跳脱的热动开关120。根据控制器核心执行的操作，发光二极管(LED)130用以指示热动开关120是否跳脱。当热动开关120跳脱时，逻辑电路开启控制器。如图1所示，GPIO1信号通过去除抖动(debounce)滤波器112来传送，以确保开关状态已完全转换状态来避免发光二极管130指示错误或浪费电力。去除抖动滤波器112耦接至一用于去除抖动计时器的振荡器114。去除抖动滤波器112不间断地监控一般用途输入输出(GPIO)，且振荡器114于控制器电源关闭时仍不间断地执行。因此，为延长电池寿命，亟需超低功率的去除抖动滤波器以及振荡器。

部分现有振荡器集成电路使用环式振荡器(ring oscillator)，其中包含电阻、电容、电感、石英(crystal)以及金属氧化物半导体晶体管(MOS)反相器级。此类环式振荡器通常使用精准外部参考电压和电流。另有部分现有振荡器集成电路使用电容充电电路，但亦依赖外部参考电路和控制电路。

发明内容

现有振荡器集成电路通常无法满足低功率电池操作的低功率要求，如上所述，现有振荡器集成电路通常需要外部参考电流或电压以及复杂的电路，且部分现有振荡器集成电路使用能带隙电路(Band gap circuit)来提供参考电压，而这类设计通常造成电路复杂化并需要消耗高功率。

于本发明的一些实施例中提供一种振荡器集成电路，振荡器集成电路中环型振荡器的各振荡器级均包含一接收反向偏压的二极管装置，二极管装置与一晶体管串联耦接。在使用PN结二极管和金属氧化物半导体晶体管的实施例中，振荡频率由二极管的反向漏电流值以及金属氧化物半导体晶体管的临界电压值与栅极电容值决定。本发明的振荡器集成电路架构简单且具高成本效益，且可通过上述的装置参数调整振荡频率。由于二极管具备低反向漏电流，所以振荡器有低功率消耗的好处。于一特定实施例中，振荡器是使用在去除抖动电路(Debounce circuit)的计时器中。然而，此振荡器是适用于使用较低振荡频率的一般超低功率的应用。

于本发明的一些实施例中，振荡器集成电路包含受反向偏压的第一二极管装置以及第一金属氧化物半导体晶体管，两者串联耦接于电源和接地电压之间，第一二极管装置的阴极耦接至电源，第一二极管装置的阳极耦接至第一金属氧化物半导体晶体管的漏极，且第一金属氧化物半导体晶体管的源极耦接至接地电压。振荡器集成电路亦包含受反向偏压的第二二极管装置以及一第二金属氧化物半导体晶体管，两者串联耦接于电源和接地电压之间，第二二极管装置的阴极耦接至电源，第二二极管装置的阳极耦接至第二金属氧化物半导体晶体管的漏极，第二金属氧化物半导体晶体管的源极耦接至接地电压，且第二金属氧化物半导体晶体管的栅极耦接至第一金属氧化物半导体晶体管的漏极。振荡器集成电路亦包含受反向偏压的第三二极管装置以及第三金属氧化物半导体晶体管，两者串联耦接于电源和接地电压之间，第三二极管装置的阴极耦接至所述电源，第三二极管装置的阳极耦接至第三金属氧化物半导体晶体管的漏极，第三金属氧化物半导体晶体管的栅极耦接至第二金属氧化物半导体晶体管的漏极，第三金属氧化物半导体晶体管的源极耦接至接地电压，且第三金属氧化物半导体晶体管的漏极耦接至第一金属氧化物半导体晶体管的栅极。

于上述振荡器集成电路的一实施例中，振荡器用以提供振荡频率Fosc，振荡频率Fosc与所述二极管装置的漏电流值成正比，且与所述金属氧化物半导体晶体管的栅极电容值以及临界电压值成反比。于一些实施例中，第一二极管装置、第二二极管装置以及第三二极管装置为PN结二极管。

于另一实施例中，振荡器集成电路还包含输出缓冲电路，输出缓冲电路包含栅极耦接至第三金属氧化物半导体晶体管的漏极的第四金属氧化物半导体晶体管、栅极耦接至第一金属氧化物半导体晶体管的漏极的第五金属氧化物半导体晶体管以及组成电流镜的第六金属氧化物半导体晶体管与第七金属氧化物半导体晶体管。第六金属氧化物半导体晶体管耦接至第四金属氧化物半导体晶体管，且第七金属氧化物半导体晶体管耦接至第五金属氧化物半导体晶体管。于一实施例中，第四金属氧化物半导体晶体管和第五金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，且第六金属氧化物半导体晶体管和第七金属氧化物半导体晶体管为P型金属氧化物半导体晶体管。

于一实施例中，振荡器集成电路还包含使能晶体管，使能晶体管的漏极耦接至第一金属氧化物半导体晶体管的栅极，使能晶体管的栅极系接收一使能信号。

根据发明的部分实施例，振荡器集成电路包含多个振荡器级，且包含一第一振荡器级、奇数个中间振荡器级，以及一最后振荡器级，且所述振荡器级依序串联。于不同的实施例中，中间振荡器级的数量可为任意奇数整数，例如1、3、5、7、9或依此类推。举例而言，于一特定实施例中，振荡器集成电路包含一中间振荡器级，且所有振荡器级的数量为三。各振荡器级包含受反向偏压的一二极管装置以及一晶体管，二极管装置与晶体管串联耦接于电源和接地电压之间，各二极管装置包含阳极与阴极，且各晶体管包含一控制端，用以控制自晶体管的第一端流至第二端的电流。于各振荡器级中，二极管的阳极与晶体管的第一端于一内部节点耦接，各振荡器级的晶体管的控制端与前一振荡器级的内部节点耦接，另外，第一振荡器级所包含晶体管的控制端耦接至最后振荡器级内的内部节点。

于一些实施例中，二极管装置为PN结二极管。于其他实施例中，其他有明确定义的反向漏电流的整流装置亦可被使用，例如肖特基(Schottky)二极管。于部分实施例中，晶体管可为金属氧化物半导体晶体管，例如N型金属氧化物半导体晶体管或P型金属氧化物半导体晶体管，且于这些实施例中，控制端为栅极端，用以控制自漏极端(第一端)流至源极端(第二端)的电流。于其他实施例中，晶体管可为双极性晶体管(Bipolar transistor)，例如NPN型双极性晶体管或PNP型双极性晶体管，于这些实施例中，控制端为基极端，用以控制自射极端(第一端)流至集极端(第二端)的电流。

于一实施例中，振荡器集成电路用以提供振荡频率Fosc，振荡频率Fosc与所述二极管装置的漏电流Id的数值成正比，且与改变晶体管的状态所需的电荷量成反比。对一金属氧化物半导体晶体管而言，所述电荷量取决于晶体管的栅极电容与临界电压。对一双极性晶体管而言，所述电荷量取决于使基极-射极结形成顺向偏压所需的电荷量。

于一些实施例中，振荡器集成电路还包含输出缓冲电路，输出缓冲电路包含栅极耦接至最后振荡器级的内部节点的第一金属氧化物半导体晶体管以及栅极耦接至第一振荡器级的内部节点的第二金属氧化物半导体晶体管，振荡器集成电路亦包含组成电流镜的第三金属氧化物半导体晶体管与第四金属氧化物半导体晶体管，第三金属氧化物半导体晶体管耦接至第一金属氧化物半导体晶体管，且第四金属氧化物半导体晶体管耦接至第二金属氧化物半导体晶体管。于一些实施例中，振荡器集成电路还包含使能晶体管，使能晶体管的栅极接收使能信号，使能晶体管的第一端耦接至第一振荡器级所包含的晶体管的控制端。

为更加了解本揭示内容的技术特征与优点，请参照以下的图式与实施方式。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1绘示一系统简化方块图，系统中的控制器用以作频繁的电源开关操作；

图2绘示根据本发明的一实施例的PN结振荡器集成电路的电路示意图；

图3A至图3D绘示根据本发明的一实施例的振荡器集成电路的模拟波形的波形图；以及

图4绘示根据本发明的另一实施例的振荡器集成电路的电路示意图。

符号说明：

100 系统

110 控制器电路

112 去除抖动滤波器

114 振荡器

120 热动开关

130 发光二极管

200 振荡器集成电路

220 输出缓冲电路

230 使能晶体管

202,204,206,224 节点

310,320,330,340 曲线

400 振荡器集成电路

401 第一振荡器级

402 中间振荡器级

403 最后振荡器级

420 输出缓冲电路

421 第一金属氧化物半导体晶体管

422 第二金属氧化物半导体晶体管

423 第三金属氧化物半导体晶体管

424 第四金属氧化物半导体晶体管

430 使能晶体管

具体实施方式

下文举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，为使便于理解，下述说明中相同元件将以相同的符号标示来说明。

图2绘示根据本发明的一实施例的PN结振荡器集成电路的电路示意图。如图2所示，振荡器集成电路200包含一接收反向偏压的第一二极管装置D1以及第一金属氧化物半导体晶体管M1，彼此串联耦接且设置于电源VDD以及接地电压VSS之间。第一二极管装置D1的阴极耦接至电源VDD，且第一二极管装置D1的阳极耦接至第一金属氧化物半导体晶体管M1的漏极，第一金属氧化物半导体晶体管M1的源极耦接至接地电压VSS。振荡器集成电路200也包含一接收反向偏压的第二二极管装置D2以及第二金属氧化物半导体晶体管M2，彼此串联耦接且设置于电源VDD以及接地电压VSS之间。第二二极管装置D2的阴极耦接至电源VDD，且第二二极管装置D2的阳极耦接至第二金属氧化物半导体晶体管M2的漏极，第二金属氧化物半导体晶体管M2的栅极耦接至第一金属氧化物半导体晶体管M1的漏极。另外，振荡器集成电路200也包含一接收反向偏压的第三二极管装置D3以及第三金属氧化物半导体晶体管M3，彼此串联耦接且设置于电源VDD以及接地电压VSS之间。第三二极管装置D3的阴极耦接至电源VDD，且第三二极管装置D3的阳极耦接至第三金属氧化物半导体晶体管M3的漏极，第三金属氧化物半导体晶体管M3的栅极耦接至第二金属氧化物半导体晶体管M2的漏极，此外第三金属氧化物半导体晶体管M3的漏极耦接至第一金属氧化物半导体晶体管M1的栅极，以完成环式振荡器组态(Configuration)。

如图2所示，二极管装置(第一二极管装置D1、第二二极管装置D2及第三二极管装置D3)以反向连接，仅二极管的反向漏电流可导通，故反向漏电流对金属氧化物半导体晶体管(第一金属氧化物半导体晶体管M1、第二金属氧化物半导体晶体管M2及第三金属氧化物半导体晶体管M3)的栅极充电。一般来说这些漏电流非常微弱，需以毫微安培(nanoampere)作为测量单位，因此不需高电阻即可提供高时间常数与低功率操作，以下将以应用场景说明振荡器集成电路200的操作。第一金属氧化物半导体晶体管M1为关闭时，第一二极管装置D1的反向漏电流对第二金属氧化物半导体晶体管M2的栅极充电，当第二金属氧化物半导体晶体管M2的栅极电压达到其临界电压Vth时，第二金属氧化物半导体晶体管M2被开启，因此，第二金属氧化物半导体晶体管M2的漏极电压被拉降至接地电压，并将位于环式振荡器中下一级的第三金属氧化物半导体晶体管M3关闭，此时第三金属氧化物半导体晶体管M3的漏极为高电压，且第三二极管装置D3的反向漏电流对第一金属氧化物半导体晶体管M1的栅极充电，形成重复的循环。

如上所述，在栅极电压升高到可改变漏极电压前，二极管的漏电流会对栅极电容充电，但因金属氧化物半导体晶体管的漏极亦有漏电流，于本发明的实施例中，二极管装置的漏电流设定为超过金属氧化物半导体晶体管的漏极漏电流(drain leakage current)。在一些实施例中，第一二极管装置D1、第二二极管装置D2和第三二极管装置D3为PN结二极管。举例而言，在一具体的实施例中，PN结二极管使用PN井式结二极管(PN well junctiondiode)。

于图2中，振荡器集成电路200亦包含输出缓冲电路220，输出缓冲电路220包含栅极耦接至第三金属氧化物半导体晶体管M3的漏极的第四金属氧化物半导体晶体管M4、栅极耦接至第一金属氧化物半导体晶体管M1的漏极的第五金属氧化物半导体晶体管M5。此外，第六金属氧化物半导体晶体管M6与第七金属氧化物半导体晶体管M7组成电流镜。第六金属氧化物半导体晶体管M6耦接至第四金属氧化物半导体晶体管M4，且第七金属氧化物半导体晶体管M7耦接至第五金属氧化物半导体晶体管M5。如图2所示，第四金属氧化物半导体晶体管M4和第五金属氧化物半导体晶体管M5为N型金属氧化物半导体晶体管，而第六金属氧化物半导体晶体管M6和第七金属氧化物半导体晶体管M7为P型金属氧化物半导体晶体管。于一些实施例中，振荡器集成电路200还包含使能晶体管230(图式中标示为M0)，使能晶体管M0的栅极用以接收一使能信号ENABLE，其漏极耦接至第一金属氧化物半导体晶体管M1的栅极。如图2所示，使能晶体管M0为N型金属氧化物半导体晶体管，当使能信号ENABLE为高电平时，使能晶体管M0被启动并下拉第一金属氧化物半导体晶体管M1的栅极电位，并使环式振荡器无法作用。另一方面，当使能信号ENABLE为低电平时，使能晶体管M0被关闭，使环式振荡器可作用。

如上所述，二极管漏电流Id对栅极电容Cgate充电的时间常数决定振荡器的频率，晶体管的栅极电压被充电至临界电压Vth所需时间的公式可表示如下：

因此环式振荡器的频率与T成反比。

Fos～Id/(Cgate×Vth)，

因此，通过选择适当的二极管漏电流Id、栅极电容Cgate以及临界电压Vth，可调整环式振荡器的频率。举例而言，二极管漏电流Id可通过改变掺杂物浓度(dopantconcentration)及/或二极管的面积来调整，栅极电容Cgate可通过改变栅极面积及/或栅极介电质(Dieletric)的厚度来调整，临界电压可通过改变掺杂浓度调整。

图3A至图3D绘示根据本发明一实施例的振荡器集成电路200的模拟波形的波形图。如图3A至图3D所示，曲线310表示第一金属氧化物半导体晶体管M1漏极端的电压(即图2的节点202)，曲线320表示第二金属氧化物半导体晶体管M2漏极端的电压(即图2的节点204)，曲线330表示第三金属氧化物半导体晶体管M3漏极端的电压(即图2的节点206)，另外，曲线340表示振荡器输出OSCOUT的电压(即图2的节点224)。

于本发明的实施例中，为保持反馈回路(feedback loop)的振荡，回路增益(loopgain)需大于1，且相位差维持在180度。因此，振荡器级的总数需为奇数，且至少需三个振荡器级，然而，其数量亦可为5、7、9或更多。振荡器级的数量越高，延迟就越长，频率也越低，另外，增加振荡器级的数量亦会提高耗能。因此，在图2绘示的实施例中，根据频率与功率的取舍，将振荡器级的数量设定为三个。

于图2的实施例中，使用3个PN结二极管以及3个N型金属氧化物半导体晶体管，然而亦可使用其他装置。举例而言，亦可使用P型金属氧化物半导体晶体管取代N型金属氧化物半导体晶体管。现有的互补式金属氧化物半导体(CMOS)电路技术可用来修改或润饰图2实施例的设计。根据不同的实施例，修改和润饰包含反转信号的极性、反转电源端点和接地电压以及改变装置连接方式，以上所举仅为示例，并非用以限定本揭示内容。另外，在一些实施例中亦可使用双极性晶体管。然而，双极性晶体管需要较大的基极电流以进行操作，振荡器需要受反向偏压的二极管提供足够的漏电流，因此会造成振荡器有较大的装置面积且消耗较高总功率。

图4绘示根据本发明的另一实施例的振荡器集成电路的电路示意图。如图4所示，振荡器集成电路400有多个振荡器级，包括依序串连的第一振荡器级401、奇数个中间振荡器级402以及最后振荡器级403。根据不同实施例，中间振荡器级的数量可为任意奇数整数，如1、3、5、7、9或依此类推。各个振荡器级包含晶体管M和接收反向偏压的二极管装置D，晶体管M和二极管装置D于内部节点N串联耦接，且设置于电源和接地电压间。每一二极管装置D包含阳极和阴极，且每一晶体管M包含控制端，控制端用以控制从晶体管第一端流向第二端的电流。于每一振荡器级中，二极管装置D的阳极与晶体管M的第一端于内部节点N耦接，每一振荡器级中的晶体管M的控制端与前一振荡器级的内部节点N耦接。而且第一振荡器级401中晶体管M的控制端与最后振荡器级403的内部节点N耦接。

于图2的实施例中，二极管装置为PN结二极管。于其他实施例中，具有明确定义的反向漏电流的其他种类整流装置亦可被使用，例如肖特基(Schottky)二极管。于一些实施例中，晶体管M可如图2所示的金属氧化物半导体晶体管，金属氧化物半导体晶体管可为N型或P型金属氧化物半导体晶体管，于这些实施例中，控制端为栅极端，用以控制从源极端流至漏极端的电流，亦即从第一端流至第二端的电流。于使用N型金属氧化物半导体晶体管作为晶体管的实施例中，二极管装置的阳极于内部节点耦接至晶体管的漏极。于使用P型金属氧化物半导体晶体管作为晶体管的实施例中，二极管装置的阴极于内部节点耦接至晶体管的漏极。在替代的实施例中，晶体管可为双极性晶体管，如NPN型或PNP型双极性晶体管，于此些实施例中，控制端为基极端，用以控制从射极端流至集极端的电流，亦即从第一端流至第二端的电流。于使用NPN型双极性晶体管作为晶体管的实施例中，二极管装置的阳极于内部节点耦接至晶体管的集极。于使用PNP型双极性晶体管作为晶体管的实施例中，二极管装置的阴极于内部节点耦接至晶体管的集极。

于一实施例中，振荡器集成电路用以提供振荡频率Fosc，振荡频率Fosc与所述二极管装置的漏电流Id的数值成正比，且与改变晶体管的状态所需的电荷量成反比。对一金属氧化物半导体晶体管而言，所述电荷量取决于晶体管的栅极电容与临界电压。对一双极性晶体管而言，所述电荷量取决于使基极-射极结形成顺向偏压所需的电荷量。

如图4所示，振荡器集成电路400亦包含输出缓冲电路420，输出缓冲电路420包含第一金属氧化物半导体晶体管421，其栅极耦接至最后振荡器级403的内部节点N，也包含第二金属氧化物半导体晶体管422，其栅极耦接至第一振荡器级401的内部节点N。输出缓冲电路420还包含组成电流镜的第三金属氧化物半导体晶体管423与第四金属氧化物半导体晶体管424，第三金属氧化物半导体晶体管423耦接至第一金属氧化物半导体晶体管421，且第四金属氧化物半导体晶体管424耦接至第二金属氧化物半导体晶体管422。于一些实施例中，振荡器集成电路400还包含使能晶体管430(图式中标为M0)，使能晶体管430的栅极用以接收使能信号，使能晶体管430的第一端耦接至第一振荡器级401所包含的晶体管M的控制端。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的为准。

Claims (18)

1.一种振荡器集成电路，其特征在于，包含：

一第一二极管装置，接收反向偏压，与一第一金属氧化物半导体晶体管串联耦接后置于一电源和一接地电压之间，所述第一二极管装置的一阴极耦接至所述电源，所述第一二极管装置的一阳极耦接至所述第一金属氧化物半导体晶体管的一漏极，且所述第一金属氧化物半导体晶体管的一源极耦接至所述接地电压；

一第二二极管装置，接收反向偏压，与一第二金属氧化物半导体晶体管串联耦接后置于所述电源和所述接地电压之间，所述第二二极管装置的一阴极耦接至所述电源，所述第二二极管装置的一阳极耦接至所述第二金属氧化物半导体晶体管的一漏极，所述第二金属氧化物半导体晶体管的一源极耦接至所述接地电压，且所述第二金属氧化物半导体晶体管的一栅极耦接至所述第一金属氧化物半导体晶体管的所述漏极；以及

一第三二极管装置，接收反向偏压，与一第三金属氧化物半导体晶体管串联耦接后置于所述电源和所述接地电压之间，所述第三二极管装置的一阴极耦接至所述电源，所述第三二极管装置的一阳极耦接至所述第三金属氧化物半导体晶体管的一漏极，所述第三金属氧化物半导体晶体管的一栅极耦接至所述第二金属氧化物半导体晶体管的所述漏极，所述第三金属氧化物半导体晶体管的一源极耦接至所述接地电压，且所述第三金属氧化物半导体晶体管的所述漏极耦接至所述第一金属氧化物半导体晶体管的一栅极；

所述振荡器集成电路还包含一输出缓冲电路，包含：

一第四金属氧化物半导体晶体管，所述第四金属氧化物半导体晶体管的一栅极耦接至所述第三金属氧化物半导体晶体管的所述漏极；

一第五金属氧化物半导体晶体管，所述第五金属氧化物半导体晶体管的一栅极耦接至所述第一金属氧化物半导体晶体管的所述漏极；以及

一第六金属氧化物半导体晶体管与一第七金属氧化物半导体晶体管，组成一电流镜，所述第六金属氧化物半导体晶体管耦接至所述第四金属氧化物半导体晶体管，且所述第七金属氧化物半导体晶体管耦接至所述第五金属氧化物半导体晶体管。

2.如权利要求1所述的振荡器集成电路，其特征在于，所述振荡器集成电路用以提供一振荡频率，所述振荡频率与所述第一二极管装置、所述第二二极管装置及所述第三二极管装置的一漏电流值成正比，且与第一金属氧化物半导体晶体管、第二金属氧化物半导体晶体管及所述第三金属氧化物半导体晶体管的栅极电容值以及临界电压值成反比。

3.如权利要求1所述的振荡器集成电路，其特征在于，所述第一二极管装置、所述第二二极管装置以及所述第三二极管装置为PN结二极管。

4.如权利要求1所述的振荡器集成电路，其特征在于，所述第四金属氧化物半导体晶体管和所述第五金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，且所述第六金属氧化物半导体晶体管和所述第七金属氧化物半导体晶体管为P型金属氧化物半导体晶体管。

5.如权利要求1所述的振荡器集成电路，其特征在于，所述振荡器集成电路还包含一使能晶体管，所述使能晶体管的一漏极耦接至所述第一金属氧化物半导体晶体管的所述栅极，所述使能晶体管的一栅极接收一使能信号。

6.一种振荡器集成电路，其特征在于，包含：

多个振荡器级，包含一第一振荡器级，奇数个中间振荡器级，以及一最后振荡器级，且所述振荡器级依序串联；

所述振荡器级中每一个包含接收反向偏压的一二极管装置，所述二极管装置与一晶体管串联耦接后置于一电源和一接地电压之间，其中：

所述二极管装置包含一阳极与一阴极，且所述晶体管包含一控制端，用以控制自所述晶体管的一第一端流至一第二端的电流；

于所述振荡器级的每一级内，所述二极管与所述晶体管于一内部节点直接耦接；

于所述振荡器级的每一级内，所述晶体管的所述控制端与前一振荡器级内的所述内部节点直接耦接；以及

所述第一振荡器级所包含的所述晶体管的所述控制端耦接至所述最后振荡器级内的所述内部节点。

7.如权利要求6所述的振荡器集成电路，其特征在于，所述振荡器集成电路用以提供一振荡频率，所述振荡频率与所述二极管装置的一漏电流值成正比，且与改变所述晶体管的状态所需的电荷量成反比。

8.如权利要求6所述的振荡器集成电路，其特征在于，所述振荡器集成电路包含一中间振荡器级以及总共三个振荡器级。

9.如权利要求6所述的振荡器集成电路，其特征在于，所述二极管装置为PN结二极管。

10.如权利要求6所述的振荡器集成电路，其特征在于，所述二极管装置为肖特基二极管。

11.如权利要求6所述的振荡器集成电路，其特征在于，所述晶体管为金属氧化物半导体晶体管，且所述晶体管中每一个包含一栅极端，用以控制自所述晶体管的一源极端流至一漏极端的电流。

12.如权利要求11所述的振荡器集成电路，其特征在于，所述晶体管为N型金属氧化物半导体晶体管，且所述振荡器级中每一级所包含的所述二极管的所述阳极于所述内部节点耦接至所述晶体管的所述漏极。

13.如权利要求11所述的振荡器集成电路，其特征在于，所述晶体管为P型金属氧化物半导体晶体管，且所述振荡器级中每一级所包含的所述二极管的所述阴极于所述内部节点耦接至所述晶体管的所述漏极。

14.如权利要求6所述的振荡器集成电路，其特征在于，所述晶体管为双极性晶体管，且所述晶体管中每一个包含一基极端，用以控制自所述晶体管的一射极端流至一集极端的电流。

15.如权利要求14所述的振荡器集成电路，其特征在于，所述晶体管为NPN型双极性晶体管，且所述振荡器级中每一级所包含的所述二极管的所述阳极于所述内部节点耦接至所述晶体管的所述集极。

16.如权利要求14所述的振荡器集成电路，其特征在于，所述晶体管为PNP型双极性晶体管，且所述振荡器级中每一级所包含的所述二极管的所述阴极于所述内部节点耦接至所述晶体管的所述集极。

17.如权利要求6所述的振荡器集成电路，其特征在于，所述振荡器集成电路还包含一输出缓冲电路，包含：

一第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管的一栅极耦接至所述最后振荡器级的所述内部节点；

一第二金属氧化物半导体晶体管，所述第二金属氧化物半导体晶体管的一栅极耦接至所述第一振荡器级的所述内部节点；

一第三金属氧化物半导体晶体管与一第四金属氧化物半导体晶体管，组成一电流镜，所述第三金属氧化物半导体晶体管耦接至所述第一金属氧化物半导体晶体管，且所述第四金属氧化物半导体晶体管耦接至所述第二金属氧化物半导体晶体管。

18.如权利要求6所述的振荡器集成电路，其特征在于，所述振荡器集成电路还包含一使能晶体管，所述使能晶体管的一栅极接收一使能信号，所述使能晶体管的一第一端耦接至所述第一振荡器级所包含的所述晶体管的所述控制端。