JP3412937B2 - リングオシレータの電流制御回路 - Google Patents
リングオシレータの電流制御回路Info
- Publication number
- JP3412937B2 JP3412937B2 JP32697494A JP32697494A JP3412937B2 JP 3412937 B2 JP3412937 B2 JP 3412937B2 JP 32697494 A JP32697494 A JP 32697494A JP 32697494 A JP32697494 A JP 32697494A JP 3412937 B2 JP3412937 B2 JP 3412937B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- ring oscillator
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Control Of Electrical Variables (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳで構成するリ
ングオシレータの電流制御回路に関するものである。
ングオシレータの電流制御回路に関するものである。
【０００２】
【従来の技術】リングオシレータ回路は電流制御部とリ
ングオシレータ・コア部とからなり、リングオシレータ
・コア部は奇数段のインバータをリング状に接続し、ク
ロック信号を発生させる回路である。図４は従来のリン
グオシレータの全体ブロックを示す図である。図５は、
従来の電流制御回路部の詳細図を示す図である。電流制
御回路部は入力制御電流Ｉによってリングオシレータの
コア部３０のクロック発振周波数の制御を行う回路であ
る。図６は、従来のリングオシレータ・コア部の詳細回
路図を示す図である。
ングオシレータ・コア部とからなり、リングオシレータ
・コア部は奇数段のインバータをリング状に接続し、ク
ロック信号を発生させる回路である。図４は従来のリン
グオシレータの全体ブロックを示す図である。図５は、
従来の電流制御回路部の詳細図を示す図である。電流制
御回路部は入力制御電流Ｉによってリングオシレータの
コア部３０のクロック発振周波数の制御を行う回路であ
る。図６は、従来のリングオシレータ・コア部の詳細回
路図を示す図である。
【０００３】図７は従来のリングオシレータ回路の発振
動作を説明するための図である。図７（ａ）はリングオ
シレータの発振原理を説明するためにリングオシレータ
・コア部の任意の１段の定電流源とインバータの直列回
路を示し、図７（ｂ）は各インバータの入出力信号間の
遅延時間τを示し、図７（ｃ）はインバータに流れる電
流Ｉと遅延時間τとの関係を示し、図７（ｄ）はインバ
ータに流れる電流Ｉと発振周波数ｆとの関係を示す。
動作を説明するための図である。図７（ａ）はリングオ
シレータの発振原理を説明するためにリングオシレータ
・コア部の任意の１段の定電流源とインバータの直列回
路を示し、図７（ｂ）は各インバータの入出力信号間の
遅延時間τを示し、図７（ｃ）はインバータに流れる電
流Ｉと遅延時間τとの関係を示し、図７（ｄ）はインバ
ータに流れる電流Ｉと発振周波数ｆとの関係を示す。
【０００４】以下にリングオシレータの動作について簡
単に説明する。図７（ａ）において、インバータはｐ及
びｎのＣＭＯＳで構成され、その上下の２つの電流源に
よって駆動される。インバータの入出力信号の位相関係
は図７（ｂ）に示すように出力信号ＯＵＴは入力信号Ｉ
Ｎよりも遅延時間τだけ遅れて出力される。この遅延時
間τはインバータの制御電流ｉの関数であり、図７
（ｃ）に示すように電流が増加すれば遅延時間τは減少
するが、遅延時間τは電流に比例しないで指数関数的に
減少する。
単に説明する。図７（ａ）において、インバータはｐ及
びｎのＣＭＯＳで構成され、その上下の２つの電流源に
よって駆動される。インバータの入出力信号の位相関係
は図７（ｂ）に示すように出力信号ＯＵＴは入力信号Ｉ
Ｎよりも遅延時間τだけ遅れて出力される。この遅延時
間τはインバータの制御電流ｉの関数であり、図７
（ｃ）に示すように電流が増加すれば遅延時間τは減少
するが、遅延時間τは電流に比例しないで指数関数的に
減少する。
【０００５】図４に示すように、リングオシレータ・コ
ア部は、上述のような単位インバータがｎ段（奇数段）
並べられて構成される。インバータは電流源２１〜２ｎ
及び３１〜３ｎによって電流ｉが供給される。この電流
源は電流制御回路部２０の入力端子１０から入力される
入力電流Ｉによって制御される。インバータに電流ｉが
流れているときに、もし初段のインバータの入力端子が
Ｈ（論理１レベル）になったとすると、最終段のインバ
ータの出力端子にはｎτ時間遅れてＬ（論理０レベル）
が出力される。出力電圧は入力端子と直結されているた
めに入力端子はＬになり、ｎτ時間後には出力端子及び
入力端子はＨになる。このようにして、出力端子はＨと
Ｌのレベルが繰り返され自己発振が生じる。ｎτ時間毎
にＨとＬが繰り返されるので発振周波数ｆはｆ＝１／２
ｎτとなる。ここで、遅延時間τは図７（ｃ）に示すよ
うにインバータを流れる電流ｉが大きくなると減少する
がその傾きは小さくなってくるので、周波数ｆは図７
（ｄ）に示すようにｉが増加すると飽和する特性を有す
る。
ア部は、上述のような単位インバータがｎ段（奇数段）
並べられて構成される。インバータは電流源２１〜２ｎ
及び３１〜３ｎによって電流ｉが供給される。この電流
源は電流制御回路部２０の入力端子１０から入力される
入力電流Ｉによって制御される。インバータに電流ｉが
流れているときに、もし初段のインバータの入力端子が
Ｈ（論理１レベル）になったとすると、最終段のインバ
ータの出力端子にはｎτ時間遅れてＬ（論理０レベル）
が出力される。出力電圧は入力端子と直結されているた
めに入力端子はＬになり、ｎτ時間後には出力端子及び
入力端子はＨになる。このようにして、出力端子はＨと
Ｌのレベルが繰り返され自己発振が生じる。ｎτ時間毎
にＨとＬが繰り返されるので発振周波数ｆはｆ＝１／２
ｎτとなる。ここで、遅延時間τは図７（ｃ）に示すよ
うにインバータを流れる電流ｉが大きくなると減少する
がその傾きは小さくなってくるので、周波数ｆは図７
（ｄ）に示すようにｉが増加すると飽和する特性を有す
る。
【０００６】図３は電流制御回路部２０の入力端子１０
に入力する入力制御電流Ｉと電流制御回路部の出力電流
Ｉ0（またはＩ00）およびリングオシレータ・コア部か
らの出力周波数ｆとの関係を示す図である。図３の点線
の曲線１０１は従来のリングオシレータのＩ0の特性を
示している。従来のリングオシレータの電流制御回路部
２０は、後述するように、直線的な電流制御を行ってい
るので、リングオシレータ全体の周波数特性は周波数曲
線１０４に示すように非直線的な特性を持つ。
に入力する入力制御電流Ｉと電流制御回路部の出力電流
Ｉ0（またはＩ00）およびリングオシレータ・コア部か
らの出力周波数ｆとの関係を示す図である。図３の点線
の曲線１０１は従来のリングオシレータのＩ0の特性を
示している。従来のリングオシレータの電流制御回路部
２０は、後述するように、直線的な電流制御を行ってい
るので、リングオシレータ全体の周波数特性は周波数曲
線１０４に示すように非直線的な特性を持つ。
【０００７】この周波数特性の非直線特性は、インバー
タの遅延時間が短くなる程、すなわち、電流が大きくな
るほど顕著になる。つまり、遅延時間が短くなる程すな
わち使用周波数が高くなるほど、周波数特性の直線性が
悪くなる。逆に言うと、遅延時間が長い程すなわち使用
周波数が低いほど周波数特性の直線性は良い。
タの遅延時間が短くなる程、すなわち、電流が大きくな
るほど顕著になる。つまり、遅延時間が短くなる程すな
わち使用周波数が高くなるほど、周波数特性の直線性が
悪くなる。逆に言うと、遅延時間が長い程すなわち使用
周波数が低いほど周波数特性の直線性は良い。
【０００８】図５に示す従来の電流制御部２０において
は、定電流源２１から供給される電流Ｉ1と入力電流Ｉ
との差電流（Ｉ1−Ｉ）がトランジスタＱ１のドレイン
に流れ、この電流がトランジスタＱ１７にカレントミラ
ーされる。トランジスタＱ１７に流れる電流は同時にト
ランジスタＱ１６のドレインにも流れる。このトランジ
スタＱ１６及びＱ１７の電流が出力端子４０、５０を介
してリングオシレータ・コア部内の定電流源部のトラン
ジスタＱ２０及びＱ２３にカレントミラーされる。
は、定電流源２１から供給される電流Ｉ1と入力電流Ｉ
との差電流（Ｉ1−Ｉ）がトランジスタＱ１のドレイン
に流れ、この電流がトランジスタＱ１７にカレントミラ
ーされる。トランジスタＱ１７に流れる電流は同時にト
ランジスタＱ１６のドレインにも流れる。このトランジ
スタＱ１６及びＱ１７の電流が出力端子４０、５０を介
してリングオシレータ・コア部内の定電流源部のトラン
ジスタＱ２０及びＱ２３にカレントミラーされる。
【０００９】従来の電流制御回路部においては入力制御
電流Ｉと出力電流Ｉ0（リングオシレータ・コア部の定
電流源をカレントミラーによって制御するための電流）
とは線形の関係がある。したがって、リングオシレータ
・コア部は線形の電流によって制御されるので、リング
オシレータの周波数特性は図３の点線１０４に示すよう
に非直線特性を示す。
電流Ｉと出力電流Ｉ0（リングオシレータ・コア部の定
電流源をカレントミラーによって制御するための電流）
とは線形の関係がある。したがって、リングオシレータ
・コア部は線形の電流によって制御されるので、リング
オシレータの周波数特性は図３の点線１０４に示すよう
に非直線特性を示す。
【００１０】
【発明が解決しようとする課題】このようなリングオシ
レータをフェーズロックドループ（以下ＰＬＬと称す）
に使用すると、このリングオシレータの電流対周波数特
性の非直線性によって、ループのカットオフ周波数の変
動及び位相マージンの変動をきたし、ゲインのピーキン
グが生じ、またはゲインが極端に減少することによっ
て、ループへの追従が過敏になったり、追従できなくな
ったりして、ジッタが変動する等の問題があった。ＰＬ
Ｌにおいては、ループ全体としてゲインが変動すると、
ループの位相特性（位相マージン）との兼ね合い等によ
ってジッタが変動するという問題点があった。
レータをフェーズロックドループ（以下ＰＬＬと称す）
に使用すると、このリングオシレータの電流対周波数特
性の非直線性によって、ループのカットオフ周波数の変
動及び位相マージンの変動をきたし、ゲインのピーキン
グが生じ、またはゲインが極端に減少することによっ
て、ループへの追従が過敏になったり、追従できなくな
ったりして、ジッタが変動する等の問題があった。ＰＬ
Ｌにおいては、ループ全体としてゲインが変動すると、
ループの位相特性（位相マージン）との兼ね合い等によ
ってジッタが変動するという問題点があった。
【００１１】
【課題を解決するための手段】本発明は、ＰＬＬの発振
器としてリングオシレータを使用する場合、ＰＬＬ全体
として、電流対周波数のゲイン変動を補正する、すなわ
ちリニアの周波数特性を有する、リングオシレータの電
流制御回路を提供するものである。
器としてリングオシレータを使用する場合、ＰＬＬ全体
として、電流対周波数のゲイン変動を補正する、すなわ
ちリニアの周波数特性を有する、リングオシレータの電
流制御回路を提供するものである。
【００１２】本発明のリングオシレータの電流制御回路
は、第１の電流源と第１のトランジスタが直列に接続さ
れる第１の回路と、第１の回路に並列に接続され、第２
の定電流源と第２のトランジスタが直列に接続され、そ
の第２のトランジスタは第１の回路の第１のトランジス
タとカレントミラーされるｎ個の第２の回路と、第１の
回路に並列に接続され、第３のトランジスタと第４のト
ランジスタが直列に接続され、第４のトランジスタは第
１のトランジスタとカレントミラーされる第３の回路
と、第１の回路に並列に接続され、第５のトランジスタ
と第６のトランジスタが直列に接続され、第５のトラン
ジスタは第３のトランジスタとカレントミラーされる第
４の回路と、前記第３のトランジスタと第４のトランジ
スタの接続点からそれぞれｎ個の第２の定電流源と第２
のトランジスタとの接続点に電流を供給するように接続
されるｎ個のダイオードと、第１の定電流源と第１のト
ランジスタの接続点に接続される入力端子と、第５のト
ランジスタと第６のトランジスタの各々に接続され、リ
ングオシレータ・コア部に電流を供給する出力端子とか
ら構成される。
は、第１の電流源と第１のトランジスタが直列に接続さ
れる第１の回路と、第１の回路に並列に接続され、第２
の定電流源と第２のトランジスタが直列に接続され、そ
の第２のトランジスタは第１の回路の第１のトランジス
タとカレントミラーされるｎ個の第２の回路と、第１の
回路に並列に接続され、第３のトランジスタと第４のト
ランジスタが直列に接続され、第４のトランジスタは第
１のトランジスタとカレントミラーされる第３の回路
と、第１の回路に並列に接続され、第５のトランジスタ
と第６のトランジスタが直列に接続され、第５のトラン
ジスタは第３のトランジスタとカレントミラーされる第
４の回路と、前記第３のトランジスタと第４のトランジ
スタの接続点からそれぞれｎ個の第２の定電流源と第２
のトランジスタとの接続点に電流を供給するように接続
されるｎ個のダイオードと、第１の定電流源と第１のト
ランジスタの接続点に接続される入力端子と、第５のト
ランジスタと第６のトランジスタの各々に接続され、リ
ングオシレータ・コア部に電流を供給する出力端子とか
ら構成される。
【００１３】また、本発明のリングオシレータの電流制
御回路は、第１の電流源と第１のトランジスタが直列に
接続される第１の回路と、第１の回路に並列に接続さ
れ、第２の定電流源と第２のトランジスタが直列に接続
され、その第２のトランジスタは第１の回路の第１のト
ランジスタとカレントミラーされるｎ個の第２の回路
と、第１の回路に並列に接続され、第３のトランジスタ
と第４のトランジスタが直列に接続され、第４のトラン
ジスタは第１のトランジスタとカレントミラーされる第
３の回路と、第１の回路に並列に接続され、第５のトラ
ンジスタと第６のトランジスタが直列に接続され、第５
のトランジスタは第３のトランジスタとカレントミラー
される第４の回路と、第１の回路に並列に接続され、第
７のトランジスタと第８のトランジスタが直列に接続さ
れ、第８のトランジスタは第６のトランジスタとカレン
トミラーされる第５の回路と、前記第３のトランジスタ
と第４のトランジスタの接続点からそれぞれｎ個の第２
の定電流源と第２のトランジスタとの接続点に電流を供
給するように接続されるｎ個のダイオードと、第１の定
電流源と第１のトランジスタの接続点に接続される入力
端子と、第７のトランジスタと第８のトランジスタの各
々に接続され、リングオシレータ・コア部に電流を供給
する出力端子とから構成される。
御回路は、第１の電流源と第１のトランジスタが直列に
接続される第１の回路と、第１の回路に並列に接続さ
れ、第２の定電流源と第２のトランジスタが直列に接続
され、その第２のトランジスタは第１の回路の第１のト
ランジスタとカレントミラーされるｎ個の第２の回路
と、第１の回路に並列に接続され、第３のトランジスタ
と第４のトランジスタが直列に接続され、第４のトラン
ジスタは第１のトランジスタとカレントミラーされる第
３の回路と、第１の回路に並列に接続され、第５のトラ
ンジスタと第６のトランジスタが直列に接続され、第５
のトランジスタは第３のトランジスタとカレントミラー
される第４の回路と、第１の回路に並列に接続され、第
７のトランジスタと第８のトランジスタが直列に接続さ
れ、第８のトランジスタは第６のトランジスタとカレン
トミラーされる第５の回路と、前記第３のトランジスタ
と第４のトランジスタの接続点からそれぞれｎ個の第２
の定電流源と第２のトランジスタとの接続点に電流を供
給するように接続されるｎ個のダイオードと、第１の定
電流源と第１のトランジスタの接続点に接続される入力
端子と、第７のトランジスタと第８のトランジスタの各
々に接続され、リングオシレータ・コア部に電流を供給
する出力端子とから構成される。
【００１４】さらに、本発明のリングオシレータの電流
制御回路において、第２の回路中の各第２の定電流源は
順次大きくなる異なる電流値に設定されるよう構成され
る。
制御回路において、第２の回路中の各第２の定電流源は
順次大きくなる異なる電流値に設定されるよう構成され
る。
【００１５】さらに、本発明のリングオシレータの電流
制御回路において、第１のトランジスタと第２のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定されるように構成される。
制御回路において、第１のトランジスタと第２のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定されるように構成される。
【００１６】さらに、本発明のリングオシレータの電流
制御回路において、第１のトランジスタと第４のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定されるように構成される。
制御回路において、第１のトランジスタと第４のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定されるように構成される。
【００１７】
【作用】本発明のリングオシレータの電流制御回路にお
いては、第１の電流源（２１）と第１のトランジスタ
（Ｑ１）が直列に接続される第１の回路とカレントミラ
ーされた第２の回路の第２の定電流源（２２、２３、・・
・）の電流値を複数の異なる値に設定し、第３のトラン
ジスタ（Ｑ１２）と第４のトランジスタ（Ｑ１３）が直
列に接続された第３の回路中の第４のトランジスタを第
１のトランジスタとカレントミラーし、この第３のトラ
ンジスタからｎ個のダイオード（４２、４３・・・）を介
してそれぞれ第２のトランジスタ（Ｑ２，Ｑ３、・・・）
に第２の定電流源の設定電流（Ｉ2、Ｉ3、・・・）を越え
る電流のみを供給し、このとき第３のトランジスタ（Ｑ
１２）に流れる電流を第５のトランジスタ（Ｑ１４）と
第６のトランジスタ（Ｑ１５）から構成される第４の回
路にカレントミラーし、第４の回路に流れる電流Ｉ0を
出力端子４０、５０を介してリングオシレータ・コア部
（３０）に供給する。
いては、第１の電流源（２１）と第１のトランジスタ
（Ｑ１）が直列に接続される第１の回路とカレントミラ
ーされた第２の回路の第２の定電流源（２２、２３、・・
・）の電流値を複数の異なる値に設定し、第３のトラン
ジスタ（Ｑ１２）と第４のトランジスタ（Ｑ１３）が直
列に接続された第３の回路中の第４のトランジスタを第
１のトランジスタとカレントミラーし、この第３のトラ
ンジスタからｎ個のダイオード（４２、４３・・・）を介
してそれぞれ第２のトランジスタ（Ｑ２，Ｑ３、・・・）
に第２の定電流源の設定電流（Ｉ2、Ｉ3、・・・）を越え
る電流のみを供給し、このとき第３のトランジスタ（Ｑ
１２）に流れる電流を第５のトランジスタ（Ｑ１４）と
第６のトランジスタ（Ｑ１５）から構成される第４の回
路にカレントミラーし、第４の回路に流れる電流Ｉ0を
出力端子４０、５０を介してリングオシレータ・コア部
（３０）に供給する。
【００１８】さらに、本発明のリングオシレータの電流
制御回路においては、上記の第３のトランジスタ（Ｑ１
２）に流れる電流を第５のトランジスタ（Ｑ１４）と第
６のトランジスタ（Ｑ１５）から構成される第４の回路
にカレントミラーし、この第４の回路に流れる電流Ｉ0
を第４の回路の第６のトランジスタ（Ｑ１５）から第７
のトランジスタ（Ｑ１６）と第８のトランジスタ（Ｑ１
７）から構成される第５の回路に１対１の電流比でカレ
ントミラーし、第５の回路に流れる電流Ｉ0を出力端子
４０、５０を介してリングオシレータ・コア部（３０）
に供給する。
制御回路においては、上記の第３のトランジスタ（Ｑ１
２）に流れる電流を第５のトランジスタ（Ｑ１４）と第
６のトランジスタ（Ｑ１５）から構成される第４の回路
にカレントミラーし、この第４の回路に流れる電流Ｉ0
を第４の回路の第６のトランジスタ（Ｑ１５）から第７
のトランジスタ（Ｑ１６）と第８のトランジスタ（Ｑ１
７）から構成される第５の回路に１対１の電流比でカレ
ントミラーし、第５の回路に流れる電流Ｉ0を出力端子
４０、５０を介してリングオシレータ・コア部（３０）
に供給する。
【００１９】さらに、本発明のリングオシレータの電流
制御回路において、第２の回路中の各第２の定電流源
（２２、２３、・・・Ｉn）は順次大きくなる異なる電流値
（Ｉ2＜Ｉ3、・・・、Ｉn）に設定される。
制御回路において、第２の回路中の各第２の定電流源
（２２、２３、・・・Ｉn）は順次大きくなる異なる電流値
（Ｉ2＜Ｉ3、・・・、Ｉn）に設定される。
【００２０】さらに、本発明のリングオシレータの電流
制御回路において、第１のトランジスタと第２のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定される。
制御回路において、第１のトランジスタと第２のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定される。
【００２１】さらに、本発明のリングオシレータの電流
制御回路において、第１のトランジスタと第４のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定される。
制御回路において、第１のトランジスタと第４のトラン
ジスタとのカレントミラー比は１または１以外の任意の
値に設定される。
【００２２】さらに、本発明のリングオシレータの電流
制御回路において、第６のトランジスタと第８のトラン
ジスタとのカレントミラー比は１に設定される。
制御回路において、第６のトランジスタと第８のトラン
ジスタとのカレントミラー比は１に設定される。
【００２３】
実施例１
図１は本発明の電流制御回路部の第１の実施例を示す図
である。図１において１０は入力端子、２０は電流制御
回路部、３０はリングオシレータ・コア部、２１、２２
・・・２ｎは定電流源、Ｑ１、Ｑ２・・・Ｑｎ、Ｑ１２、Ｑ１
３・・・Ｑ１５はトランジスタ、４２、４３・・・４ｎはダイ
オードである。
である。図１において１０は入力端子、２０は電流制御
回路部、３０はリングオシレータ・コア部、２１、２２
・・・２ｎは定電流源、Ｑ１、Ｑ２・・・Ｑｎ、Ｑ１２、Ｑ１
３・・・Ｑ１５はトランジスタ、４２、４３・・・４ｎはダイ
オードである。
【００２４】入力端子１０に入力した制御電流Ｉは定電
流源２１を流れる電流Ｉ1と加算されＩ4（Ｉ4＝Ｉ1＋
Ｉ）となり、トランジスタＱ１を流れる。この電流Ｉ4
はトランジスタＱ１とトランジスタＱ２、Ｑ３、・・・、
Ｑｎ、Ｑ１３との間でカレントミラーされ、それぞれト
ランジスタＱ２、Ｑ３、・・・、Ｑｎ、Ｑ１３中ではＩ5、
Ｉ6、・・・、Ｉm、Ｉ9なる。ここで、Ｉ4はそれぞれＩ5、
Ｉ6、・・・、Ｉm、Ｉ9と等しくすることも任意の比で異な
るようにすることもできる。
流源２１を流れる電流Ｉ1と加算されＩ4（Ｉ4＝Ｉ1＋
Ｉ）となり、トランジスタＱ１を流れる。この電流Ｉ4
はトランジスタＱ１とトランジスタＱ２、Ｑ３、・・・、
Ｑｎ、Ｑ１３との間でカレントミラーされ、それぞれト
ランジスタＱ２、Ｑ３、・・・、Ｑｎ、Ｑ１３中ではＩ5、
Ｉ6、・・・、Ｉm、Ｉ9なる。ここで、Ｉ4はそれぞれＩ5、
Ｉ6、・・・、Ｉm、Ｉ9と等しくすることも任意の比で異な
るようにすることもできる。
【００２５】さらにトランジスタＱ２，Ｑ３、・・・、Ｑ
ｎには、それぞれ定電流源２２，２３、・・・、２ｎが接
続され、これらの定電流源から定電流が供給されてい
る。ダイオード４２、４３、・・・、４ｎは、それぞれト
ランジスタＱ２、Ｑ３、・・・、Ｑｎのドレインに接続さ
れ、それぞれＩ2、Ｉ3、・・・、Ｉnの設定電流を越える電
流をトランジスタＱ１２からトランジスタＱ２，Ｑ３、
・・・、Ｑｎに供給する。したがって、トランジスタＱ
２、Ｑ３、・・・、ＱｎにはそれぞれＩ2、Ｉ3、・・・、Ｉn
とＩ7、Ｉ8、・・・、ＩSとが加算された電流Ｉ5（＝Ｉ2＋
Ｉ7）、Ｉ6（＝Ｉ3＋Ｉ8）、・・・、Ｉm（＝Ｉn＋ＩS）が
流れる。一方、トランジスタＱ１２のドレイン電流Ｉ10
は、トランジスタＱ１３のドレイン電流Ｉ9と、ダイオ
ード４２，４３、・・・、４ｎに流れる電流Ｉ7、Ｉ8、・・
・、ＩSの和の電流（Ｉ10＝＋Ｉ9＋Ｉ7＋Ｉ8＋、・・・、＋
ＩS）となる。
ｎには、それぞれ定電流源２２，２３、・・・、２ｎが接
続され、これらの定電流源から定電流が供給されてい
る。ダイオード４２、４３、・・・、４ｎは、それぞれト
ランジスタＱ２、Ｑ３、・・・、Ｑｎのドレインに接続さ
れ、それぞれＩ2、Ｉ3、・・・、Ｉnの設定電流を越える電
流をトランジスタＱ１２からトランジスタＱ２，Ｑ３、
・・・、Ｑｎに供給する。したがって、トランジスタＱ
２、Ｑ３、・・・、ＱｎにはそれぞれＩ2、Ｉ3、・・・、Ｉn
とＩ7、Ｉ8、・・・、ＩSとが加算された電流Ｉ5（＝Ｉ2＋
Ｉ7）、Ｉ6（＝Ｉ3＋Ｉ8）、・・・、Ｉm（＝Ｉn＋ＩS）が
流れる。一方、トランジスタＱ１２のドレイン電流Ｉ10
は、トランジスタＱ１３のドレイン電流Ｉ9と、ダイオ
ード４２，４３、・・・、４ｎに流れる電流Ｉ7、Ｉ8、・・
・、ＩSの和の電流（Ｉ10＝＋Ｉ9＋Ｉ7＋Ｉ8＋、・・・、＋
ＩS）となる。
【００２６】また、トランジスタＱ１４、Ｑ１５を流れ
る出力電流Ｉ0は、トランジスタＱ１２を流れる電流Ｉ
10がカレントミラーされた電流である。入力制御電流Ｉ
が直線的に増加すると、トランジスタＱ２、Ｑ３、・・
・、Ｑｎ、Ｑ１３に流れるドレイン電流Ｉ5、Ｉ6、・・・、
Ｉm、Ｉ9も直線的に増加する。一方、トランジスタＱ
２，Ｑ３、・・・、Ｑｎに流れるドレイン電流Ｉ5、Ｉ6、・
・・、Ｉmは、定電流源２２、２３、・・・、２ｎから供給さ
れる電流Ｉ2、Ｉ3、・・・、Ｉnよりも大きくなるように設
定しておく。電流Ｉ5、Ｉ6、・・・、ＩmがそれぞれＩ2、
Ｉ3、・・・、Ｉnよりも大きくなると定電流源２２、２
３、・・・、２ｎから十分な電流を供給できなくなり、電
流Ｉ5、Ｉ6、・・・、Ｉmがそれぞれ設定電流Ｉ2、Ｉ3、・・
・、Ｉnを越えたときはダイオード４２、４３、・・・、４
ｎを経由して電流Ｉ7、Ｉ8、・・・、ＩSが供給されること
になる。
る出力電流Ｉ0は、トランジスタＱ１２を流れる電流Ｉ
10がカレントミラーされた電流である。入力制御電流Ｉ
が直線的に増加すると、トランジスタＱ２、Ｑ３、・・
・、Ｑｎ、Ｑ１３に流れるドレイン電流Ｉ5、Ｉ6、・・・、
Ｉm、Ｉ9も直線的に増加する。一方、トランジスタＱ
２，Ｑ３、・・・、Ｑｎに流れるドレイン電流Ｉ5、Ｉ6、・
・・、Ｉmは、定電流源２２、２３、・・・、２ｎから供給さ
れる電流Ｉ2、Ｉ3、・・・、Ｉnよりも大きくなるように設
定しておく。電流Ｉ5、Ｉ6、・・・、ＩmがそれぞれＩ2、
Ｉ3、・・・、Ｉnよりも大きくなると定電流源２２、２
３、・・・、２ｎから十分な電流を供給できなくなり、電
流Ｉ5、Ｉ6、・・・、Ｉmがそれぞれ設定電流Ｉ2、Ｉ3、・・
・、Ｉnを越えたときはダイオード４２、４３、・・・、４
ｎを経由して電流Ｉ7、Ｉ8、・・・、ＩSが供給されること
になる。
【００２７】このように、電流Ｉ7、Ｉ8、・・・、ＩSが供
給されると電流Ｉ10は（Ｉ9＋Ｉ7、Ｉ8、・・・、ＩS）と
増加する。この、電流Ｉ10はトランジスタＱ１２からＱ
１４にカレントミラーされ電流Ｉ0となる。したがっ
て、電流Ｉ0は、ダイオード４２，４３、・・・、４ｎに電
流が流れ始める点から増加し始める。図３はこの様子を
示す図である。
給されると電流Ｉ10は（Ｉ9＋Ｉ7、Ｉ8、・・・、ＩS）と
増加する。この、電流Ｉ10はトランジスタＱ１２からＱ
１４にカレントミラーされ電流Ｉ0となる。したがっ
て、電流Ｉ0は、ダイオード４２，４３、・・・、４ｎに電
流が流れ始める点から増加し始める。図３はこの様子を
示す図である。
【００２８】図３においては、電流Ｉ0は変曲点（Ａ、
Ｂ）を有し、図２の例では２点（Ａ、Ｂ）で折れる直線
となる。このようにドレインＩ0の勾配が各変曲点
（Ａ、Ｂ）で大きくなるように（０−Ａ−Ｂ−Ｃ）設定
すると、発振周波数も同様に２つの変曲点（Ａ’、
Ｂ’）で折れる曲線（０−Ａ’−Ｂ’−Ｃ’）となり、
Ｉ−ｆ特性がリニアの方向へ補正される。さらに、変曲
点数を増加すると、Ｉ−ｆ特性はより直線に近似的する
ように補正される。
Ｂ）を有し、図２の例では２点（Ａ、Ｂ）で折れる直線
となる。このようにドレインＩ0の勾配が各変曲点
（Ａ、Ｂ）で大きくなるように（０−Ａ−Ｂ−Ｃ）設定
すると、発振周波数も同様に２つの変曲点（Ａ’、
Ｂ’）で折れる曲線（０−Ａ’−Ｂ’−Ｃ’）となり、
Ｉ−ｆ特性がリニアの方向へ補正される。さらに、変曲
点数を増加すると、Ｉ−ｆ特性はより直線に近似的する
ように補正される。
【００２９】上記の説明をさらに具体的に説明する。図
１において、電流は矢印の方向を正とする。トランジス
タＱ１に流れる電流Ｉ4＝Ｉ1＋Ｉ，電流Ｉ9はＩ4のβ倍
のカレントミラーであるとすると電流Ｉ9＝βＩ4とな
る。電流Ｉ7，Ｉ8、・・・、ＩSを無視すると、電流Ｉ10＝
Ｉ9となり、さらに、電流Ｉ0はＩ10のα倍のカレントミ
ラー、つまり、電流Ｉ0＝αＩ10となる。この電流Ｉ0＝
αＩ10は、図３の点線で表された第１の直線１０１（０
−Ａ−Ｘ）を示し、電流Ｉが０から変曲点１までの間リ
ングオシレータ・コア部に供給される電流Ｉ0となる。
１において、電流は矢印の方向を正とする。トランジス
タＱ１に流れる電流Ｉ4＝Ｉ1＋Ｉ，電流Ｉ9はＩ4のβ倍
のカレントミラーであるとすると電流Ｉ9＝βＩ4とな
る。電流Ｉ7，Ｉ8、・・・、ＩSを無視すると、電流Ｉ10＝
Ｉ9となり、さらに、電流Ｉ0はＩ10のα倍のカレントミ
ラー、つまり、電流Ｉ0＝αＩ10となる。この電流Ｉ0＝
αＩ10は、図３の点線で表された第１の直線１０１（０
−Ａ−Ｘ）を示し、電流Ｉが０から変曲点１までの間リ
ングオシレータ・コア部に供給される電流Ｉ0となる。
【００３０】次に、電流Ｉ5はＩ4のＣ倍のカレントミラ
ーであるとすると、電流Ｉ5＝ＣＩ4となる。すなわち、
電流Ｉ5はＩ4の増加のＣ倍で増加する。電流Ｉが大きく
なり電流Ｉ5が変曲点Ａに対応する点を越すと、電流源
２２はそれ以上の電流を供給できないので、Ｉ2を越え
る電流をダイオード４２を介して電流Ｉ7としてトラン
ジスタＱ２からトランジスタＱ２に補填される。すなわ
ち、変曲点ＡとＢとの間では、電流Ｉ5は電流Ｉ2および
電流Ｉ7によって供給される。言い換えると、電流Ｉ
2は、電流Ｉ5が０から設定電流Ｉ2になるまでトランジ
スタＱ２に供給されるが、電流Ｉ5が設定電流Ｉ2を越え
ると、つまりＩ5＞Ｉ2になると、定電流源２２からはそ
れ以上の電流を供給できないために、電流Ｉ2を越えた
分（Ｉ5−Ｉ2＝Ｉ7）だけがダイオード４２を介してト
ランジスタＱ２へ供給される。すなわち、電流Ｉ5＝Ｉ2
＋Ｉ7となる。すなわち、変曲点ＡはＩ5＝Ｉ2となる点
である。第１の直線１０１上では、電流Ｉ9はβＩ4の関
係によって０から増加する。
ーであるとすると、電流Ｉ5＝ＣＩ4となる。すなわち、
電流Ｉ5はＩ4の増加のＣ倍で増加する。電流Ｉが大きく
なり電流Ｉ5が変曲点Ａに対応する点を越すと、電流源
２２はそれ以上の電流を供給できないので、Ｉ2を越え
る電流をダイオード４２を介して電流Ｉ7としてトラン
ジスタＱ２からトランジスタＱ２に補填される。すなわ
ち、変曲点ＡとＢとの間では、電流Ｉ5は電流Ｉ2および
電流Ｉ7によって供給される。言い換えると、電流Ｉ
2は、電流Ｉ5が０から設定電流Ｉ2になるまでトランジ
スタＱ２に供給されるが、電流Ｉ5が設定電流Ｉ2を越え
ると、つまりＩ5＞Ｉ2になると、定電流源２２からはそ
れ以上の電流を供給できないために、電流Ｉ2を越えた
分（Ｉ5−Ｉ2＝Ｉ7）だけがダイオード４２を介してト
ランジスタＱ２へ供給される。すなわち、電流Ｉ5＝Ｉ2
＋Ｉ7となる。すなわち、変曲点ＡはＩ5＝Ｉ2となる点
である。第１の直線１０１上では、電流Ｉ9はβＩ4の関
係によって０から増加する。
【００３１】電流Ｉ7が流れ始める点から、電流Ｉ
10は、電流Ｉ7とＩ9との和（Ｉ10＝Ｉ7＋Ｉ9）となる。
つまり、第１の直線１０１上では電流Ｉ10はＩ9と等し
かったのが、電流Ｉ7の増加分が加わり始めた点（変曲
点Ａ）からは一点鎖線で示される勾配が急な第２の直線
１０２（Ａ−Ｂ−Ｙ）となる。この変曲点Ｂ以降は、電
流Ｉ10＝Ｉ7＋Ｉ9となり、このＩ10がカレントミラーさ
れた電流Ｉ0は、Ｉ0＝α（Ｉ9＋Ｉ7）となる。
10は、電流Ｉ7とＩ9との和（Ｉ10＝Ｉ7＋Ｉ9）となる。
つまり、第１の直線１０１上では電流Ｉ10はＩ9と等し
かったのが、電流Ｉ7の増加分が加わり始めた点（変曲
点Ａ）からは一点鎖線で示される勾配が急な第２の直線
１０２（Ａ−Ｂ−Ｙ）となる。この変曲点Ｂ以降は、電
流Ｉ10＝Ｉ7＋Ｉ9となり、このＩ10がカレントミラーさ
れた電流Ｉ0は、Ｉ0＝α（Ｉ9＋Ｉ7）となる。
【００３２】上述と同様に、トランジスタＱ３は定電流
源２３によって電流Ｉ3が供給される。電流Ｉ6＜Ｉ3で
ある間は、電流Ｉ6は定電流源２３のみから供給され
る。しかしながら、電流Ｉが大きくなりそれによってＩ
6が変曲点Ｂ（すなわちＩ6＝Ｉ3の点）を越すと、定電
流源２３からはそれ以上の電流を供給できないために、
電流Ｉ3を越えた分（Ｉ6−Ｉ3＝Ｉ8）だけがダイオード
４３を介してトランジスタＱ３へ供給される。すなわ
ち、この時点から電流Ｉ10は、Ｉ10＝Ｉ7＋Ｉ8＋Ｉ9と
なる。このＩ10はトランジスタＱ１２からトランジスタ
Ｑ１４にカレントミラーされ、トランジスタＱ１４に電
流Ｉ0が流れる。この電流Ｉ0はＩ0＝α（Ｉ9＋Ｉ7＋
Ｉ8）となる。
源２３によって電流Ｉ3が供給される。電流Ｉ6＜Ｉ3で
ある間は、電流Ｉ6は定電流源２３のみから供給され
る。しかしながら、電流Ｉが大きくなりそれによってＩ
6が変曲点Ｂ（すなわちＩ6＝Ｉ3の点）を越すと、定電
流源２３からはそれ以上の電流を供給できないために、
電流Ｉ3を越えた分（Ｉ6−Ｉ3＝Ｉ8）だけがダイオード
４３を介してトランジスタＱ３へ供給される。すなわ
ち、この時点から電流Ｉ10は、Ｉ10＝Ｉ7＋Ｉ8＋Ｉ9と
なる。このＩ10はトランジスタＱ１２からトランジスタ
Ｑ１４にカレントミラーされ、トランジスタＱ１４に電
流Ｉ0が流れる。この電流Ｉ0はＩ0＝α（Ｉ9＋Ｉ7＋
Ｉ8）となる。
【００３３】以上をまとめると、電流Ｉ4が０（Ｉ＝−
Ｉ1）から徐々に増加していくと、電流Ｉ0は変極点Ａま
での間はＩ0＝αＩ9であり、変極点Ａから変極点Ｂの間
は電流Ｉ0＝α（Ｉ9＋Ｉ7）となり、変極点Ｂを越えた
後は実線で示されるように勾配がさらに急な第３に直線
１０３（Ｂ−Ｃ）となり、Ｉ0＝α（Ｉ9＋Ｉ7＋Ｉ8）と
なる。電流Ｉが０からだんだん大きくなると、電流Ｉ0
の軌跡は図３に示すように３つの直線αＩ9、α（Ｉ9＋
Ｉ7）、α（Ｉ9＋Ｉ7＋Ｉ8）を重ね合わせた折線（Ａ−
Ｂ−Ｃ）となる。
Ｉ1）から徐々に増加していくと、電流Ｉ0は変極点Ａま
での間はＩ0＝αＩ9であり、変極点Ａから変極点Ｂの間
は電流Ｉ0＝α（Ｉ9＋Ｉ7）となり、変極点Ｂを越えた
後は実線で示されるように勾配がさらに急な第３に直線
１０３（Ｂ−Ｃ）となり、Ｉ0＝α（Ｉ9＋Ｉ7＋Ｉ8）と
なる。電流Ｉが０からだんだん大きくなると、電流Ｉ0
の軌跡は図３に示すように３つの直線αＩ9、α（Ｉ9＋
Ｉ7）、α（Ｉ9＋Ｉ7＋Ｉ8）を重ね合わせた折線（Ａ−
Ｂ−Ｃ）となる。
【００３４】電流Ｉ0が第１の直線１０１上にある時
は、周波数ｆは周波数曲線１０４で示されるように、変
極点Ａ’付近で徐々に飽和が始まる。このような点にお
いて、電流Ｉ0が第２の直線１０２上に移ると、周波数
は、周波数曲線１０５に移り、周波数曲線１０４と比べ
るとより高くなる。しかしながら、周波数曲線１０５も
また変極点Ｂ’付近になると飽和現象が始まる。このよ
うな点において、さらに、電流Ｉ0が第３の直線１０３
上に移ると、周波数は、周波数曲線１０６に移り、周波
数曲線１０５と比べてさらに高くなる。すなわち、電流
Ｉが増加するにつれてリングオシレータ・コア部を制御
する電流Ｉ0は折れ線状（０−Ａ−Ｂ−Ｃ）に沿って上
昇し、それにつれて周波数曲線も勾配の異なる複数の周
波数曲線をつなぎ合わせた曲線（０−Ａ’−Ｂ’−
Ｃ’）に沿って上昇する。このようにつなぎ合わされた
周波数曲線（０−Ａ’−Ｂ’−Ｃ’）は飽和の影響が少
なくなり、例えば、従来の周波数曲線１０４と比べると
リニア特性が良くなる。
は、周波数ｆは周波数曲線１０４で示されるように、変
極点Ａ’付近で徐々に飽和が始まる。このような点にお
いて、電流Ｉ0が第２の直線１０２上に移ると、周波数
は、周波数曲線１０５に移り、周波数曲線１０４と比べ
るとより高くなる。しかしながら、周波数曲線１０５も
また変極点Ｂ’付近になると飽和現象が始まる。このよ
うな点において、さらに、電流Ｉ0が第３の直線１０３
上に移ると、周波数は、周波数曲線１０６に移り、周波
数曲線１０５と比べてさらに高くなる。すなわち、電流
Ｉが増加するにつれてリングオシレータ・コア部を制御
する電流Ｉ0は折れ線状（０−Ａ−Ｂ−Ｃ）に沿って上
昇し、それにつれて周波数曲線も勾配の異なる複数の周
波数曲線をつなぎ合わせた曲線（０−Ａ’−Ｂ’−
Ｃ’）に沿って上昇する。このようにつなぎ合わされた
周波数曲線（０−Ａ’−Ｂ’−Ｃ’）は飽和の影響が少
なくなり、例えば、従来の周波数曲線１０４と比べると
リニア特性が良くなる。
【００３５】このように電流Ｉの増加に従って定電流源
２２、２３の設定値を越えた電流のみをトランジスタＱ
１２からダイオード４２、４３を介して供給することに
よって、電流Ｉの増加よりも増加率の大きな電流Ｉ0を
得ることができる。この電流Ｉ0をトランジスタＱ１２
からＱ１４にカレントミラーし、トランジスタＱ１４か
ら端子４０を介して、およびトランジスタＱ１４を流れ
る電流と同じ電流が流れるトランジスタＱ１５から端子
５０を介してリングオシレータ・コア部３０に供給す
る。本発明を使用することによって、図７（ｃ）、
（ｄ）で説明したように、リングオシレータ・コア部の
各インバータに供給される電流が増加できるので、遅延
時間を小さくし、発振周波数を大きくすることができ
る。これによって、従来、制御電流Ｉが増加しても、周
波数特性の飽和現象のために、周波数が十分に増加しな
かった欠点を改善できる。
２２、２３の設定値を越えた電流のみをトランジスタＱ
１２からダイオード４２、４３を介して供給することに
よって、電流Ｉの増加よりも増加率の大きな電流Ｉ0を
得ることができる。この電流Ｉ0をトランジスタＱ１２
からＱ１４にカレントミラーし、トランジスタＱ１４か
ら端子４０を介して、およびトランジスタＱ１４を流れ
る電流と同じ電流が流れるトランジスタＱ１５から端子
５０を介してリングオシレータ・コア部３０に供給す
る。本発明を使用することによって、図７（ｃ）、
（ｄ）で説明したように、リングオシレータ・コア部の
各インバータに供給される電流が増加できるので、遅延
時間を小さくし、発振周波数を大きくすることができ
る。これによって、従来、制御電流Ｉが増加しても、周
波数特性の飽和現象のために、周波数が十分に増加しな
かった欠点を改善できる。
【００３６】この変極点数をさらに、増やすことによっ
てさらに周波数特性のリニアリティをよくすることがで
きる。上に複数の変曲点を有する場合は一般式で説明さ
れているが、理解を容易にするために、再度ここで変極
点を増加する電流制御回路の構造について簡単に説明す
る。すなわち、第ｎ番目の変極点を作るためには、図１
に示すように第ｎ番目の定電流源２ｎとトランジスタＱ
ｎおよびダイオード４ｎを複数個追加する。定電流源の
電流をＩnとすると、第ｎ番目の変極点はＩn＝Ｉmとな
る点である。従って、トランジスタＱ１とカレントミラ
ーされたトランジスタＱｎの電流ＩnがＩn＜Ｉmになる
とＩnを越える電流分ＩSがトランジスタＱ１２からダイ
オード４ｎを介して供給される。この場合は、第ｎの電
流曲線ｎはＩ0＝Ａ（Ｉ9＋Ｉ7＋、・・・、ＩS＋Ｉ8）とな
り、この電流に対応してさらにリニアリティのよい周波
数曲線が作られる。このようにして多くの周波数曲線を
つなぎ合わせていくと、電流Ｉが大きな場合、すなわ
ち、高周波の場合にもリニアリティのよい電流制御回路
部を制作することができる。
てさらに周波数特性のリニアリティをよくすることがで
きる。上に複数の変曲点を有する場合は一般式で説明さ
れているが、理解を容易にするために、再度ここで変極
点を増加する電流制御回路の構造について簡単に説明す
る。すなわち、第ｎ番目の変極点を作るためには、図１
に示すように第ｎ番目の定電流源２ｎとトランジスタＱ
ｎおよびダイオード４ｎを複数個追加する。定電流源の
電流をＩnとすると、第ｎ番目の変極点はＩn＝Ｉmとな
る点である。従って、トランジスタＱ１とカレントミラ
ーされたトランジスタＱｎの電流ＩnがＩn＜Ｉmになる
とＩnを越える電流分ＩSがトランジスタＱ１２からダイ
オード４ｎを介して供給される。この場合は、第ｎの電
流曲線ｎはＩ0＝Ａ（Ｉ9＋Ｉ7＋、・・・、ＩS＋Ｉ8）とな
り、この電流に対応してさらにリニアリティのよい周波
数曲線が作られる。このようにして多くの周波数曲線を
つなぎ合わせていくと、電流Ｉが大きな場合、すなわ
ち、高周波の場合にもリニアリティのよい電流制御回路
部を制作することができる。
【００３７】上述したように、周波数曲線の補正の目的
は図３周波数曲線（０−Ａ’−Ｘ’）のような飽和した
周波数特性を、図３の周波数曲線（０−Ａ’−Ｂ’−
Ｃ’）のようなカーブに補正し、周波数ｆが近似的に直
線になるようにすることにある。しかし、補正をかけす
ぎると、つまり電流Ｉ4に対する電流Ｉ5，Ｉ6のカレン
トミラーの比を大きくしすぎると、変曲点Ａ’、Ｂ’で
周波数ｆのカーブが起きすぎて良くない。逆に、カレン
トミラーの比を小さくしすぎると、変曲点Ａ’、Ｂ’で
周波数ｆのカーブの起き具合が足りないため、十分な補
正ができない。従って、補正の対象となる周波数ｆの特
性に合わせて変曲点を決定し、補正の程度を決定する。
さらに、定電流源とトランジスタの組み合わせの段数を
増やすと、精度の高い直線近似補正が可能となる。
は図３周波数曲線（０−Ａ’−Ｘ’）のような飽和した
周波数特性を、図３の周波数曲線（０−Ａ’−Ｂ’−
Ｃ’）のようなカーブに補正し、周波数ｆが近似的に直
線になるようにすることにある。しかし、補正をかけす
ぎると、つまり電流Ｉ4に対する電流Ｉ5，Ｉ6のカレン
トミラーの比を大きくしすぎると、変曲点Ａ’、Ｂ’で
周波数ｆのカーブが起きすぎて良くない。逆に、カレン
トミラーの比を小さくしすぎると、変曲点Ａ’、Ｂ’で
周波数ｆのカーブの起き具合が足りないため、十分な補
正ができない。従って、補正の対象となる周波数ｆの特
性に合わせて変曲点を決定し、補正の程度を決定する。
さらに、定電流源とトランジスタの組み合わせの段数を
増やすと、精度の高い直線近似補正が可能となる。
【００３８】実施例２
図２は本発明の他の実施例によるＣＭＯＳリングオシレ
ータの電流制御回路部を示す図である。図２において
は、リングオシレータ・コア部への電流供給のためのカ
レントミラー回路をさらに一段追加した点が第１の実施
例と異なる。第２の実施例においては、電流Ｉ0をトラ
ンジスタＱ１５からＱ１７にカレントミラー比１でカレ
ントミラーし、トランジスタＱ１７から端子５０を介し
て、およびトランジスタＱ１７を流れる電流と同じ電流
が流れるトランジスタＱ１６から端子４０を介してリン
グオシレータ・コア部３０に供給する。
ータの電流制御回路部を示す図である。図２において
は、リングオシレータ・コア部への電流供給のためのカ
レントミラー回路をさらに一段追加した点が第１の実施
例と異なる。第２の実施例においては、電流Ｉ0をトラ
ンジスタＱ１５からＱ１７にカレントミラー比１でカレ
ントミラーし、トランジスタＱ１７から端子５０を介し
て、およびトランジスタＱ１７を流れる電流と同じ電流
が流れるトランジスタＱ１６から端子４０を介してリン
グオシレータ・コア部３０に供給する。
【００３９】
【発明の効果】以上述べたように、従来、ＣＭＯＳリン
グオシレータの電流制御回路部に入力する制御電流Ｉが
リニアである場合、発振周波数が高い周波数領域で周波
数が飽和（周波数ゲインが減少）していたが、本発明に
よれば、周波数特性を低域から高域に至る全域にわたり
リニアになるように近似補正できる効果がある。
グオシレータの電流制御回路部に入力する制御電流Ｉが
リニアである場合、発振周波数が高い周波数領域で周波
数が飽和（周波数ゲインが減少）していたが、本発明に
よれば、周波数特性を低域から高域に至る全域にわたり
リニアになるように近似補正できる効果がある。
【００４０】さらに、本発明によれば、第２の回路中の
各第２の定電流源（２２、２３・・・）は順次大きくなる
異なる電流値（Ｉ2＜Ｉ3・・・）に設定されるので、使用
周波数に応じて適切な第２の定電流源の各電流値を選択
することによって、周波数特性を低域から高域に至る全
域にわたりよりリニア特性の良い近似補正ができる効果
がある。
各第２の定電流源（２２、２３・・・）は順次大きくなる
異なる電流値（Ｉ2＜Ｉ3・・・）に設定されるので、使用
周波数に応じて適切な第２の定電流源の各電流値を選択
することによって、周波数特性を低域から高域に至る全
域にわたりよりリニア特性の良い近似補正ができる効果
がある。
【００４１】さらに、本発明によれば、第１のトランジ
スタと第２のトランジスタとのカレントミラー比は１ま
たは１以外の任意の値に設定できるので、使用周波数に
応じて適切な第２の定電流源の各電流値をより自由に選
択することができ、より良いリニア特性を有する近似補
正ができる効果がある。
スタと第２のトランジスタとのカレントミラー比は１ま
たは１以外の任意の値に設定できるので、使用周波数に
応じて適切な第２の定電流源の各電流値をより自由に選
択することができ、より良いリニア特性を有する近似補
正ができる効果がある。
【００４２】さらに、本発明によれば、第１のトランジ
スタと第４のトランジスタとのカレントミラー比は１ま
たは１以外の任意の値に設定できるので、使用周波数に
応じて適切な第２の定電流源の電流値をより自由に選択
することができ、より良いリニア特性を有する近似補正
ができる効果がある。
スタと第４のトランジスタとのカレントミラー比は１ま
たは１以外の任意の値に設定できるので、使用周波数に
応じて適切な第２の定電流源の電流値をより自由に選択
することができ、より良いリニア特性を有する近似補正
ができる効果がある。
【図１】 本発明の一実施例によるＣＭＯＳリングオシ
レータの電流制御回路部を示す図である。
レータの電流制御回路部を示す図である。
【図２】 本発明の他の実施例によるＣＭＯＳリングオ
シレータの電流制御回路部を示す図である。
シレータの電流制御回路部を示す図である。
【図３】 本発明および従来のＣＭＯＳリングオシレー
タの周波数特性および電流特性を示す図である。
タの周波数特性および電流特性を示す図である。
【図４】 従来のリングオシレータのブロック図を示す
図である。
図である。
【図５】 従来のＣＭＯＳリングオシレータの電流制御
部の詳細回路を示す図である。
部の詳細回路を示す図である。
【図６】 従来のＣＭＯＳリングオシレータのリングオ
シレータ・コア部の詳細回路を示す図である。
シレータ・コア部の詳細回路を示す図である。
【図７】 従来のＣＭＯＳリングオシレータの発振原理
を説明する図である。
を説明する図である。
１０ 入力端子
２０ 電流制御回路部
２１・・・２ｎ 定電流源
３０ リングオシレータ・コア部
３１・・・３ｎ 定電流源
４０、５０ 電流制御回路部の出力端子
４２・・・４ｎ ダイオード
５１・・・５ｎ インバータ
６０ リングオシレータ・コア部の出力端子
Ｑ１・・・Ｑｎ、Ｑ１２・・・Ｑ１７ トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−287511（ＪＰ，Ａ)
特開 平７−74596（ＪＰ，Ａ)
特開 平８−23266（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 3/00
H03L 7/00
Claims (6)
- 【請求項１】 第１の電流源と第１のトランジスタが直
列に接続される第１の回路と、 第１の回路に並列に接続され、第２の定電流源と第２の
トランジスタが直列に接続され、その第２のトランジス
タは第１の回路の第１のトランジスタとカレントミラー
されるｎ個の第２の回路と、 第１の回路に並列に接続され、第３のトランジスタと第
４のトランジスタが直列に接続され、第４のトランジス
タは第１のトランジスタとカレントミラーされる第３の
回路と、 第１の回路に並列に接続され、第５のトランジスタと第
６のトランジスタが直列に接続され、第５のトランジス
タは第３のトランジスタとカレントミラーされる第４の
回路と、 前記第３のトランジスタと第４のトランジスタの接続点
からそれぞれｎ個の第２の定電流源と第２のトランジス
タとの接続点に電流を供給するように接続されるｎ個の
ダイオードと、 第１の定電流源と第１のトランジスタの接続点に接続さ
れる入力端子と、 第５のトランジスタと第６のトランジスタの各々に接続
され、リングオシレータ・コア部に電流を供給する出力
端子と、から構成されることを特徴とするリングオシレ
ータの電流制御回路。 - 【請求項２】 第１の電流源と第１のトランジスタが直
列に接続される第１の回路と、 第１の回路に並列に接続され、第２の定電流源と第２の
トランジスタが直列に接続され、その第２のトランジス
タは第１の回路の第１のトランジスタとカレントミラー
されるｎ個の第２の回路と、 第１の回路に並列に接続され、第３のトランジスタと第
４のトランジスタが直列に接続され、第４のトランジス
タは第１のトランジスタとカレントミラーされる第３の
回路と、 第１の回路に並列に接続され、第５のトランジスタと第
６のトランジスタが直列に接続され、第５のトランジス
タは第３のトランジスタとカレントミラーされる第４の
回路と、 第１の回路に並列に接続され、第７のトランジスタと第
８のトランジスタが直列に接続され、第８のトランジス
タは第６のトランジスタとカレントミラーされる第５の
回路と、 前記第３のトランジスタと第４のトランジスタの接続点
からそれぞれｎ個の第２の定電流源と第２のトランジス
タとの接続点に電流を供給するように接続されるｎ個の
ダイオードと、 第１の定電流源と第１のトランジスタの接続点に接続さ
れる入力端子と、 第７のトランジスタと第８のトランジスタの各々に接続
され、リングオシレータ・コア部に電流を供給する出力
端子と、から構成されることを特徴とするリングオシレ
ータの電流制御回路。 - 【請求項３】 請求項１または２記載のリングオシレー
タの電流制御回路において、 第２の回路中の各第２の定電流源は順次大きくなる異な
る電流値に設定されることを特徴とするリングオシレー
タの電流制御回路。 - 【請求項４】 請求項１または２記載のリングオシレー
タの電流制御回路において、 第１のトランジスタと第２のトランジスタとのカレント
ミラー比は１または１以外の任意の値に設定されること
を特徴とするリングオシレータの電流制御回路。 - 【請求項５】 請求項１または２記載のリングオシレー
タの電流制御回路において、 第１のトランジスタと第４のトランジスタとのカレント
ミラー比は１または１以外の任意の値に設定されること
を特徴とするリングオシレータの電流制御回路。 - 【請求項６】 請求項２記載のリングオシレータの電流
制御回路において、第６のトランジスタと第８のトラン
ジスタとのカレントミラー比は１に設定されることを特
徴とするリングオシレータの電流制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32697494A JP3412937B2 (ja) | 1994-12-28 | 1994-12-28 | リングオシレータの電流制御回路 |
| US08/499,917 US5568103A (en) | 1994-12-28 | 1995-07-11 | Current control circuit of ring oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32697494A JP3412937B2 (ja) | 1994-12-28 | 1994-12-28 | リングオシレータの電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186474A JPH08186474A (ja) | 1996-07-16 |
| JP3412937B2 true JP3412937B2 (ja) | 2003-06-03 |
Family
ID=18193889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32697494A Expired - Fee Related JP3412937B2 (ja) | 1994-12-28 | 1994-12-28 | リングオシレータの電流制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5568103A (ja) |
| JP (1) | JP3412937B2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330912A (ja) * | 1995-06-05 | 1996-12-13 | Mitsubishi Electric Corp | リングオシレータ |
| US5821821A (en) * | 1997-02-24 | 1998-10-13 | Ati Technologies Incorporated | ICO based linear gain VCO with non-linear V/I converter |
| WO1998047231A1 (en) * | 1997-04-17 | 1998-10-22 | Motorola Inc. | Low power, low noise, temperature compensated ring oscillator |
| US5994969A (en) * | 1997-12-22 | 1999-11-30 | Advanced Micro Devices, Inc. | Ring oscillator having automatic gain and low frequency shut off circuits |
| US6157266A (en) * | 1998-02-12 | 2000-12-05 | Hewlett-Packard Company | Delay elements arranged for a signal controlled oscillator |
| US6353369B1 (en) | 2000-11-30 | 2002-03-05 | International Business Machines Corporation | Multiphase voltage controlled oscillator with variable gain and range |
| US6621358B2 (en) | 2001-12-17 | 2003-09-16 | International Business Machines Corporation | Differential voltage controlled oscillator, and method therefor |
| US7315178B1 (en) | 2002-04-16 | 2008-01-01 | Transmeta Corporation | System and method for measuring negative bias thermal instability with a ring oscillator |
| US7180322B1 (en) | 2002-04-16 | 2007-02-20 | Transmeta Corporation | Closed loop feedback control of integrated circuits |
| US7941675B2 (en) * | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
| US6882172B1 (en) * | 2002-04-16 | 2005-04-19 | Transmeta Corporation | System and method for measuring transistor leakage current with a ring oscillator |
| US6744326B2 (en) | 2002-10-10 | 2004-06-01 | International Business Machines Corporation | Interleaved VCO with balanced feedforward |
| US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
| US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
| US7849332B1 (en) | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
| US7953990B2 (en) * | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
| US7949864B1 (en) | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
| JP2005050123A (ja) * | 2003-07-28 | 2005-02-24 | Nec Micro Systems Ltd | スキュー補正回路 |
| TWI281787B (en) | 2003-11-25 | 2007-05-21 | Sanyo Electric Co | Oscillation circuit |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7405597B1 (en) | 2005-06-30 | 2008-07-29 | Transmeta Corporation | Advanced repeater with duty cycle adjustment |
| US7336103B1 (en) | 2004-06-08 | 2008-02-26 | Transmeta Corporation | Stacked inverter delay chain |
| US7142018B2 (en) | 2004-06-08 | 2006-11-28 | Transmeta Corporation | Circuits and methods for detecting and assisting wire transitions |
| US7304503B2 (en) * | 2004-06-08 | 2007-12-04 | Transmeta Corporation | Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability |
| US7173455B2 (en) | 2004-06-08 | 2007-02-06 | Transmeta Corporation | Repeater circuit having different operating and reset voltage ranges, and methods thereof |
| US7635992B1 (en) | 2004-06-08 | 2009-12-22 | Robert Paul Masleid | Configurable tapered delay chain with multiple sizes of delay elements |
| US7656212B1 (en) | 2004-06-08 | 2010-02-02 | Robert Paul Masleid | Configurable delay chain with switching control for tail delay elements |
| US7498846B1 (en) | 2004-06-08 | 2009-03-03 | Transmeta Corporation | Power efficient multiplexer |
| US7071747B1 (en) | 2004-06-15 | 2006-07-04 | Transmeta Corporation | Inverting zipper repeater circuit |
| US7330080B1 (en) | 2004-11-04 | 2008-02-12 | Transmeta Corporation | Ring based impedance control of an output driver |
| US7592842B2 (en) * | 2004-12-23 | 2009-09-22 | Robert Paul Masleid | Configurable delay chain with stacked inverter delay elements |
| JP2006217172A (ja) | 2005-02-02 | 2006-08-17 | Sanyo Electric Co Ltd | 遅延回路及びそれを用いたリングオシレータ |
| US7739531B1 (en) | 2005-03-04 | 2010-06-15 | Nvidia Corporation | Dynamic voltage scaling |
| US20070013425A1 (en) * | 2005-06-30 | 2007-01-18 | Burr James B | Lower minimum retention voltage storage elements |
| US7663408B2 (en) * | 2005-06-30 | 2010-02-16 | Robert Paul Masleid | Scannable dynamic circuit latch |
| US7394681B1 (en) | 2005-11-14 | 2008-07-01 | Transmeta Corporation | Column select multiplexer circuit for a domino random access memory array |
| US7414485B1 (en) | 2005-12-30 | 2008-08-19 | Transmeta Corporation | Circuits, systems and methods relating to dynamic ring oscillators |
| US7642866B1 (en) | 2005-12-30 | 2010-01-05 | Robert Masleid | Circuits, systems and methods relating to a dynamic dual domino ring oscillator |
| US8095104B2 (en) * | 2006-06-30 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device having the same |
| US7710153B1 (en) | 2006-06-30 | 2010-05-04 | Masleid Robert P | Cross point switch |
| US7495466B1 (en) | 2006-06-30 | 2009-02-24 | Transmeta Corporation | Triple latch flip flop system and method |
| US7667514B2 (en) * | 2007-01-10 | 2010-02-23 | Seiko Epson Corporation | Delay circuit and electronic device including delay circuit |
| US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
| JP5298527B2 (ja) * | 2007-12-24 | 2013-09-25 | 富士通セミコンダクター株式会社 | 可変遅延回路及びその制御方法 |
| US8370663B2 (en) * | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
| US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
| US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
| US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
| US9362897B2 (en) * | 2014-10-17 | 2016-06-07 | Nuvoton Technology Corporation | Method and apparatus for an integrated PN-junction oscillator |
| US9625924B2 (en) * | 2015-09-22 | 2017-04-18 | Qualcomm Incorporated | Leakage current supply circuit for reducing low drop-out voltage regulator headroom |
| US11489518B2 (en) | 2021-03-05 | 2022-11-01 | Qualcomm Incorporated | Inverter-based delay element with adjustable current source/sink to reduce delay sensitivity to process and supply voltage variation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2998944B2 (ja) * | 1991-12-19 | 2000-01-17 | シャープ株式会社 | リングオシレータ |
| US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
-
1994
- 1994-12-28 JP JP32697494A patent/JP3412937B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-11 US US08/499,917 patent/US5568103A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186474A (ja) | 1996-07-16 |
| US5568103A (en) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3412937B2 (ja) | リングオシレータの電流制御回路 | |
| US5936441A (en) | Clock pulse generator | |
| US6246271B1 (en) | Frequency multiplier capable of generating a multiple output without feedback control | |
| KR100877300B1 (ko) | 미세적으로 조절가능하면서도 넓은 범위의 주파수를 가지는출력신호를 생성하는 전압제어 발진기 및 이에 포함되는가변지연회로 | |
| US20020190779A1 (en) | High-speed current switch circuit | |
| JP3086405B2 (ja) | 位相ロック・ループ回路、位相ロック・インジケータおよびロック済み状態表示判定方法 | |
| US6268753B1 (en) | Delay element that has a variable wide-range delay capability | |
| KR0153244B1 (ko) | 펄스신호 발생회로 | |
| JP3919176B2 (ja) | 補正回路、遅延回路およびリングオシレータ回路 | |
| JP3625918B2 (ja) | 電圧発生回路 | |
| EP0731560A1 (en) | Wide frequency range VCO with low jitter | |
| JPH07336172A (ja) | 電圧制御型電流源およびそれを用いたバイアス発生回路 | |
| US10483956B2 (en) | Phase interpolator, timing generator, and semiconductor integrated circuit | |
| JP2002223149A (ja) | 半導体集積回路 | |
| JP2008042339A (ja) | 半導体装置 | |
| JP3172404B2 (ja) | 位相ロック・ループ回路およびパルス供給／生成方法 | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JP2006033197A (ja) | Ｐｌｌ回路 | |
| EP0831586B1 (en) | Variable delaying circuit | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JPH06152343A (ja) | 可変遅延回路 | |
| US6501292B1 (en) | CMOS circuit for maintaining a constant slew rate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |