CN114337202A - Rs485保护组件、发送驱动器及收发器 - Google Patents
Rs485保护组件、发送驱动器及收发器 Download PDFInfo
- Publication number
- CN114337202A CN114337202A CN202111615582.0A CN202111615582A CN114337202A CN 114337202 A CN114337202 A CN 114337202A CN 202111615582 A CN202111615582 A CN 202111615582A CN 114337202 A CN114337202 A CN 114337202A
- Authority
- CN
- China
- Prior art keywords
- circuit
- tube
- electrode
- voltage
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种RS485保护组件、发送驱动器及收发器,其中,RS485保护组件通过设置检测电路和保护信号产生电路,并通过检测电路检测RS485电压,并在高于预设第一电压时输出第一电压信号,低于预设第二电压时输出第二电压信号,使得保护信号产生电路能够根据所述第一电压信号或所述第二电压信号输出保护信号,以使所述A/B脚驱动电路在接收到所述保护信号后关断,从而有效保护了A/B脚驱动电路,使得采用低压栅工艺的A/B脚驱动电路也能够承受高压。
Description
技术领域
本发明属于集成电路设计领域,尤其涉及一种RS485保护组件、发送驱动器及收发器。
背景技术
RS485是一种成本低而且可靠的通信规范,可用于电表系统的组网等应用领域,RS485接口对相应的接口电气特性做了定义。现有的RS485收发器中发送器电路,A端口和B端口的输入电压范围通常为+/-13V,就需要考虑驱动电路中MOS管的栅极是否能直接承受高电压。
目前的驱动电路的MOS管通常采用HVCMOS(High-Voltage CMOS,高压CMOS器件)工艺设计,其栅极可以直接承受较高的电压,但出于芯片制造成本考虑,需要采用更小线宽的高压工艺,随着高压工艺向更小线宽演进,特别到0.18um工艺及以下,不再支持厚栅氧的高压栅,而是改为了薄栅氧的低压栅工艺,如比较常用的0.18um HVBCD(一种单片集成工艺技术)工艺中,高压MOS管的VDS(漏源电压)可以承受高压,但是VGS(栅源电压)只能最高承受5.5V工作电压,因此,就需要设计一种能适用于低压栅工艺的驱动电路。
发明内容
本发明要解决的技术问题是为了克服现有技术中的RS485的驱动电路中MOS管不能承受高电压的缺陷,提供一种RS485保护组件、发送驱动器及收发器。
本发明是通过下述技术方案来解决上述技术问题:
本发明提供一种RS485保护组件,用于保护RS485芯片的A/B脚驱动电路,所述RS485保护组件包括检测电路和保护信号产生电路;所述RS485芯片包括A引脚和B引脚,所述A引脚和B引脚用于连接RS485总线;
所述检测电路的一端用于连接所述RS485总线,所述检测电路的另一端与所述保护信号产生电路的一端连接,所述保护信号产生电路的另一端用于连接所述A/B脚驱动电路;
所述检测电路用于检测所述RS485总线的电压,并在所述RS485总线的电压高于预设第一电压时输出第一电压信号,在所述RS485总线的电压低于预设第二电压时输出第二电压信号;
所述保护信号产生电路,用于接收所述第一电压信号或所述第二电压信号,并根据所述第一电压信号或所述第二电压信号输出保护信号,以使所述A/B脚驱动电路在接收到所述保护信号后关断。
较佳地,所述检测电路包括第一比较电压生成子电路、第一基准电压生成子电路和第一比较子电路;
所述第一比较电压生成子电路的输入端与所述RS485总线连接,所述第一比较电压生成子电路的输出端与所述第一比较子电路的正输入端连接,所述第一基准电压子电路的输入端与电源连接,所述第一基准电压子电路的输出端与第一比较子电路的负输入端连接;
所述第一比较电压生成子电路用于在所述RS485总线的电压高于所述预设第一电压时输出第一比较电压;
所述第一基准电压生成子电路用于输出第一基准电压;
所述第一比较子电路用于比较所述第一比较电压和所述第一基准电压的大小,并在所述第一比较电压大于所述第一基准电压时输出所述第一电压信号;
所述检测电路还包括第二比较电压生成子电路、第二基准电压生成子电路和第二比较子电路;
所述第二比较电压生成子电路的输入端与所述RS485总线连接,所述第二比较电压生成子电路的输出端与所述第二比较子电路的负输入端连接,所述第二基准电压生成子电路的输入端与电源连接,输出端与所述第二比较子电路的正输入端连接;
所述第二比较电压生成子电路用于在所述RS485总线的电压低于所述预设第二电压时输出第二比较电压;
所述第二基准电压生成子电路用于输出第二基准电压;
所述第二比较子电路用于比较所述第二比较电压和所述第二基准电压的大小,并在所述第二比较电压小于所述第二基准电压时输出所述第二电压信号。
较佳地,所述第一比较电压生成子电路包括第一PMOS管、第二PMOS管、第六NMOS管、第一电阻和第一电流源;
所述第一基准电压生成子电路包括第三PMOS管、第四PMOS管和第二电流源;
所述第一比较子电路包括第一比较器;
所述第一电流源的一端分别与所述第一PMOS管的漏极和栅极、所述第二PMOS管的栅极、所述第六NMOS管的漏极连接,所述第一PMOS管的源极与所述第二PMOS管的源极连接,所述第二PMOS管的漏极通过所述第一电阻与所述RS485总线连接,所述第六NMOS管的源极与所述第一比较器的正输入端连接,所述第二电流源的一端分别与所述第三PMOS管的漏极和栅极、所述第四PMOS管的栅极、所述第一比较器的负输入端连接,所述第三PMOS管的源极与所述第四PMOS管的源极连接,所述第四PMOS管的漏极和所述第六NMOS管的栅极与电源连接,所述第一电流源的另一端和所述第二电流源的另一端接地,所述第一比较器的输出端输出第一电压信号;
所述第二比较电压生成子电路包括第一NMOS管、第二NMOS管、第五NMOS管、第二电阻和第三电流源;
所述第二基准电压生成子电路包括第三NMOS管、第四NMOS管和第四电流源;所述第二比较子电路包括第二比较器;
所述第三电流源的一端分别与所述第一NMOS管的漏极和栅极、所述第二NMOS管的栅极、所述第五NMOS管的漏极连接,所述第一NMOS管的源极与所述第二NMOS管的源极连接,所述第二NMOS管的漏极通过所述第二电阻与所述RS485总线连接,所述第五NMOS管的源极连接所述第二比较器的负输入端,所述第三电流源的一端分别与所述第三NMOS管的漏极和栅极、所述第四NMOS管的栅极、所述第二比较器的正输入端连接,所述第三NMOS管的源极与所述第四NMOS管的源极连接,所述第四NMOS管的漏极和所述第五NMOS管的栅极接地,所述第三电流源的另一端和所述第四电流源的另一端分别与电源连接,所述第二比较器的输出端输出第二电压信号。
较佳地,所述保护信号产生电路包括第一保护信号产生子电路和第二保护信号产生子电路;
所述第一保护信号产生子电路的输入端和所述第二保护信号产生子电路的输入端分别与所述检测电路的另一端连接,所述第一保护信号产生子电路的输出端和所述第二保护信号产生子电路的输出端分别与所述A/B脚驱动电路连接;
其中,所述第一保护信号产生子电路包括第一电平转换单元,所述第一电平转换单元用于检测所述第一电压信号的电平状态,在所述第一电压信号为低电平时输出低电平信号,在所述第一电压信号为高电平时输出高电平信号;
所述第二保护信号产生子电路包括第二电平转换单元,所述第二电平转换单元用于检测所述第二电压信号的电平状态,在所述第二电压信号为低电平时输出高电平信号,在所述第二电压信号为高电平时输出低电平信号。
较佳地,所述第一保护信号产生子电路还包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第三电阻、第一反相器、第二反相器和第五电流源;
所述检测电路的另一端分别与所述第五PMOS管的栅极、所述第一反向器的输入端、所述第七NMOS管的栅极、所述第二反相器的输入端连接,所述第一反向器的输出端与所述第一电平转换单元的输入端连接,所述第一电平转换单元的输出端与所述第六PMOS管的栅极连接,所述第五PMOS管的源极与电源连接,所述第五PMOS管的漏极与所述第六PMOS管的漏极连接,所述第六PMOS管的源极分别与所述第七NMOS管的漏极、所述第三电阻的一端、所述第八PMOS管的漏极、所述第九NMOS管的漏极连接,所述第七NMOS管的源极和所述第三电阻的另一端接地;
所述第七PMOS管的漏极与所述RS485总线连接,所述第七PMOS管的源极与所述第八PMOS管的源极连接,所述第七PMOS管的栅极与所述第八PMOS管的栅极和漏极连接,所述第八PMOS管的源极向所述A/B脚驱动电路输出所述第一保护信号以使所述A/B脚驱动电路关断;
所述第五电流源的一端分别与所述第八NMOS管的漏极和栅极、所述第九NMOS管的栅极、所述第十NMOS管的漏极连接,所述第二反相器的输出端与所述第十NMOS管的栅极连接,所述第八NMOS管的源极、第九NMOS管的源极和所述第十NMOS管的源极接地,所述第五电流源的另一端与电源连接。
较佳地,所述第一保护信号产生子电路还包括第一电容和第四电阻;
所述第一电容的一端与所述检测电路的第一输出端连接,所述第一电容的另一端与所述第四电阻的一端、所述第七NMOS管的栅极连接,所述第四电阻的另一端接地。
较佳地,所述第二保护信号产生子电路还包括第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第五电阻、第三反相器、第四反相器、第六电流源;
所述检测电路的另一端分别与所述第十一PMOS管的栅极、所述第三反相器的输入端连接、所述第二电平转换单元的输入端、所述第四反相器的输入端连接,所述第四反相器的输出端与所述第十三NMOS管的栅极连接,所述第十三NMOS管的源极接地,所述第十三NMOS管的漏极与所述第十二NMOS管的漏极连接,所述第十二NMOS管的栅极与所述第二电平转换单元的输出端连接,所述第十二NMOS管的源极分别与所述第十二PMOS管的漏极、所述第五电阻的一端、所述第十四PMOS管的漏极、所述第十四NMOS管的漏极连接,所述第十二PMOS管的栅极与所述第三反相器的输出端连接,所述第十二PMOS管的源极和所述第五电阻的另一端与电源连接;
所述第十五NMOS管的漏极与所述RS485总线连接,所述第十五NMOS管的源极与所述第十四NMOS管的源极连接,所述第十五NMOS管的栅极与所述第十四NMOS管的栅极和漏极连接,所述第十四NMOS管的漏极向所述A/B脚驱动电路输出所述第二保护信号以使所述A/B脚驱动电路关断;
所述第六电流源的一端分别与所述第十三PMOS管的漏极和栅极、所述第十四PMOS管的栅极、所述十一PMOS管的漏极连接,所述第十一PMOS管的源极、第十三PMOS管的源极和第十四PMOS管的源极与电源连接,所述第六电流源的另一端接地。
较佳地,所述第二保护信号产生子电路还包括第二电容和第六电阻;
所述第二电容的一端与所述第三反相器输出端连接,所述第二电容的另一端与所述第六电阻的一端、所述第十二PMOS管的栅极连接,所述第六电阻的另一端接地。
较佳地,所述第一电平转换单元包括第九PMOS管、第十PMOS管、第十一NMOS管;
所述第一反相器的输出端分别与所述第九PMOS管的栅极、第十一NMOS管的栅极连接,所述第九PMOS管的源极与电源连接,所述第九PMOS管的漏极与所述第十PMOS管的漏极连接,所述第十一NMOS管的漏极分别与所述第十PMOS管的栅极和源极、所述第六PMOS管的栅极连接,所述第十一NMOS管的源极接地。
较佳地,所述第二电平转换单元包括第十五PMOS管、第十六PMOS管和第十六NMOS管;
所述检测电路的第二输出端分别与所述第十五PMOS管的栅极、第十六NMOS管的栅极连接,所述第十五PMOS管的源极与电源连接,所述第十五PMOS管的漏极分别与所述第十六PMOS管的漏极、所述第十二NMOS管的栅极连接,所述第十六NMOS管的漏极分别与所述十六PMOS管的栅极和源极连接,所述第十六NMOS管的源极接地。
本发明还提供一种RS485发送驱动器,所述RS485驱动模块包括驱动电路和如上所述的RS485保护组件;
所述RS485保护组件与所述驱动电路的输入端连接,所述驱动电路的输出端与所述RS485总线连接;
所述驱动电路用于在接收到所述RS485保护组件发出的所述第一电压信号或所述第二电压信号时关断。
较佳地,所述驱动电路包括P通路和N通路;
所述P通路包括第十七PMOS管、第十八PMOS管、第十九PMOS管和第二十PMOS管;
所述N通路包括第十七NMOS管、第十八NMOS管、第十九NMOS管和第二十NMOS管;
所述第十七PMOS管的漏极与电源连接,所述第十七PMOS管的栅极与所述第十八PMOS管的漏极连接,所述第十七PMOS管的源极分别与所述第十八PMOS管的源极、所述第十九PMOS管的源极和所述第二十PMOS管的源极连接,所述第十九PMOS管的栅极与所述第二十PMOS管的漏极连接;
所述第十八PMOS管的栅极和所述第二十PMOS管的栅极与所述RS485保护组件连接,所述第十九PMOS管的栅极还与RS485芯片的数据端连接,所述第十九PMOS管的源极还与所述RS485总线连接,第十七PMOS管的栅极还与所述RS485保护组件连接;
所述第十九NMOS管的漏极接地,所述第十九NMOS管的栅极与所述第二十NMOS管的漏极连接,所述第十九NMOS管的源极分别与所述第二十NMOS管的源极、所述第十七NMOS管的源极和所述第十八NMOS管的源极连接,所述第十七NMOS管的栅极与所述第十八NMOS管的漏极连接;
所述第二十NMOS管的栅极和所述第十八NMOS管的栅极与所述RS485保护组件连接,所述第十七NMOS管的栅极还与RS485芯片的数据端连接,所述第十七NMOS管的源极还与所述RS485总线连接,第十九NMOS管的栅极还与所述RS485保护组件连接。
本发明还提供一种RS485收发器,所述RS485收发器包括:
如上所述的RS485发送驱动器;以及,
RS485接送器。
本发明的积极进步效果在于:通过设置检测电路和保护信号产生电路,其中,通过检测电路检测RS485电压,并在高于预设第一电压时输出第一电压信号,低于预设第二电压时输出第二电压信号,使得保护信号产生电路能够根据所述第一电压信号或所述第二电压信号输出保护信号,以使所述A/B脚驱动电路在接收到所述保护信号后关断,从而有效保护了A/B脚驱动电路,使得采用低压栅工艺的A/B脚驱动电路也能够承受高压。
附图说明
图1为本发明实施例1的RS485保护组件的示意框图。
图2为本发明实施例1的RS485保护组件的检测电路的示意框图。
图3为本发明实施例1的RS485保护组件的保护信号产生电路的示意框图。
图4为本发明实施例1的RS485保护组件的检测电路的电路连接图。
图5为本发明实施例1的一种RS485保护组件的第一保护信号产生子电路的电路连接图。
图6为本发明实施例1的RS485保护组件的第二保护信号产生子电路的电路连接图。
图7为本发明实施例2的RS485发送驱动器的示意框图。
图8为本发明实施例2的RS485发送驱动器的驱动电路的电路连接图。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种RS485保护组件,用于保护RS485芯片的A/B脚驱动电路,RS485芯片包括A引脚和B引脚,A引脚和B引脚用于连接RS485总线,如图1所示,本实施例的RS485保护组件包括检测电路1和保护信号产生电路2。检测电路1的一端用于连接RS485总线(即A/B线),检测电路1的另一端与保护信号产生电路2的一端连接,保护信号产生电路2的另一端用于连接A/B脚驱动电路。
在本实施例中,检测电路1用于检测RS485总线的电压,并在RS485总线的电压高于预设第一电压时输出第一电压信号,在RS485总线的电压低于预设第二电压时输出第二电压信号;保护信号产生电路2,用于接收第一电压信号或第二电压信号,并根据第一电压信号或第二电压信号输出保护信号,以使A/B脚驱动电路在接收到保护信号后关断。
在一种可选地实施方式中,参见图2,检测电路1包括第一比较电压生成子电路101、第一基准电压生成子电路102和第一比较子电路103。
具体地,第一比较电压生成子电路101的输入端与RS485总线连接,第一比较电压生成子电路101的输出端与第一比较子电路103的正输入端连接,第一基准电压子电路102的输入端与电源连接,第一基准电压子电路102的输出端与第一比较子电路103的负输入端连接。
第一比较电压生成子电路101用于在RS485总线的电压高于预设第一电压时输出第一比较电压,第一基准电压生成子电路102用于输出第一基准电压,第一比较子电路103用于比较第一比较电压和第一基准电压的大小,并在第一比较电压大于第一基准电压时输出第一电压信号。其中,第一电压信号默认为低电平,而当RS485总线的电压高于预设第一电压时,检测电路1输出的第一电压信号为高电平信号。当然,并不以此限定第一电压的状态,其他电平状态亦可。
在一种可选地实施方式中,检测电路1还包括第二比较电压生成子电路104、第二基准电压生成子电路105和第二比较子电路106。
具体地,第二比较电压生成子电路104的输入端与RS485总线连接,第二比较电压生成子电路104的输出端与第二比较子电路106的负输入端连接,第二基准电压生成子电路105的输入端与电源连接,第二基准电压生成子电路105的输出端与第二比较子电路106的正输入端连接。
第二比较电压生成子电路104用于在RS485总线的电压低于预设第二电压时输出第二比较电压,第二基准电压生成子电路105用于输出第二基准电压,第二比较子电路106用于比较第二比较电压和第二基准电压的大小,并在第二比较电压小于第二基准电压时输出第二电压信号。其中,第二电压信号默认为低电平,而当RS485总线的电压小于预设第二压时,检测电路1输出的第一电压信号为高电平信号。当然,并不以此限定第一电压的状态,其他电平状态亦可。
在一种可选地实施方式中,参见图3,保护信号产生电路2包括第一保护信号产生子电路201和第二保护信号产生子电路202。
具体地,第一保护信号产生子电路201的输入端和第二保护信号产生子电路202的输入端分别与检测电路1的另一端连接,第一保护信号产生子电路201的输出端和第二保护信号产生子电路202的输出端分别与A/B脚驱动电路连接并输出保护信号。其中,保护信号包括第一保护信号PD_SD和第二保护信号ND_SD,在第一电压信号为低电平时,第一保护信号产生子电路201输出的第一保护信号PD_SD为高电平,在第一电压信号为高电平时,第一保护信号产生子电路201输出的第一保护信号ND_SD为低电平;在第二电压信号为低电平时,第二保护信号产生子电路202输出的第一保护信号ND_SD为低电平,在第二电压信号为高电平时,第二保护信号产生子电路202输出的第二保护信号ND_SD为高电平。
其中,第一保护信号产生子电路201包括第一电平转换单元2011,第一电平转换单元2011用于检测第一电压信号的电平状态,在第一电压信号为低电平时输出低电平信号,在第一电压信号为高电平时输出高电平信号;第二保护信号产生子电路202包括第二电平转换单元2021,第二电平转换单元2021用于检测第二电压信号的电平状态,在第二电压信号为低电平时输出高电平信号,在第二电压信号为高电平时输出低电平信号。
在本实施例中,为了方便说明,下面将预设第一电压设置为5.5V,将预设第二电压设置为-1V,当然,并不以此说明预设第一电压和预设第二电压局限于此,如在另一例子中,将预设第一电压设置为6V,将预设第二电压设置为-2V。而0~5V或是0~3.3V都是A/B脚驱动电路的正常工作范围,其他电压范围亦可,对此不作限定。
其中,A/B脚驱动电路包括的端口电压只要在0~5V范围内,则A/B脚驱动电路内的GP_T节点为低电平,GN_L节点为高电平。
下面对检测电路1的电路连接做具体说明:
如图4所示,第一比较电压生成子电路201包括第一PMOS管M10、第二PMOS管M9、第六NMOS管M14、第一电阻R2和第一电流源I1,第一基准电压生成子电路102包括第三PMOS管M12、第四PMOS管M11和第二电流源I2,第一比较子电路103包括第一比较器302。
其中,第一电流源I1的一端分别与第一PMOS管M10的漏极和栅极、第二PMOS管M9的栅极、第六NMOS管M14的漏极连接,第一PMOS管M10的源极与第二PMOS管M9的源极连接,第二PMOS管M9的漏极通过第一电阻R2与RS485总线连接,第六NMOS管M14的源极与第一比较器302的正输入端连接,第二电流源I2的一端分别与第三PMOS管M12的漏极和栅极、第四PMOS管M11的栅极、第一比较器302的负输入端连接,第三PMOS管M12的源极与第四PMOS管M11的源极连接,第四PMOS管M11的漏极和第六NMOS管M14的栅极与电源连接,第一电流源I1的另一端和第二电流源I2的另一端接地,第一比较器302的输出端输出第一电压信号。
第二比较电压生成子电路104包括第一NMOS管M5、第二NMOS管M6、第五NMOS管M13、第二电阻R1和第三电流源I3,第二基准电压生成子电路105包括第三NMOS管M7、第四NMOS管M8和第四电流源I4,第二比较子电路106包括第二比较器301。
其中,第三电流源I3的一端分别与第一NMOS管M5的漏极和栅极、第二NMOS管M6的栅极、第五NMOS管M13的漏极连接,第一NMOS管M5的源极与第二NMOS管M6的源极连接,第二NMOS管M6的漏极通过第二电阻R1与RS485总线连接,第五NMOS管M13的源极连接第二比较器301的负输入端,第三电流源I3的一端分别与第三NMOS管M7的漏极和栅极、第四NMOS管M8的栅极、第二比较器301的正输入端连接,第三NMOS管M7的源极与第四NMOS管M8的源极连接,第四NMOS管M8的漏极和第五NMOS管M13的栅极接地,第三电流源I3的另一端和第四电流源I4的另一端分别与电源连接,第二比较器301的输出端输出第二电压信号。
下面结合图4,介绍检测电路1的三种工作情况:
(1)当RS485芯片的A/B脚的电压在0~5V范围内时,节点F的电压高于节点E的电压,从而第二比较器301输出低电平;第一NMOS管M5、第二NMOS管M6、第三NMOS管M7、第四NMOS管M8为镜像尺寸关系,第一NMOS管M5、第二NMOS管M6为背靠背二极管接法,从而当A/B脚为高电压时,第二比较电压生成子电路不会导通,第五NMOS管M13的栅极接地,以对节点F进行电压钳位。
(2)当RS485芯片的A/B脚的电压低于预设第二电压时,节点F的电压低于节点E的电压,从而第二比较器301输出第二电压信号BELOW_0V变为高电平。
(3)当RS485芯片的A/B脚的电压高于预设第一电压时,节点G的电压高于节点H的电压,从而第一比较器302输出第一电压信号OVER_5V变为高电平。
下面对保护信号产生电路2中的第一保护信号产生子电路201的电路连接做具体说明:
如图5所示,第一保护信号产生子电路201还包括第五PMOS管M19、第六PMOS管M20、第七PMOS管M21、第八PMOS管M22、第七NMOS管M18、第八NMOS管M27、第九NMOS管M28、第十NMOS管M29、第三电阻R4、第一反相器401、第二反相器402和第五电流源I5。
其中,检测电路1的另一端分别与第五PMOS管M19的栅极、第一反向器的输入端、第七NMOS管M18的栅极、第二反相器402的输入端连接,第一反向器的输出端与第一电平转换单元2011的输入端连接,第一电平转换单元2011的输出端与第六PMOS管M20的栅极连接,第五PMOS管M19的源极与电源连接,第五PMOS管M19的漏极与第六PMOS管M20的漏极连接,第六PMOS管M20的源极分别与第七NMOS管M18的漏极、第三电阻R4的一端、第八PMOS管M22的漏极、第九NMOS管M28的漏极连接,第七NMOS管M18的源极和第三电阻R4的另一端接地。
第七PMOS管M21的漏极与RS485总线连接,第七PMOS管M21的源极与第八PMOS管M22的源极连接,第七PMOS管M21的栅极与第八PMOS管M22的栅极和漏极连接,第八PMOS管M22的源极向A/B脚驱动电路输出第一保护信号以使A/B脚驱动电路关断。
第五电流源I5的一端分别与第八NMOS管M27的漏极和栅极、第九NMOS管M28的栅极、第十NMOS管M29的漏极连接,第二反相器402的输出端与第十NMOS管M29的栅极连接,第八NMOS管M27的源极、第九NMOS管M28的源极和第十NMOS管M29的源极接地,第五电流源I5的另一端与电源连接。
可选地,第一电平转换单元2011包括第九PMOS管M15、第十PMOS管M16、第十一NMOS管M17。
第一反相器401的输出端分别与第九PMOS管M15的栅极、第十一NMOS管M17的栅极连接,第九PMOS管M15的源极与电源连接,第九PMOS管M15的漏极与第十PMOS管M16的漏极连接,第十一NMOS管M17的漏极分别与第十PMOS管M16的栅极和源极、第六PMOS管M20的栅极连接,第十一NMOS管M17的源极接地。其中,第十一NMOS管M17的漏极和第十PMOS管M16的源极形成节点GP_T。
在一种优选的实施方式中,为了使得第一保护信号产生子电路201能够在A/B脚看到高压时,即可做出快速响应,设置一个快速下拉通路,即第一保护信号产生子电路201还包括第一电容C1和第四电阻R3。具体地,第一电容C1的一端与检测电路1的第一输出端连接,第一电容C1的另一端与第四电阻R3的一端、第七NMOS管M18的栅极连接,第四电阻R3的另一端接地。
下面结合图5,介绍第一保护信号产生子电路201的三种工作情况:
(1)当RS485芯片的A/B脚的电压为负电压时(小于0V),第七PMOS管M21和第八PMOS管M22组成的电路不会导通,并且第七PMOS管M21和第八PMOS管M22的衬底寄生二极管为背靠背接法,没有通路出现,同时栅极为二极管接法,保证第七PMOS管M21和第八PMOS管M22不会被高压信号损伤,最终可以将A/B脚与第一保护信号产生子电路201隔断。
(2)当RS485芯片的A/B脚的电压低于检测电路1中的预设第一电压时,第一电压信号OVER_5V为低电平逻辑,从而节点GP_T也为低电平,那么第五PMOS管M19和第六PMOS管M20导通,此时节点I为低电平,第七NMOS管M18关断;当第三电阻R4设置为较大阻值电阻,从而节点O输出的第一保护信号PD_SD被拉高到VDD,此时,A/B脚驱动电路中的部分PMOS管断开,而用以输出的PMOS管则可以正常工作。
(3)当RS485芯片的A/B脚的电压高于检测电路1中的预设第一电压时,第一电压信号信号OVER_5V翻转为高电平逻辑,从而节点GP_T也翻转为高电平,那么第五PMOS管M19和第六PMOS管M20断开,第十NMOS管M29断开,从而第八NMOS管MM27和第九NMOS管M28组成的电流源正常工作,与第七PMOS管M21和第八PMOS管M22共同设定了第一保护信号PD_SD,在A/B脚的基础上降低一个电压值,保证用以输出的PMOS管导通的同时,还保证其栅极电压VGS在安全范围内。
下面对保护信号产生电路2中的第二保护信号产生子电路202的电路连接做具体说明:
如图6所示,第二保护信号产生子电路202还包括第十二NMOS管M37、第十三NMOS管M38、第十四NMOS管M39、第十五NMOS管M40、第十一PMOS管M30、第十二PMOS管M33、第十三PMOS管M31、第十四PMOS管M32、第五电阻R6、第三反相器501、第四反相器502、第六电流源I6。
其中,检测电路1的另一端分别与第十一PMOS管M30的栅极、第三反相器501的输入端连接、第二电平转换单元2021的输入端、第四反相器502的输入端连接,第四反相器502的输出端与第十三NMOS管M38的栅极连接,第十三NMOS管M38的源极接地,第十三NMOS管M38的漏极与第十二NMOS管M37的漏极连接,第十二NMOS管M37的栅极与第二电平转换单元2021的输出端连接,第十二NMOS管M37的源极分别与第十二PMOS管M33的漏极、第五电阻R6的一端、第十四PMOS管M32的漏极、第十四NMOS管M39的漏极连接,第十二PMOS管M33的栅极与第三反相器501的输出端连接,第十二PMOS管M33的源极和第五电阻R6的另一端与电源连接。
第十五NMOS管M40的漏极与RS485总线连接,第十五NMOS管M40的源极与第十四NMOS管M39的源极连接,第十五NMOS管M40的栅极与第十四NMOS管M39的栅极和漏极连接,第十四NMOS管M39的漏极向A/B脚驱动电路输出第二保护信号以使A/B脚驱动电路关断。
第六电流源I6的一端分别与第十三PMOS管M31的漏极和栅极、第十四PMOS管M32的栅极、十一PMOS管的漏极连接,第十一PMOS管M30的源极、第十三PMOS管M31的源极和第十四PMOS管M32的源极与电源连接,第六电流源I6的另一端接地。
可选地,第二电平转换单元2021包括第十五PMOS管M34、第十六PMOS管M35和第十六NMOS管M36。
检测电路1的第二输出端分别与第十五PMOS管M34的栅极、第十六NMOS管M36的栅极连接,第十五PMOS管M34的源极与电源连接,第十五PMOS管M34的漏极分别与第十六PMOS管M35的漏极、第十二NMOS管M37的栅极连接,第十六NMOS管M36的漏极分别与十六PMOS管的栅极和源极连接,第十六NMOS管M36的源极接地。其中,第十五PMOS管M34的漏极和第十六PMOS管M35的漏极形成节点GN_L。
在一种优选的实施方式中,为了使得第二保护信号产生子电路202能够在A/B脚看到高压时,即可做出快速响应,设置一个快速上拉通路,即第二保护信号产生子电路202还包括第二电容C2和第六电阻R5。具体地,第二电容C2的一端与第三反相器501输出端连接,第二电容C2的另一端与第六电阻R5的一端、第十二PMOS管M33的栅极连接,第六电阻R5的另一端接地。
下面结合图6,介绍第二保护信号产生子电路202的三种工作情况:
(1)当RS485芯片的A/B脚的电压为正电压时(大于0V),第十四NMOS管M39和第十五NMOS管M40组成的电路不会导通,并且第十四NMOS管M39和第十五NMOS管M40的衬底寄生二极管为背靠背接法,没有通路出现,同时栅极为二极管接法,保证第十四NMOS管M39和第十五NMOS管M40不会被高压信号损伤,最终可以将A/B脚与第二保护信号产生子电路202隔断。
(2)当RS485芯片的A/B脚的电压高于检测电路1中的预设第二电压时,第二电压信号BELOW_0V为低电平逻辑,从而节点GN_L也为高电平,那么第十二NMOS管M37和第十三NMOS管M38导通,此时节点J为高电平,第十二PMOS管M33关断;当第五电阻R6设置为较大阻值电阻,从而节点P输出的第二保护信号ND_SD被拉低到GND,此时,A/B脚驱动电路中的部分NMOS管断开,而用以输出的NMOS管则可以正常工作。
(3)当RS485芯片的A/B脚的电压低于检测电路1中的预设第二电压时,第二电压信号BELOW_0V翻转为高电平逻辑,从而节点GN_L也翻转为低电平,那么第十二NMOS管M37和第十三NMOS管M38断开,第十一PMOS管M30也断开,从而第十三PMOS管M31和第十四PMOS管M32组成的电流源正常工作,与第十四NMOS管M39和第十五NMOS管M40共同设定了第二保护信号ND_SD,在A/B脚的基础上增加一个电压值,保证用以输出的NMOS管则可以正常工作,还保证其栅极电压VGS在安全范围内。
本实施例通过设置检测电路和保护信号产生电路,其中,通过检测电路检测RS485电压,并在高于预设第一电压时输出第一电压信号,低于预设第二电压时输出第二电压信号,使得保护信号产生电路能够根据所述第一电压信号或所述第二电压信号输出保护信号,以使所述A/B脚驱动电路在接收到所述保护信号后关断,从而有效保护了A/B脚驱动电路,使得采用低压栅工艺的A/B脚驱动电路也能够承受高压。
实施例2
本实施例提供一种RS485发送驱动器,如图7所示,RS485驱动模块包括驱动电路3和实施例1的RS485保护组件4。
RS485保护组件4与驱动电路3的输入端连接,驱动电路3的输出端与RS485总线连接,驱动电路用于在接收到RS485保护组件发出的保护信号时关断。
在本实施例中,如图8所示,驱动电路3包括P通路和N通路,P通路包括第十七PMOS管M1、第十八PMOS管M23、第十九PMOS管M2和第二十PMOS管M24;N通路包括第十七NMOS管M3、第十八NMOS管M25、第十九NMOS管M4和第二十NMOS管M26。
第十七PMOS管M1的漏极与电源连接,第十七PMOS管M1的栅极与第十八PMOS管M23的漏极连接,第十七PMOS管M1的源极分别与第十八PMOS管M23的源极、第十九PMOS管M2的源极和第二十PMOS管M24的源极连接,第十九PMOS管M2的栅极与第二十PMOS管M24的漏极连接。第十八PMOS管M23的栅极和第二十PMOS管M24的栅极与RS485保护组件连接,第十九PMOS管M2的栅极还与RS485芯片的数据端连接,第十九PMOS管M2的源极还与RS485总线连接,第十七PMOS管M1的栅极还与RS485保护组件4连接。
第十九NMOS管M4的漏极接地,第十九NMOS管M4的栅极与第二十NMOS管M26的漏极连接,第十九NMOS管M4的源极分别与第二十NMOS管M26的源极、第十七NMOS管M3的源极和第十八NMOS管M25的源极连接,第十七NMOS管M3的栅极与第十八NMOS管M25的漏极连接。第二十NMOS管M26的栅极和第十八NMOS管M25的栅极与RS485保护组件连接,第十七NMOS管M3的栅极还与RS485芯片的数据端连接,第十七NMOS管M3的源极还与RS485总线连接,第十九NMOS管M4的栅极还与RS485保护组件4连接。
具体地,P通路中的第十七PMOS管M1的栅极与节点GP_T连接,第十九PMOS管M2的栅极与RS485芯片的数据端GP_M连接,第十八PMOS管M23的栅极、第二十PMOS管M24的栅极与节点O连接;N通路中第十九NMOS管M4的栅极节点GN_L连接,第十七NMOS管M3的栅极与RS485芯片的数据端GN_M连接,第十八NMOS管M25的栅极、第二十NMOS管M26的栅极与节点P连接。
需要说明的是,只要A/B脚电压在0~5V范围内,则节点GP_T为低电平,节点GN_L为高电平,第十七PMOS管M1、第十九NMOS管M4保持导通状态;RS485芯片的数据传递到数据端GP_M/GN_M,分别控制功率输出管第十九PMOS管M2和第十七NMOS管M3,从而驱动A/B端口的逻辑翻转;P管通路(第十七PMOS管M1、第十九PMOS管M2)和N管通路(第十七NMOS管M3、第十九NMOS管M4)的BULK寄生二极管都接成背靠背的形式,以防止在关断状态时,A/B引脚看到高压时承压,其中,A/B端口看到的内部所有器件和电流通路都要承受较宽的正负电压范围。
下面结合图4、图5、图6和图8,介绍本实施例的RS485发送驱动器的控制逻辑:
RS485保护组件中的检测电路检测RS485总线的电压(RS485芯片的A/B脚所承受电压);
(1)当RS485总线电压大于预设第一电压时,第一电压信号OVER_5V逻辑翻高,然后通过第一保护信号产生子电路产生第一保护信号PD_SD;此时,节点GP_T置为高电平,并且第一保护信号PD_SD拉低,从而第十七PMOS管M1关断,第一保护信号PD_SD控制的第十八PMOS管M23和第二十PMOS管M24导通,第十九PMOS管M2的VGS=0保持关断状态,从而保证了第十七PMOS管M1和第十九PMOS管M2的VGS处于安全范围。另外,还可以通过第一保护信号产生子电路保证第十八PMOS管M23和第二十PMOS管M24的VGS也处于正常范围。
(2)当RS485总线电压低于预设第二电压时,第二电压信号BELOW_0V逻辑翻高,然后通过第二保护信号产生子电路产生第二保护信号ND_SD;此时,节点GN_L置为低电平,并且第二保护信号ND_SD拉高,从而第十九NMOS管M4关断,第二保护信号ND_SD控制的NMOS管第十八NMOS管M25和第二十NMOS管M26导通,第十七NMOS管M3的VGS=0保持关断状态,从而保证了第十七NMOS管M3和第十九NMOS管M4的VGS安全范围。另外,还可以通过第一保护信号产生子电路保证第十八NMOS管M25和第二十NMOS管M26的VGS也处于正常范围。
本实施例的RS485发送驱动器包括实施例1的保护组件,因此具体实施例1的效果,在此不做赘述。
实施例3
本实施例提供一种RS485收发器,本实施例的RS485收发器包括实施例2的RS485发送驱动器以及RS485接送器。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (13)
1.一种RS485保护组件,其特征在于,用于保护RS485芯片的A/B脚驱动电路,所述RS485保护组件包括检测电路和保护信号产生电路;所述RS485芯片包括A引脚和B引脚,所述A引脚和B引脚用于连接RS485总线;
所述检测电路的一端用于连接所述RS485总线,所述检测电路的另一端与所述保护信号产生电路的一端连接,所述保护信号产生电路的另一端用于连接所述A/B脚驱动电路;
所述检测电路用于检测所述RS485总线的电压,并在所述RS485总线的电压高于预设第一电压时输出第一电压信号,在所述RS485总线的电压低于预设第二电压时输出第二电压信号;
所述保护信号产生电路,用于接收所述第一电压信号或所述第二电压信号,并根据所述第一电压信号或所述第二电压信号输出保护信号,以使所述A/B脚驱动电路在接收到所述保护信号后关断。
2.如权利要求1所述的RS485保护组件,其特征在于,
所述检测电路包括第一比较电压生成子电路、第一基准电压生成子电路和第一比较子电路;
所述第一比较电压生成子电路的输入端与所述RS485总线连接,所述第一比较电压生成子电路的输出端与所述第一比较子电路的正输入端连接,所述第一基准电压子电路的输入端与电源连接,所述第一基准电压子电路的输出端与第一比较子电路的负输入端连接;
所述第一比较电压生成子电路用于在所述RS485总线的电压高于所述预设第一电压时输出第一比较电压;
所述第一基准电压生成子电路用于输出第一基准电压;
所述第一比较子电路用于比较所述第一比较电压和所述第一基准电压的大小,并在所述第一比较电压大于所述第一基准电压时输出所述第一电压信号;
所述检测电路还包括第二比较电压生成子电路、第二基准电压生成子电路和第二比较子电路;
所述第二比较电压生成子电路的输入端与所述RS485总线连接,所述第二比较电压生成子电路的输出端与所述第二比较子电路的负输入端连接,所述第二基准电压生成子电路的输入端与电源连接,输出端与所述第二比较子电路的正输入端连接;
所述第二比较电压生成子电路用于在所述RS485总线的电压低于所述预设第二电压时输出第二比较电压;
所述第二基准电压生成子电路用于输出第二基准电压;
所述第二比较子电路用于比较所述第二比较电压和所述第二基准电压的大小,并在所述第二比较电压小于所述第二基准电压时输出所述第二电压信号。
3.如权利要求2所述的RS485保护组件,其特征在于,
所述第一比较电压生成子电路包括第一PMOS管、第二PMOS管、第六NMOS管、第一电阻和第一电流源;
所述第一基准电压生成子电路包括第三PMOS管、第四PMOS管和第二电流源;
所述第一比较子电路包括第一比较器;
所述第一电流源的一端分别与所述第一PMOS管的漏极和栅极、所述第二PMOS管的栅极、所述第六NMOS管的漏极连接,所述第一PMOS管的源极与所述第二PMOS管的源极连接,所述第二PMOS管的漏极通过所述第一电阻与所述RS485总线连接,所述第六NMOS管的源极与所述第一比较器的正输入端连接,所述第二电流源的一端分别与所述第三PMOS管的漏极和栅极、所述第四PMOS管的栅极、所述第一比较器的负输入端连接,所述第三PMOS管的源极与所述第四PMOS管的源极连接,所述第四PMOS管的漏极和所述第六NMOS管的栅极与电源连接,所述第一电流源的另一端和所述第二电流源的另一端接地,所述第一比较器的输出端输出第一电压信号;
所述第二比较电压生成子电路包括第一NMOS管、第二NMOS管、第五NMOS管、第二电阻和第三电流源;
所述第二基准电压生成子电路包括第三NMOS管、第四NMOS管和第四电流源;所述第二比较子电路包括第二比较器;
所述第三电流源的一端分别与所述第一NMOS管的漏极和栅极、所述第二NMOS管的栅极、所述第五NMOS管的漏极连接,所述第一NMOS管的源极与所述第二NMOS管的源极连接,所述第二NMOS管的漏极通过所述第二电阻与所述RS485总线连接,所述第五NMOS管的源极连接所述第二比较器的负输入端,所述第三电流源的一端分别与所述第三NMOS管的漏极和栅极、所述第四NMOS管的栅极、所述第二比较器的正输入端连接,所述第三NMOS管的源极与所述第四NMOS管的源极连接,所述第四NMOS管的漏极和所述第五NMOS管的栅极接地,所述第三电流源的另一端和所述第四电流源的另一端分别与电源连接,所述第二比较器的输出端输出第二电压信号。
4.如权利要求1所述的RS485保护组件,其特征在于,
所述保护信号产生电路包括第一保护信号产生子电路和第二保护信号产生子电路;
所述第一保护信号产生子电路的输入端和所述第二保护信号产生子电路的输入端分别与所述检测电路的另一端连接,所述第一保护信号产生子电路的输出端和所述第二保护信号产生子电路的输出端分别与所述A/B脚驱动电路连接;
其中,所述第一保护信号产生子电路包括第一电平转换单元,所述第一电平转换单元用于检测所述第一电压信号的电平状态,在所述第一电压信号为低电平时输出低电平信号,在所述第一电压信号为高电平时输出高电平信号;
所述第二保护信号产生子电路包括第二电平转换单元,所述第二电平转换单元用于检测所述第二电压信号的电平状态,在所述第二电压信号为低电平时输出高电平信号,在所述第二电压信号为高电平时输出低电平信号。
5.如权利要求4所述的RS485保护组件,其特征在于,
所述第一保护信号产生子电路还包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第三电阻、第一反相器、第二反相器和第五电流源;
所述检测电路的另一端分别与所述第五PMOS管的栅极、所述第一反向器的输入端、所述第七NMOS管的栅极、所述第二反相器的输入端连接,所述第一反向器的输出端与所述第一电平转换单元的输入端连接,所述第一电平转换单元的输出端与所述第六PMOS管的栅极连接,所述第五PMOS管的源极与电源连接,所述第五PMOS管的漏极与所述第六PMOS管的漏极连接,所述第六PMOS管的源极分别与所述第七NMOS管的漏极、所述第三电阻的一端、所述第八PMOS管的漏极、所述第九NMOS管的漏极连接,所述第七NMOS管的源极和所述第三电阻的另一端接地;
所述第七PMOS管的漏极与所述RS485总线连接,所述第七PMOS管的源极与所述第八PMOS管的源极连接,所述第七PMOS管的栅极与所述第八PMOS管的栅极和漏极连接,所述第八PMOS管的源极向所述A/B脚驱动电路输出所述第一保护信号以使所述A/B脚驱动电路关断;
所述第五电流源的一端分别与所述第八NMOS管的漏极和栅极、所述第九NMOS管的栅极、所述第十NMOS管的漏极连接,所述第二反相器的输出端与所述第十NMOS管的栅极连接,所述第八NMOS管的源极、第九NMOS管的源极和所述第十NMOS管的源极接地,所述第五电流源的另一端与电源连接。
6.如权利要求5所述的RS485保护组件,其特征在于,
所述第一保护信号产生子电路还包括第一电容和第四电阻;
所述第一电容的一端与所述检测电路的第一输出端连接,所述第一电容的另一端与所述第四电阻的一端、所述第七NMOS管的栅极连接,所述第四电阻的另一端接地。
7.如权利要求4所述的RS485保护组件,其特征在于,
所述第二保护信号产生子电路还包括第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第五电阻、第三反相器、第四反相器、第六电流源;
所述检测电路的另一端分别与所述第十一PMOS管的栅极、所述第三反相器的输入端连接、所述第二电平转换单元的输入端、所述第四反相器的输入端连接,所述第四反相器的输出端与所述第十三NMOS管的栅极连接,所述第十三NMOS管的源极接地,所述第十三NMOS管的漏极与所述第十二NMOS管的漏极连接,所述第十二NMOS管的栅极与所述第二电平转换单元的输出端连接,所述第十二NMOS管的源极分别与所述第十二PMOS管的漏极、所述第五电阻的一端、所述第十四PMOS管的漏极、所述第十四NMOS管的漏极连接,所述第十二PMOS管的栅极与所述第三反相器的输出端连接,所述第十二PMOS管的源极和所述第五电阻的另一端与电源连接;
所述第十五NMOS管的漏极与所述RS485总线连接,所述第十五NMOS管的源极与所述第十四NMOS管的源极连接,所述第十五NMOS管的栅极与所述第十四NMOS管的栅极和漏极连接,所述第十四NMOS管的漏极向所述A/B脚驱动电路输出所述第二保护信号以使所述A/B脚驱动电路关断;
所述第六电流源的一端分别与所述第十三PMOS管的漏极和栅极、所述第十四PMOS管的栅极、所述十一PMOS管的漏极连接,所述第十一PMOS管的源极、第十三PMOS管的源极和第十四PMOS管的源极与电源连接,所述第六电流源的另一端接地。
8.如权利要求7所述的RS485保护组件,其特征在于,
所述第二保护信号产生子电路还包括第二电容和第六电阻;
所述第二电容的一端与所述第三反相器输出端连接,所述第二电容的另一端与所述第六电阻的一端、所述第十二PMOS管的栅极连接,所述第六电阻的另一端接地。
9.如权利要求5所述的RS485保护组件,其特征在于,
所述第一电平转换单元包括第九PMOS管、第十PMOS管、第十一NMOS管;
所述第一反相器的输出端分别与所述第九PMOS管的栅极、第十一NMOS管的栅极连接,所述第九PMOS管的源极与电源连接,所述第九PMOS管的漏极与所述第十PMOS管的漏极连接,所述第十一NMOS管的漏极分别与所述第十PMOS管的栅极和源极、所述第六PMOS管的栅极连接,所述第十一NMOS管的源极接地。
10.如权利要求7所述的RS485保护组件,其特征在于,
所述第二电平转换单元包括第十五PMOS管、第十六PMOS管和第十六NMOS管;
所述检测电路的第二输出端分别与所述第十五PMOS管的栅极、第十六NMOS管的栅极连接,所述第十五PMOS管的源极与电源连接,所述第十五PMOS管的漏极分别与所述第十六PMOS管的漏极、所述第十二NMOS管的栅极连接,所述第十六NMOS管的漏极分别与所述十六PMOS管的栅极和源极连接,所述第十六NMOS管的源极接地。
11.一种RS485发送驱动器,其特征在于,所述RS485驱动模块包括驱动电路和如权利要求1-10任一项所述的RS485保护组件;
所述RS485保护组件与所述驱动电路的输入端连接,所述驱动电路的输出端与所述RS485总线连接;
所述驱动电路用于在接收到所述RS485保护组件发出的所述第一电压信号或所述第二电压信号时关断。
12.如权利要求11所述的RS485发送驱动器,其特征在于,所述驱动电路包括P通路和N通路;
所述P通路包括第十七PMOS管、第十八PMOS管、第十九PMOS管和第二十PMOS管;
所述N通路包括第十七NMOS管、第十八NMOS管、第十九NMOS管和第二十NMOS管;
所述第十七PMOS管的漏极与电源连接,所述第十七PMOS管的栅极与所述第十八PMOS管的漏极连接,所述第十七PMOS管的源极分别与所述第十八PMOS管的源极、所述第十九PMOS管的源极和所述第二十PMOS管的源极连接,所述第十九PMOS管的栅极与所述第二十PMOS管的漏极连接;
所述第十八PMOS管的栅极和所述第二十PMOS管的栅极与所述RS485保护组件连接,所述第十九PMOS管的栅极还与RS485芯片的数据端连接,所述第十九PMOS管的源极还与所述RS485总线连接,第十七PMOS管的栅极还与所述RS485保护组件连接;
所述第十九NMOS管的漏极接地,所述第十九NMOS管的栅极与所述第二十NMOS管的漏极连接,所述第十九NMOS管的源极分别与所述第二十NMOS管的源极、所述第十七NMOS管的源极和所述第十八NMOS管的源极连接,所述第十七NMOS管的栅极与所述第十八NMOS管的漏极连接;
所述第二十NMOS管的栅极和所述第十八NMOS管的栅极与所述RS485保护组件连接,所述第十七NMOS管的栅极还与RS485芯片的数据端连接,所述第十七NMOS管的源极还与所述RS485总线连接,第十九NMOS管的栅极还与所述RS485保护组件连接。
13.一种RS485收发器,其特征在于,所述RS485收发器包括:
如权利要求10-11中任一项所述的RS485发送驱动器;以及,
RS485接送器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111615582.0A CN114337202A (zh) | 2021-12-27 | 2021-12-27 | Rs485保护组件、发送驱动器及收发器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111615582.0A CN114337202A (zh) | 2021-12-27 | 2021-12-27 | Rs485保护组件、发送驱动器及收发器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114337202A true CN114337202A (zh) | 2022-04-12 |
Family
ID=81013758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111615582.0A Pending CN114337202A (zh) | 2021-12-27 | 2021-12-27 | Rs485保护组件、发送驱动器及收发器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114337202A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115833046A (zh) * | 2022-11-11 | 2023-03-21 | 天津智模科技有限公司 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
-
2021
- 2021-12-27 CN CN202111615582.0A patent/CN114337202A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115833046A (zh) * | 2022-11-11 | 2023-03-21 | 天津智模科技有限公司 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
CN115833046B (zh) * | 2022-11-11 | 2023-11-03 | 天津智模科技有限公司 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8416005B2 (en) | Multifunctional output drivers and multifunctional transmitters using the same | |
CN104716939A (zh) | 模拟开关与用于控制模拟开关的方法 | |
US20080158757A1 (en) | Short circuit and over-voltage protection for a data bus | |
US20150137881A1 (en) | High-Voltage-Tolerant Pull-Up Resistor Circuit | |
CN108123708B (zh) | 一种用于io电路的上拉电路 | |
US6946904B1 (en) | USB with over-voltage and short-circuit protection | |
CN114337202A (zh) | Rs485保护组件、发送驱动器及收发器 | |
US20240204780A1 (en) | Reset Signal Transmission Circuits, Chips, And Electronic Devices | |
US20060087340A1 (en) | Voltage tolerant protection circuit for input buffer | |
CN107872218B (zh) | 电流模式逻辑电路 | |
CN103269217B (zh) | 输出缓冲器 | |
US11290108B2 (en) | Negative voltage protection for bus interface devices | |
US6717456B2 (en) | Level conversion circuit | |
CN109687863B (zh) | Rs485芯片的驱动电路 | |
CN101083463A (zh) | 一种双向电平转换的装置及方法 | |
TWI429197B (zh) | 多模態的傳送輸出電路 | |
CN106374907B (zh) | 一种采用推挽式输出的电路 | |
CN104467799B (zh) | 输入输出电路装置 | |
CN210168022U (zh) | 多输入的开漏输出电路 | |
CN210390788U (zh) | 车辆故障时关断电路及其车辆 | |
CN207200682U (zh) | 双向接口电路 | |
US7002372B2 (en) | Moderate current 5V tolerant buffer using a 2.5 volt power supply | |
US11444615B2 (en) | Termination circuit | |
CN220830449U (zh) | 隔离电路以及电子控制器 | |
CN217721158U (zh) | 一种通用io接口电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |