CN110233614A - 一种防esd干扰的上电复位电路 - Google Patents

一种防esd干扰的上电复位电路 Download PDF

Info

Publication number
CN110233614A
CN110233614A CN201910428914.0A CN201910428914A CN110233614A CN 110233614 A CN110233614 A CN 110233614A CN 201910428914 A CN201910428914 A CN 201910428914A CN 110233614 A CN110233614 A CN 110233614A
Authority
CN
China
Prior art keywords
circuit
node
output node
input
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910428914.0A
Other languages
English (en)
Inventor
李亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha In Blx Ic Design Corp
Original Assignee
Changsha In Blx Ic Design Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha In Blx Ic Design Corp filed Critical Changsha In Blx Ic Design Corp
Priority to CN201910428914.0A priority Critical patent/CN110233614A/zh
Publication of CN110233614A publication Critical patent/CN110233614A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Electronic Switches (AREA)

Abstract

上电复位电路是集成电路的重要模块，用于在集成电路上电时提供复位信号，设置各寄存器和电路的初始工作状态，但传统的上电复位电路容易受到ESD事件的干扰，产生错误的复位信号；本发明提供一种防ESD干扰的上电复位电路，可以滤除由于ESD事件导致的窄复位脉冲，提高上电复位电路的可靠性。

Description

一种防ESD干扰的上电复位电路
技术领域
本发明属于集成电路设计领域。
背景技术
图1是一种典型的上电复位电路，利用RC延时产生复位使VC滞后于VDD电压，利用BUF X2的翻转阈值VT检测VC电压的变化，当VC电压低于翻转阈值VT，RST_POR输出低电平复位信号，当VC电压上升到翻转阈值VT则RST_POR输出高电平，上电复位结束；图2是典型上电复位电路在ESD事件时各结点的波形，正常工作时VDD电源电压值为VCC，当ESD事件发生时，VDD电压上升为VCC+VESD；BUF的翻转阈值VT一般为电源电压的一半，正常时VT=VCC/2，当ESD事件发生时，BUF的翻转阈值VT跟随VDD电压变化，上升到（VCC+VESD）/2；ESD事件发生的时间远小于上电复位电路的RC时间常数，因此可以认为VC电压在ESD时间发生过程中没有变化，VC=VCC；因此在ESD事件过程中如果BUF的翻转阈值VT大于VC电压，则上电复位电路将输出低电平复位信号，即满足VC<VT，VCC<（VCC+VESD）/2，VCC<VESD，时上电复位电路将输出低电平复位信号，这将导致芯片在ESD事件时误复位，降低芯片的稳定性。
发明内容
典型上电复位电路在ESD事件发生时容易导致误复位；本发明采用滤波电路可以滤除由于ESD事件导致的误复位信号，提高芯片的可靠性。
本发明基于以上思想，设计了一种电路，可以滤除由于ESD事件导致的误复位信号，主要的技术点有两个方面：
1．滤波电路功能不受ESD事件影响；
2．可以滤除由于ESD事件导致的误复位信号。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1 一种典型上电复位电路；
图2 典型上电复位电路ESD事件波形；
图3 本发明的一种防ESD干扰的上电复位电路；
图4 本发明的一种防ESD干扰的上电复位电路的ESD事件波形。
具体实施方式
以下结合附图，详细说明发明公开的一种防ESD干扰的上电复位电路的结构和工作过程。
如图3，一种电路结构其特征是可以滤除由于ESD事件导致的窄复位脉冲，提高上电复位电路的可靠性；具体电路：RC延时电路：电阻R0一端接电源VDD，另一端接RC延时电路的输出结点VC；电容C0的一端接RC延时电路的输出结点VC，另一端接地；滤波电路：BUF X1的输入接RC延时电路的输出结点VC，输出结点V1接电阻R1的一端；电阻R1的一端接BUF X1的输出结点V1，另一端接施密特电路SMIT的输入结点V2；电容C1的一端接电源VDD，另一端接施密特电路SMIT的输入结点V2；电容C2的一端接施密特电路SMIT的输入结点V2，另一端接地；施密特电路SMIT的输入连接到结点V2，输出结点V3连接到BUF X2的输入；BUF X2的输入端接施密特电路SMIT的输出结点V3，输出端结点为RST_POR。
图4为本发明上电复位电路在ESD事件时各结点的波形，对比图1和图3，图3中V1信号等效于图1的RST_POR信号，因此在满足VCC<VESD时，V1信号会变为低电平；施密特电路SMIT的高阈值VTH=3VDD/4，低阈值VTL=VDD/4；电容C1=C2，由于R1、C1、C2构成的RC电路时间常数远大于ESD时间时间，为简化分析，认为在ESD事件期间结点V2电压不受电阻R1即BUFX1输出结点V1影响，结点电压仅受初始值和电容分压的影响，初始电压为VCC，因此V2=VCC+VESD/2；ESD时间期间施密特电路SMIT的低阈值VTL=（VCC+VESD）/4；V2始终大于VTL，因此在ESD事件发生过程中施密特电路输出结点V3和结点RST_POR并不会翻转，不会产生误触发；ESD事件的持续时间约为100ns，为有效滤除BUF X1输出结点V1结点的脉冲信号，R1、C1、C2时间常数可以设计为1us。
综上所述，本发明在一种典型上电复位电路上串联了一个滤波电路，将ESD事件导致的脉冲信号滤除，使上电复位电路的输出不受ESD事件的影响，提高了可靠性。

Claims (1)

1.一种电路结构，包括：
一种电路结构其特征是可以滤除由于ESD事件导致的窄复位脉冲，提高上电复位电路的可靠性；具体电路：RC延时电路：电阻R0一端接电源VDD，另一端接RC延时电路的输出结点VC；电容C0的一端接RC延时电路的输出结点VC，另一端接地；滤波电路：BUF X1的输入接RC延时电路的输出结点VC，输出结点V1接电阻R1的一端；电阻R1的一端接BUF X1的输出结点V1，另一端接施密特电路SMIT的输入结点V2；电容C1的一端接电源VDD，另一端接施密特电路SMIT的输入结点V2；电容C2的一端接施密特电路SMIT的输入结点V2，另一端接地；施密特电路SMIT的输入连接到结点V2，输出结点V3连接到BUF X2的输入；BUF X2的输入端接施密特电路SMIT的输出结点V3，输出端结点为RST_POR。
CN201910428914.0A 2019-05-22 2019-05-22 一种防esd干扰的上电复位电路 Pending CN110233614A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910428914.0A CN110233614A (zh) 2019-05-22 2019-05-22 一种防esd干扰的上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910428914.0A CN110233614A (zh) 2019-05-22 2019-05-22 一种防esd干扰的上电复位电路

Publications (1)

Publication Number Publication Date
CN110233614A true CN110233614A (zh) 2019-09-13

Family

ID=67860961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910428914.0A Pending CN110233614A (zh) 2019-05-22 2019-05-22 一种防esd干扰的上电复位电路

Country Status (1)

Country Link
CN (1) CN110233614A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288584B1 (en) * 2000-10-05 2001-09-11 Pericom Semiconductor Corp. Zero standby-current power-on reset circuit with Schmidt trigger sensing
WO2015109649A1 (zh) * 2014-01-26 2015-07-30 京微雅格（北京）科技有限公司 零电流的上电复位电路
CN106505981A (zh) * 2017-01-09 2017-03-15 上海胤祺集成电路有限公司 上电复位电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288584B1 (en) * 2000-10-05 2001-09-11 Pericom Semiconductor Corp. Zero standby-current power-on reset circuit with Schmidt trigger sensing
WO2015109649A1 (zh) * 2014-01-26 2015-07-30 京微雅格（北京）科技有限公司 零电流的上电复位电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN106505981A (zh) * 2017-01-09 2017-03-15 上海胤祺集成电路有限公司 上电复位电路

Similar Documents

Publication Publication Date Title
CN108023577A (zh) 脉宽滤波电路
CN103675421A (zh) 一种电源毛刺信号检测电路及检测方法
CN208461792U (zh) 一种应用于fpga/cpld的按键消抖逻辑电路
CN111458654A (zh) 一种输入信号诊断电路
CN110233614A (zh) 一种防esd干扰的上电复位电路
CN106021166B (zh) 基于rs485总线的多主机通信电路
CN207683496U (zh) 基于脚踢式汽车进入系统的传感器
CN106712753A (zh) 静电保护电路
CN201780576U (zh) 智能卡接口电路
CN101888234B (zh) 一种人体触摸检测电路
CN110427089A (zh) 适用于led显示屏芯片中的上电复位系统及方法
CN104297579A (zh) 检测装置和方法
CN108091061B (zh) 用于计量仪表的ic卡检测电路
CN107861597A (zh) 一种应用于mcu复位系统中的抗干扰设计方法
CN210626916U (zh) 一种基于单片机的温度压力采集电路
CN209978937U (zh) 一种兼容多种编码器类型的编码器信号检测电路
CN115603714A (zh) 脉冲延时电路
CN209675925U (zh) 一种电源电压的过欠压保护电路
CN211239812U (zh) 一种稳定可靠的复位电路
CN209486164U (zh) 无ad接口及内部基准电压的单片机电源低电压检测电路
CN100495915C (zh) 一种cmos单稳态电路
CN209730809U (zh) 一种sd卡静电保护电路
CN208156091U (zh) 驱动脉冲检测电路
CN107037865A (zh) 复位电路及浮地终端
CN208190249U (zh) 一种lcd保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190913