TW201306046A

TW201306046A - 待機電荷升壓器系統

Info

Publication number: TW201306046A
Application number: TW101103591A
Authority: TW
Inventors: Su-Chueh Lo; Wen-Ming Hsu; Wu-Chin Peng
Original assignee: Macronix Int Co Ltd
Priority date: 2011-07-25
Filing date: 2012-02-03
Publication date: 2013-02-01
Also published as: US9024679B2; US20130027120A1; CN102903384B; TWI473112B; CN102903384A

Abstract

本發明揭露一種裝置，包含一電荷升壓器的一電荷升壓輸出與一電壓轉換器的一電容器耦接。此電壓轉換器的輸出導致升壓控制邏輯致能該電荷升壓器。本發明也揭露另一種裝置，包含一個於一飽和區域中的電晶體具有一汲極終端與一電荷升壓輸出耦接以及一源極終端與一輸出節點耦接以提供一字元線讀取電壓。

Description

待機電荷升壓器系統

本發明係關於電荷升壓器系統。

在高密度記憶陣列及奈米尺寸的記憶胞中，需要讓字元線及位元線電壓在待機時準備好以進行快速及正確的讀取操作。然而，此設計需求增加了待機時的電流消耗，其會影響具有有限電池電源的移動裝置的電源需求。

一個範例待機升壓器系統的設計需求是產生穩定的讀取電壓VRD，其是大於待機時的供應電壓VDD。然而，因為以下所描述的原因，並無法穩定的產生讀取電壓VRD。

此升壓器系統包括一偵測器及一電荷升壓電路。RDPWR是一個與許多裝置連接的大節點，且會因為大負載及大的漏電流而產生問題。然而，正確的讀取操作是需要穩定的讀取電壓。

此升壓器電路包括一個較弱的電荷升壓器，其週期性的由信號ENPMP致能。此較弱的電荷升壓器會在當在節點RDPWR所偵測到的電壓小於目標讀取電壓VRD時被啟動。於待機等待一讀取命令時，由於以下所描述的電壓陣測器的正確性以及自電荷升壓器的電流脈衝等問題，造成在節點RDPWR的電壓變動是很大的。

此升壓器電路也包括一個較強的電荷升壓器。於一讀取操作時，兩個電荷升壓器皆被致能以支援自節點RDPWR的讀取電流。當此積體電路接受一讀取命令後，此ENRD信號致能此電荷升壓器。

一電壓偵測器偵測RDPWR節點上的電壓。當在節點RDPWR所偵測到的電壓因為RDPWR節點的電荷洩漏而小於預期讀取電壓VRD時，則信號ENPMP會致能較弱的電荷升壓器以彌補在此RDPWR節點所洩漏的電荷。

RDPWR節點是一個偵測後更新的範例。於更新階段中，RDPWR節點與一位調節之電荷升壓器輸出耦接，且持續地升壓。假如RDPWR節點的電壓上升得太快或是電壓偵測器的反應時間太久，則此ENPMP脈衝寬度或許會太長。造成RDPWR節點的電壓嚴重地超過太多。其波形則會具有較大的鋸齒狀。

此電壓偵測器使用基納二極體或是電阻性分壓器以將RDPWR節點上的電壓VRDPWR轉換成小於供應電壓VDD的一電壓VDIV。此電壓偵測器中的一個比較器會比較電壓VDIV與VREF以決定是否要致能此較弱的電荷升壓器。然而，基納二極體或是電阻性分壓器兩者皆會將由電荷升壓器產生的電壓準位汲出直流電流。由於持續不間斷地使用電荷升壓器產生高電壓是消耗許多能量的，如此的汲出直流電流會嚴重地影響此積體電路之待機電流。

此外另一個缺點是，電壓偵測器使用基納二極體會增加製程成本，且電阻性分壓器的較大電阻會佔用較大的佈局面積、產生較大的寄生電容及具有較慢的反應時間。

本發明係揭露一種裝置，包括一電荷升壓器、一電壓轉換器及升壓器控制邏輯。此電荷升壓器具有一電荷升壓輸出。此電壓轉換器包括一電容器，該電容器具有一第一終端與該電荷升壓輸出耦接，以及一第二終端。該電容器將在該第一終端的一第一電壓準位轉換為在該第二終端的一第二電壓準位。此升壓控制邏輯致能該電荷升壓器響應該第二電壓準位。

在一實施例中，該電壓轉換器阻擋直流電流自該電荷升壓輸出通過該電壓轉換器。

在一實施例中，通過該電容器的介於該第一電壓準位與該第二電壓準位之間的一電壓差由該電荷升壓輸出的一目標電壓設定。

在一實施例中，通過該電容器的介於該第一電壓準位與該第二電壓準位之間的一電壓差以由該電荷升壓輸出的一第二更新速率所決定之一第一更新速率進行更新。

本發明之另一目的提供一種方法，包括：將在與一電荷升壓器的一電荷升壓輸出耦接之一電容器的一第一電容器終端的一第一電壓準位轉換為在該電容器的一第二電容器終端的一第二電壓準位；以及致能該電荷升壓器以響應該第二電壓準位。

本發明之再一目的提供一種裝置，其包括一電晶體及一電荷升壓電路。此電晶體具有一第一電流承載終端、一第二電流承載終端及一控制終端。此第一電流承載終端與一輸出節點耦接以提供一字元線讀取電壓。此第二電流承載終端與一電荷升壓電路的一電荷升壓輸出耦接。該電荷升壓電路具有該電荷升壓輸出且經由該電晶體提供電源至該輸出節點。

在一實施例中，該電晶體是一場效電晶體，該第一電流承載終端是一源極，該第二電流承載終端是一汲極，及該控制終端是一閘極。

在一實施例中，該電晶體於一飽和區域中操作。在一實施例中，該電荷升壓輸出處的電壓變動在該輸出節點處是減少的。

在一實施例中，自該輸出節點的電荷洩漏係由通過介於該電晶體的該第二電流承載終端與該第一電流承載終端間的電流來對應補償。

在一實施例中，該電荷升壓電路包括一第二電荷升壓輸出與該電晶體的該控制終端耦接。在一實施例中，一電壓調節器維持該控制終端處的一控制終端電壓。

在一實施例中，該控制終端處的一控制終端電壓的一第一更新速率係由該電荷升壓輸出的一第二更新速率所決定。

本發明之又一目的提供一種方法，包括：該一電晶體的一飽和區域中操作，該電晶體具有一第一電流承載終端與一輸出節點耦接以提供一字元線讀取電壓以及一第二電流承載終端與一電荷升壓電路的一電荷升壓輸出耦接，使得於該電荷升壓輸出處的電壓變動在該輸出節點處是減少的。

一實施例更包含：藉由該電荷升壓器維持該控制終端的一控制電壓。

一實施例更包含：以一個由該電荷升壓輸出決定的更新速率更新該電晶體的一控制終端處的一控制終端電壓。

此處揭露的系統中，係應用電容器以減少自此電荷升壓器中所汲出的定直流電流，並會定期地更新如此的電容器。

第1圖顯示一記憶陣列提供讀取電源之一電荷升壓器系統的方塊示意圖。

如偵測器1及偵測器2的電壓偵測器並不會偵測RDPWR節點上的電壓。而是，這些電壓偵測器是偵測PD節點上的電壓。此RDPWR與PD節點分別是電晶體M41之汲極終端與源極終端的電壓。在所示的實施例中，電晶體M41是一個場效電晶體。在其他的實施例中，電晶體M41是一個雙極接面電晶體。

只要電晶體M41保持在飽和區域中操作，在RDPWR節點上的電壓是相對不會受到PD節點電壓變動的影響。在飽和區域中，其是當一特定閘極電壓下汲極電壓會超過飽和汲極電壓。使用物理的名詞解釋，即在飽和區域中介於源極與汲極間的通道至少被汲極終端夾斷。

在RDPWR節點上的電壓可以約略地計算為，VRDPWR~VVG-VTN(M41)，其中VTN是一特定電晶體的開啟臨界電壓。VG節點則保持在一個定電壓。VG節點的電壓穩定性係維持電晶體M41在飽和特性區域中的穩定特性。VG節點的電壓是被規範的而不是偵測後更新，其可以改善在替代地偵測後更新方案下因為偵測器準確性所產生的問題。

與VG節點連接的電容C1在大部分時間是浮接的。VG節點僅與一些地方連接，且自VG節點的漏電流(圖中顯示為I_Leak1)可以被控制的很小。因此，VG節點的電壓變動也是很小的。

假如ENVG信號關閉的話，也會關閉切換開關S41及與PG節點和VG節點解除連接，則VG節點並不再和任何已知的電壓連接，且保留VG節點浮接。在VG節點的電壓VVG由殘留在電容器C1中的電荷維持且因為電流源I_Leak1而慢慢地減少。假設電流源I_Leak1是定值，VVG=VVG(於時間t0時)-(I_Leak1/C1*t)，其中時間t=0是ENVG信號關閉、關閉切換開關S41及與PG節點和VG節點解除連接的時間，且t是自t=0的浮動區間。VVG(於時間t0時)=VPG。

VVG的最小電壓是發生在ENVG信號每一次的上升邊緣時。VVG的變動ΔVVG=VVG(最大值)-VVG(最小值)=(I_Leak1/C1*t121)，時間t121顯示於第7圖中。範例值為：I_Leak1<1nA，C1=10pf，t121=200μs. ΔVVG<0.02V，其是一個非常小的變動(在第4及第9圖中的VG波型圖是在電壓軸上疊置)。一個VG電壓的範例是大約為6V，所以其變動僅為約0.33%。

電流源I_Leak1和I_Leak2代表寄生接面及/或裝置關閉時的漏電流。自VRDPWR節點的漏電流I_Leak2大小是遠大於VG節點的漏電流I_Leak1。由I_Leak2代表的電荷洩漏由在PD節點與地之間的電容器C2所充電的電荷取代。漏電流I_Leak1可以藉由限制VG節點的連接而控制地很小。I_Leak2大小是大約為漏電流I_Leak1的3個數量级或更多，因為VRDPWR節點與上千個X解碼器連接以讀取字元線。

RDPWR節點的電壓藉由此電荷取代而保持定值且RDPWR節點則是與承受漏電及電荷升壓之重複循環的PD節點分離。

電容器C1與C2兩者皆定期地更新。兩個升壓器進行此更新功能。電荷升壓器1(Pump1)經由調節器1對VG節點及連接至VG節點的電容器C1更新。電荷升壓器2(Pump2)對PD節點及連接至PD節點的電容器C2更新。在另一實施例中，使用單一升壓器進行電容器C1與C2的更新功能。

電壓偵測器1偵測PD節點的電壓。響應自電壓偵測器1的輸出信號DET1，電荷升壓器2(Pump2)更新PD節點。此外，響應自電壓偵測器1的輸出信號DET1，計數器會對更新PD節點及電容器C2的計數加1。在一實施例中，於每八次更新電容器C2之後，電容器C1由電荷升壓器1(Pump1)更新。於每八次更新電容器C2之後，計數器的計數到達7，之後由計數器產生信號CNT8而更新電容器C1，且此計數器的計數重置為0。在其他的實施例中，可以使用不是8的數目，或是與電容器C2無關的計時器。之後，電容器C1由電荷升壓器1(Pump1)更新。於產生信號CNT8之後，控制邏輯產生升壓致能信號ENPMP1以開啟電荷升壓器1(Pump1)且產生信號ENVG以關閉切換器S41。

電荷升壓器1及電荷升壓器2分別由各自的致能信號ENPMP1及ENPMP2致能。

電晶體M42在此電路準備好進行讀取操作時被開啟。此積體電路離開待機模式且信號ENRD開啟。電晶體M42具有較電晶體M41更強的驅動能力，提供讀取電流至RDPWR。

第2圖顯示第1圖之電荷升壓器系統中的電壓偵測器1之電路示意圖。

此電壓偵測器1(Detector1)使用電容器C3以執行將RDPWR節點的電壓轉換至DIV節點的電壓。此電容器並不會消耗任何直流電流。第2圖顯示之電壓偵測電路的特性會根據第4圖之時序圖加以解釋，其顯示t1到t4之時序區間。時序區間t1與t2遠大於時序區間t3與t4。

基本上，t1、t4及t5具有相同更新電容器C1及C3的目的。然而，其具有不同的觸發來源與時序間隔。電容器C2也在t4階段時被充電。

t1及t4的時脈寬度在某些實施例中是定值。T5的時脈寬度則是根據有多少讀取命令自外部發出而調整。

時序區間t1是一初始階段其可以自零伏特開始對電容器C1及C3充電。於第4圖中的時序區間t1中，電容器C3被更新。因為響應信號RFSH3切換開關S53被關閉，所以DIV節點與地連接，且N2節點與RDPWR節點連接。電容器C3被充電至目標讀取電壓VRD。

於第4圖中的時序區間t2中，自PD節點產生漏電流。N2節點與PD連接(顯示為VPD)因為響應信號RFSH的互補中間切換開關被關閉，且在時序區間t2結束時因為響應信號DETN的互補切換開關S51被關閉，使得VN2=VPD~VP1且VDIV~VDET1。之後，VDET1、ENPMP2及DETN信號變成高準位而切換開關S51被關閉。VN2然後下降至~VPD-VTP。此VN2~VPD-VTP的關係仍維持正確。

因為響應信號RFSH3切換開關S53被開啟，所以DIV節點與地解除連接，且N2節點與RDPWR節點解除連接。

在此組態下，DIV節點的電壓VDIV如下，其中V2是節點N2的電壓，而VRD是目標讀取電壓其設定為於時間t1時通過電容器C3的電壓：

VDIV=V2*(C3/(C3+C_parasitic))-VRD

因為電容C_parasitic與電容C3相比是相當小可以忽略的，DIV節點的電壓VDIV可以近似如下：

VDIV~V2-VRD

對電荷升壓器2(Pump2)的控制信號是關閉的，使得EN2=0(或ENPMP2=0)。因為自PD節點產生漏電流，PD節點的電壓下降。如此電荷洩漏由第1圖中於電晶體M41源極終端之I_Leak2所代表。

自PD節點產生漏電流繼續直到DIV節點的電壓VDIV掉到由具有VDIV和VDET1兩者電壓為輸入之電壓比較器所偵測之VDET1之下。另一種表示的方式為節點PD的電壓VPD(其相當於節點N2的電壓VN2)掉到VP1之下，其中VP1=VDET1+VRD。電壓VP1代表電壓比較器輸入VDET1與目標讀取電壓VRD的總和，VRD設定為於時間t1時通過電容器C3的電壓。

於第4圖中的時序區間t3中，電容器C2被更新。對電荷升壓器2(Pump2)的控制信號是開啟的，使得EN2=1(或ENPMP2=1)。因為響應信號DETN的互補切換開關S51被開啟，所以將PD節點與N2節點解除連接。而響應信號DETN的切換開關S52被開啟，將N2節點與一例如是電流鏡的電流源耦接，此電流鏡電晶體的閘極與一供應電壓連接，或單純與電阻連接。N2節點的電壓VN2變成PD節點的電壓VPD-VTP(電晶體臨界電壓)。

同時於時序區間t3中，因為電荷升壓器2(Pump2)被致能，在PD節點的電壓增加，直到電壓比較器決定VDIV＞VDET1為止。另一種表示此條件的方式為，PD節點的電壓VPD=V2(N2節點的電壓)+VTP(電晶體臨界電壓)超過了電壓VP2，其中電壓VP2=VDET1+VRD+VTP。電壓VP2代表電壓比較器輸入VDET1、目標讀取電壓VRD與電晶體臨界電壓的總合，此目標讀取電壓於時間t1時被設定通過電容C3的電壓。VDET1決定第4圖中PD節點的最小電壓(VP1)。在某些實施例中，VDET1的範圍在0.2~1V之間。VDET1是此電容器的參考電壓。在一實施例中，VDET1是具有DIV節點及NMOS臨界電壓VTN做為輸入之比較器的輸出。

當此條件被滿足之後，時序區間t3結束。電荷升壓器2(Pump2)的控制信號關閉，使得EN2=0(或ENPMP2=0)。因為電荷洩漏的緣故，PD節點的電壓再度逐漸減少直到此電壓偵測器再次啟動電荷升壓器2(Pump2)為止。P型電晶體M51幫助決定介於VP1與VP2(第4圖中)間的電壓差。VP1與VP2分別代表PD節點的低電壓與高電壓值。於漏電一段時間後，PD節點具有VP1電壓，且於電荷升壓器2(Pump2)進行更新後，PD節點具有VP2電壓。

電荷升壓器2(Pump2)的控制信號關閉，使得EN2=0(或ENPMP2=0)。因為電荷洩漏的緣故，PD節點的電壓再度逐漸減少直到此電壓偵測器再次啟動電荷升壓器2(Pump2)為止。P型電晶體M51決定介於VP1與VP2(第4圖中)間的電壓差。P型電晶體M51可以由例如是二極體或是N型電晶體其他裝置取代來決定介於VP1與VP2間的電壓降。

於時序區間t3結束時，VN2~VP1；VPD~VN2+VTP~VP1+VTP=VP2。則切換開關S51再度變成通路，使得VN2快速被升壓至VPD=VP1+VTP。

於時序區間t3結束之後，重複進行時序區間t2與t3，且偶爾使用時序區間t4取代t3。

時序區間t4是由當第1圖中的計數器觸發時週期性地發生。在某些實施例中，t1>t4。於時序區間t4時，電荷升壓器1由ENPMP1=1致能。ENPMP1的脈衝寬度由延遲元件D61決定。電荷升壓器1及電荷升壓器2兩者皆啟動以更新電容器C3。為了更新電容器C3，開啟切換開關S53及S54，且關閉切換開關S51及S52。在某些實施例中，t4<<t2。

t5由一外部讀取命令觸發。於時序區間t5時，此電路準備好進行讀取操作且信號ENRD被開啟。於讀取操作之後，此電路回到待機。於時序區間t5之後，此系統回到t2。此系統的待機狀態為t2、t3及t4。

在其他的實施例中，此電壓偵測器是獨立的電壓偵測器且不會消耗直流電。此電壓偵測器可以使用於不是待機電荷升壓系統的其他系統中。

在另一實施例中，一個單一電壓偵測點就足夠了。因此不需要切換開關S51及S52。

第3圖顯示一個產生第1圖與第2圖中控制信號之控制邏輯的電路示意圖。

控制邏輯310產生信號RFSH3以將第2圖中的電容器C3進行更新，信號ENPMP1以致能電荷升壓器1，及信號ENDET2以致能電壓偵測器2。此三個為個別的充分條件。

首先，來自第1圖中計數器的信號CNT8指示電荷升壓器1被致能。這三個所產生信號的脈衝寬度由延遲元件D61來決定。

其次，具有一電壓開啟重置POR信號。

之後，此積體電路準備好進行讀取操作。此積體電路離開待機模式，且信號ENRD被開啟。於讀取操作之後，此電路回到待機。

在控制邏輯320，開啟第1圖中切換開關S41的信號ENVG於致能電荷升壓器1的信號ENPMP1產生後再經過延遲元件Dly產生一段延遲後被產生。

在控制邏輯330，一個2選1的多工器選取信號DET1與DET2之一以響應選擇信號ENDET2。此多工器輸出信號為信號ENPMP2。是否致能電荷升壓器2是由電壓偵測器1或電壓偵測器2的輸出來決定，例如電荷升壓器2係由致能電壓偵測器2的信號ENDET2所選取。

在控制邏輯340，當信號ENPMP2致能電荷升壓器2，且電容器C2未被更新，會產生信號DETN以開啟第2圖中的切換開關S51。

第4圖顯示第1~3圖中信號的時序圖，且會搭配第2圖來進行討論。

第5圖顯示本發明另一實施例中的一個用於第1圖中電荷升壓系統的電壓偵測器之電路示意圖。

具體而言，第5圖中顯示的電壓偵測器是第1圖中的電壓偵測器2之一個範例。

切換開關S101由ENDET2信號開啟。切換開關S101將節點PD與具有分壓器的電流1101通過串聯之電阻R102與R101連接至地。此中間節點與電晶體的閘極連接，而此電晶體的汲極與地連接，源極與電流源和輸出信號DET2的放大器連接。

此電壓偵測器2於ENDET2致能此電壓偵測器2時消耗電荷升壓器電流。如此會對待機電流的消耗產生影響。然而，因為ENDET2致能信號被限制在一個短時間內t4<<t3(例如，第4圖中的t4與t3)，其平均功率消耗可以是很小的。如此對其他總是要消耗電荷升壓器電流的電壓偵測器是一種改進。

因為以上的理由，通過分壓器電路的電流可以更大一些，其導致了更快的反應時間。

分壓器電路的電流I101=VPD/(R101+R102)。因為電流可以更大，電阻R101和R102可以更小。這些電阻的佈局面積也可以跟著縮小，同時電阻的寄生電容也跟著縮小。

此電壓偵測器2的偵測器準位是VDET2。

VDET2=VTN*(1+(R102/R101))。假如VPD<VDET2，則VDET2=1。否則，VDET2=0。

第6圖顯示本發明一實施例中的一個用於第1圖中電荷升壓系統的電壓調節器之電路示意圖。

調節器1是一個電壓產生器。PF節點是直接自電荷升壓器1的輸出，所以PF節點的電壓是不穩定的。PF節點的電壓，VPF，具有較大的波紋，且會跟著供應電壓VCC或溫度的變動而變動。此電壓調節器將PF節點的不穩定電壓VPF改變為PG節點的穩定電壓VPG。

PF節點的輸入電壓，VPF，是電荷升壓器1的輸出。此PG節點的電壓VPG的輸出電壓為：

於第4圖中的時序區間t4，VPG=VREF11*(1+(R112/R111))。

VREF11可以由能隙參考電壓產生器產生。

一個運算放大器具有反向輸入與VREF11連接，一非反向輸入與一回授路徑連接，及一輸出與p型電晶體的閘極連接。p型電晶體的源極與PF節點連接，汲極與PG節點連接。PG節點通過串聯之電阻R112與R111和地連接。介於串聯之電阻R112與R111間的節點與此運算放大器的非反向輸入連接。

第7圖顯示由電壓調節器進行之電壓更新的時序圖。PG節點的電壓VPG是由上述方式決定。所以VG節點更新至電壓VPG只要ENPMP1的脈衝寬度足夠寬的話。開啟PG和VG節點間切換開關S41的信號ENVG於VPG設定至所預期的電壓後應該開啟。

因此，電容器C1由此調節器更新，且電容器C2由偵測後更新進行更新。因為RDPWR節點上的電壓可以約略為~VVG-VTN假如電晶體M41保持在飽和區域，此VPD的鋸齒波形變得不重要。

第8圖顯示本發明另一實施例中的一個產生第1圖與第2圖中控制信號之控制邏輯的電路示意圖。

在此實施例中的控制邏輯，當每一次對電容器C2進行更新時，也會同時對電容器C3進行更新。

控制邏輯510與控制邏輯310類似。然而，控制邏輯510僅產生信號ENPMP1以致能電荷升壓器1，而沒有產生對第2圖中的電容器C3進行更新的信號RFSH3，也沒有產生致能電壓偵測器2的信號ENDET2。

在控制邏輯520，產生信號ENDET2以致能電壓偵測器2。控制邏輯520係響應電壓開啟重置POR信號或是積體電路準備好進行讀取操作的信號ENRD且接收信號ENRD。

控制邏輯530係結合控制邏輯330與額外的邏輯以產生信號RFSH3。信號RFSH3係響應信號ENDET2以致能電壓偵測器2。信號RFSH3也響應指示電壓偵測器1發現應該對電容器C2進行更新的信號ENDET1；信號RFSH3被延遲使得電容器C3於電容器C2進行更新之後的短時間內被更新。

第9圖顯示第1~2及第8圖中信號的時序圖。

第10圖顯示根據本發明一實施例具有此處所描述之讀取電源系統的積體電路的簡化示意圖。

積體電路750包括一記憶體陣列700。一字元線解碼器701與沿著記憶陣列700列方向安排之複數條字元線702耦接且電性溝通。位元線(行)解碼器703與沿著記憶陣列700行方向安排之複數條位元線704耦接且電性溝通。位址係由匯流排705提供給字元線解碼器701及位元線解碼器703。方塊706中的感測電路(感測放大器)與資料輸入結構經由資料匯流排707與位元線解碼器703耦接。資料由積體電路750上的輸入/輸出埠提供給資料輸入線711，或者由積體電路750其他內部/外部的資料源，輸入至方塊706中的資料輸入結構。其他電路可以包含於積體電路750之內，例如泛用目的處理器或特殊目的應用電路，或是模組組合以提供由記憶體陣列700所支援的系統單晶片功能。資料由方塊706中的感測放大器，經由資料輸出線715，提供至積體電路750上的輸入/輸出埠，或提供至積體電路750內部/外部的其他資料終端。

在本實施例中所使用的控制器709係使用了偏壓調整狀態機構，並控制了由電荷升壓電路、偏壓電路電壓及電流源708的應用，以提供例如讀取、程式化、抹除、抹除驗證、以及程式化驗證調整偏壓的電壓及/或電流至字元線及位元線。該控制器709可利用特殊目的邏輯電路而應用，如熟習該項技藝者所熟知。在替代實施例中，該控制器709包括了通用目的處理器，其可使於同一積體電路，以執行一電腦程式而控制裝置的操作。在又一實施例中，該控制器709係由特殊目的邏輯電路與通用目的處理器組合而成。

雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。

750．．．積體電路

700．．．非揮發記憶陣列

701．．．列解碼器

702．．．字元線

703．．．行解碼器

704．．．位元線

705、707．．．匯流排

706．．．感測放大器/資料輸入結構

709．．．程式化、抹除及讀取偏壓調整狀態機構

708．．．偏壓調整供應電壓及升壓器

711．．．資料輸入線

715．．．資料輸出線

本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：

第2圖顯示第1圖之電荷升壓器系統中的一電壓偵測器之電路示意圖。

第4圖顯示第1~3圖中信號的時序圖。

第7圖顯示由電壓調節器進行之電壓更新的時序圖。

第9圖顯示第1~2及第8圖中信號的時序圖。

Claims

一種待機電荷升壓器之裝置，包含：一電荷升壓器，具有一電荷升壓輸出；以及一電壓轉換器，包括一電容器，該電容器具有：一第一終端與該電荷升壓輸出耦接；以及一第二終端，其中該電容器將在該第一終端的一第一電壓準位轉換為在該第二終端的一第二電壓準位；以及升壓控制邏輯，響應該電壓轉換器的該第二電壓準位以致能該電荷升壓器。
如申請專利範圍第1項所述之裝置，其中該電壓轉換器阻擋直流電流自該電荷升壓輸出通過該電壓轉換器。
如申請專利範圍第1項所述之裝置，其中通過該電容器的介於該第一電壓準位與該第二電壓準位之間的一電壓差由該電荷升壓輸出的一目標電壓設定。
如申請專利範圍第1項所述之裝置，其中通過該電容器的介於該第一電壓準位與該第二電壓準位之間的一電壓差以由該電荷升壓輸出的一第二更新速率所決定之一第一更新速率進行更新。
一種提供待機電荷升壓之方法，包含：將在與一電荷升壓器的一電荷升壓輸出耦接之一電容器的一第一電容器終端的一第一電壓準位轉換為在該電容器的一第二電容器終端的一第二電壓準位；以及響應該第二電壓準位以致能該電荷升壓器。
如申請專利範圍第5項所述之方法，其中一電壓轉換器阻擋直流電流自該電荷升壓輸出通過該電壓轉換器。
如申請專利範圍第5項所述之方法，其中通過該電容器的介於該第一電壓準位與該第二電壓準位之間的一電壓差由該電荷升壓輸出的一目標電壓設定。
如申請專利範圍第5項所述之方法，其中通過該電容器的介於該第一電壓準位與該第二電壓準位之間的一電壓差以由該電荷升壓輸出的一第二更新速率所決定之一第一更新速率進行更新。
一種待機電荷升壓器裝置，包含：一電晶體，具有：一第一電流承載終端與一輸出節點耦接以提供一字元線讀取電壓；以及一第二電流承載終端與一電荷升壓電路的一電荷升壓輸出耦接；以及一控制終端；以及該電荷升壓電路具有該電荷升壓輸出且經由該電晶體提供電源至該輸出節點。
如申請專利範圍第9項所述之裝置，其中該電晶體是一場效電晶體，該第一電流承載終端是一源極，該第二電流承載終端是一汲極，及該控制終端是一閘極。
如申請專利範圍第9項所述之裝置，其中該電晶體於一飽和區域中操作。
如申請專利範圍第9項所述之裝置，其中該電晶體於一飽和區域中操作使得於該電荷升壓輸出處的電壓變動在該輸出節點處是減少的。
如申請專利範圍第9項所述之裝置，其中自該輸出節點的電荷洩漏係由通過介於該電晶體的該第二電流承載終端與該第一電流承載終端間的電流來對應補償。
如申請專利範圍第9項所述之裝置，其中該電荷升壓電路包括一第二電荷升壓輸出與該電晶體的該控制終端耦接。
如申請專利範圍第9項所述之裝置，其中該電荷升壓電路包括一第二電荷升壓輸出與該電晶體的該控制終端耦接，及一電壓調節器維持該控制終端處的一控制終端電壓。
如申請專利範圍第9項所述之裝置，其中該控制終端處的一控制終端電壓的一第一更新速率係由該電荷升壓輸出的一第二更新速率所決定。
一種提供待機讀取電壓方法，包含：該一電晶體的一飽和區域中操作，該電晶體具有一第一電流承載終端與一輸出節點耦接以提供一字元線讀取電壓以及一第二電流承載終端與一電荷升壓電路的一電荷升壓輸出耦接，使得於該電荷升壓輸出處的電壓變動在該輸出節點處是減少的。
如申請專利範圍第17項所述之方法，其中該電晶體是一場效電晶體，該第一電流承載終端是一源極，該第二電流承載終端是一汲極，及該控制終端是一閘極。
如申請專利範圍第17項所述之方法，其中自該輸出節點的電荷洩漏係由通過介於該電晶體的該第二電流承載終端與該第一電流承載終端間的電流來對應補償。
如申請專利範圍第17項所述之方法，更包含：藉由該電荷升壓器維持該控制終端的一控制電壓。
如申請專利範圍第17項所述之方法，更包含：以一個由該電荷升壓輸出決定的更新速率更新該電晶體的一控制終端處的一控制終端電壓。