TWI415137B - 區域字元線驅動器 - Google Patents

區域字元線驅動器 Download PDF

Info

Publication number
TWI415137B
TWI415137B TW98143429A TW98143429A TWI415137B TW I415137 B TWI415137 B TW I415137B TW 98143429 A TW98143429 A TW 98143429A TW 98143429 A TW98143429 A TW 98143429A TW I415137 B TWI415137 B TW I415137B
Authority
TW
Taiwan
Prior art keywords
word line
selection signal
line driver
type transistor
voltage
Prior art date
Application number
TW98143429A
Other languages
English (en)
Other versions
TW201123208A (en
Inventor
Chin Hung Chang
Wen Chiao Ho
Chun Hsiung Hung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW98143429A priority Critical patent/TWI415137B/zh
Publication of TW201123208A publication Critical patent/TW201123208A/zh
Priority claimed from US13/713,883 external-priority patent/US9570133B2/en
Priority claimed from US13/713,829 external-priority patent/US9449666B2/en
Application granted granted Critical
Publication of TWI415137B publication Critical patent/TWI415137B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Description

區域字元線驅動器

本發明係關於一種記憶積體電路,特別是關於一種記憶積體電路的字元線驅動器。

記憶積體電路利用由字元線驅動器提供電源的字元線存取記憶胞。因為現今不斷地縮小晶片尺寸及更嚴格功率要求的趨勢,兩個電晶體,或簡稱為2T,的字元線驅動器成為另一種替代方案。

然而,已知的2T字元線驅動器是非常複雜的且消耗太多能量。舉例而言,在美國專利公開號2008/0144389中揭露的2T字元線驅動器需要對兩個電晶體提供一組不同的閘極偏壓。在另一範例中,在美國專利號7177226揭露的2T字元線驅動器則是在一選取的字元線驅動器會具有漏電流的缺點。

本發明係提供一種記憶電路裝置或記憶積體電路。此記憶積體電路包括與多重字元線電性連接的多重字元線驅動器,及控制電路。

此多重字元線驅動器接收一第一字元線選取信號及一第二字元線選取信號,例如此範例中的PP和GWL信號。該第一字元線選取信號及該第二字元線選取信號共同自該複數條字元線中選取一字元線。一字元線驅動器包含一p型電晶體及一n型電晶體。

此p型電晶體具有一閘極,接收該第二字元線選取信號;一第一電流傳送終端,接收該第一字元線選取信號;以及一第二電流傳送終端,與一輸出終端電性連接。

此n型電晶體具有一閘極,與該p型電晶體的該閘極連接並接收該第二字元線選取信號;一第一電流傳送終端;以及一第二電流傳送終端,與該輸出終端電性連接。

此輸出終端與該p型電晶體的該第二電流傳送終端及該n型電晶體的該第二電流傳送終端電性連接,該輸出終端驅動該複數條字元線中的一對應字元線。

控制電路施加調整偏壓至該複數個字元線驅動器,包括一第一調整偏壓施加一非正電壓作為該第二字元線選取信號以選取與該字元線驅動器電性連接的該字元線。

在某些實施例中,該p型電晶體僅在負閘極電壓時開啟。

在某些實施例中,該p型電晶體僅在非正閘極電壓時開啟。

在某些實施例中,字元線驅動器總共具有兩個電晶體。

在某些實施例中,該n型電晶體是形成於一p型井中,而該p型井及p型電晶體是形成於一n型井中。

在某些實施例中,該控制電路的調整偏壓包括一第二調整偏壓施加一負電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。

在某些實施例中,該控制電路的調整偏壓包括一第二調整偏壓施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。

在某些實施例中,該控制電路的調整偏壓包括一第二調整偏壓施加一負電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。該控制電路的調整偏壓包括一第三調整偏壓施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。

在某些實施例中,該p型電晶體僅在非正閘極電壓時開啟。該控制電路的調整偏壓包括一第二調整偏壓施加一零電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。

在某些實施例中,該p型電晶體僅在非正閘極電壓時開啟。該控制電路的調整偏壓包括一第二調整偏壓施加一零電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線,該控制電路的該調整偏壓包括一第三調整偏壓施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。

在某些實施例中,包含一負電壓待命升壓器產生一負電壓作為該第二字元線選取信號。

本發明之另一目的為提供包含以下步驟的方法:於一記憶積體電路中與一字元線電性連接的一字元線驅動器上接收一第一字元線選取信號及一第二字元線選取信號,該第一字元線選取信號及該第二字元線選取信號共同自複數條字元線中選取該字元線,該第二字元線選取信號具有一非正的電壓,包含:於一輸入終端接收該第二字元線選取信號,該輸入終端與該字元線驅動器的一p型電晶體的一閘極及該字元線驅動器的一n型電晶體的一閘極電性連接,該p型電晶體的該閘極與該n型電晶體的該閘極連接;於該p型電晶體的一第一電流傳送終端接收該第一字元線選取信號;於與該字元線電性連接的該字元線驅動器之一輸出終端送出一輸出信號至該記憶積體電路中,該輸出終端與該p型電晶體的一第二終端及該n型電晶體的一第二終端電性連接。

本發明之再一目的為提供一種記憶電路裝置或記憶積體電路。此記憶積體電路包括:接收功能手段,於與一字元線電性連接的一字元線驅動器上接收一第一字元線選取信號及一第二字元線選取信號,該第一字元線選取信號及該第二字元線選取信號共同自複數條字元線中選取該字元線,該第二字元線選取信號具有一非正的電壓,包含:該第二字元線選取信號接收功能手段,於一輸入終端,該輸入終端與該字元線驅動器的一p型電晶體的一閘極及該字元線驅動器的一n型電晶體的一閘極電性連接,該p型電晶體的該閘極與該n型電晶體的該閘極連接;該第一字元線選取信號接收功能手段,於該p型電晶體的一第一電流傳送終端;一輸出信號傳送功能手段,自該字元線驅動器之一輸出終端,以選取與該字元線驅動器電性連接的該字元線,該輸出終端與該p型電晶體的一第二終端及該n型電晶體的一第二終端電性連接。

本發明之目的,特徵,和實施例,會在下列實施方式的章節中搭配圖式被描述。

第1圖顯示一具有兩個電晶體(2T)的字元線驅動器之範例示意圖,在其中使用一n型電晶體及一p型電晶體,而p型電晶體僅在負閘極電壓時開啟。

一個具有兩個電晶體(2T)的字元線驅動器係與記憶陣列中的一條字元線對應。

電晶體MP0是一p型電晶體,電晶體NP0是一n型電晶體。兩個電晶體皆具有一源極及一汲極,其是電流傳送終端,以及一閘極。p型電晶體MP0和n型電晶體NP0的閘極係電性連接在一起,且至信號PP,其是用來選取一對應於一特定字元線驅動器之一特定字元線的兩個位址信號之一。p型電晶體MP0和n型電晶體NP0的汲極係電性連接在一起,且至由此字元線驅動器所驅動的字元線WL。p型電晶體MP0的源極係與信號GWL電性連接,其是用來選取一對應於一特定字元線驅動器之一特定字元線的兩個位址信號之另一個信號。n型電晶體NP0的源極係與信號NVS電性連接;且信號NVS與n型電晶體NP0的p型井電性連接。此n型電晶體NP0的p型井是形成於一n型井中,且p型電晶體MP0是形成於此n型井中。此n型井與信號NWD電性連接。

第2圖顯示一具有兩個電晶體(2T)的字元線驅動器之範例示意圖,在其中使用一n型電晶體及一p型電晶體,而p型電晶體在非正閘極電壓時開啟。第2圖係與第1圖類似。然而,圖中的p型電晶體MP0之符號顯示其是一空乏模式裝置而不是增強模式裝置。因此,第2圖中的空乏模式p型電晶體MP0在閘極為0V時開啟,而第1圖中的增強模式p型電晶體MP0在閘極為0V時關閉。更特別的是,第2圖中的空乏模式p型電晶體MP0會在閘極至少為0V及為負電壓時開啟,且在閘極電壓為某個正電壓時關閉,及在0V和此個正電壓之間轉變。而第1圖中的增強模式p型電晶體MP0會在閘極為0V及正電壓時關閉,且在某個負電壓時開啟,及在0V和此個負電壓之間轉變。

第3圖顯示一具有兩個電晶體(2T)的字元線驅動器之深度剖面示意圖,顯示此具有兩個電晶體(2T)字元線驅動器之五個電壓節點。如圖中所示,p型井摻雜區PWI係形成於n型井擴散區NWD之中,而n型井擴散區NWD形成於p型基板之中。此n型電晶體NP0是形成於p型井摻雜區PWI中,而此p型電晶體MP0是形成於n型井擴散區NWD中。

第4圖顯示第1圖中具有兩個電晶體(2T)字元線驅動器之五個電壓節點的一例示調整偏壓表。此調整偏壓被區分為讀取或程式化調整偏壓,及抹除調整偏壓。此調整偏壓更進一步區分為選取字元線及解除選取的調整偏壓。

信號PP及信號GWL兩者是位址信號,其是用來選取或解除選取一對應於一特定字元線驅動器之一特定字元線。信號PP及信號GWL兩者必須同時選取一對應於一特定字元線驅動器之一特定字元線。而在信號PP或信號GWL兩者之一就可以解除選取一對應於一特定字元線驅動器之一特定字元線。因此,表中顯示兩種讀取或程式化的解除選取調整偏壓。

在第一種解除選取讀取或程式化的調整偏壓中,信號GWL解除選取。負的信號PP關閉n型電晶體NP0且開啟p型電晶體MP0,此p型電晶體MP0與信號GWL電性連接以將字元線WL解除選取。

在第二種解除選取讀取或程式化的調整偏壓中,信號GWL解除選取。正的信號AVXP開啟n型電晶體NP0且關閉p型電晶體MP0,此n型電晶體NP0與信號NVS電性連接以將字元線WL解除選取。

第5圖則是顯示第2圖中具有兩個電晶體(2T)字元線驅動器之五個電壓節點的一例示調整偏壓表。此調整偏壓表與第4圖類似。然而,在讀取或程式化調整偏壓中,兩種選取及第一種解除選取的讀取或程式化調整偏壓,信號PP是0V而不是-2V。第5圖中的表是對應於第2圖中具有兩個電晶體(2T)的字元線驅動器,圖中的p型電晶體MP0是一空乏模式裝置而不是增強模式裝置。因此,0V的信號PP足以開啟p型電晶體MP0。此與第4圖中的表是對應於第1圖中具有兩個電晶體(2T)的字元線驅動器是不同的,其是增強模式p型電晶體MP0,且需要一個例如是-2V的負電壓來開啟p型電晶體MP0。

第6圖則是顯示具有兩個電晶體(2T)字元線驅動器之另一種例示調整偏壓表,其是使用廣義的負電壓。

這些信號及節點的縮寫及其相關電壓範圍解釋如下:

AVXRD:字元線WL讀取電壓階級

AVXHV:字元線WL程式化電壓階級

AVXEV:字元線WL抹除驗證電壓階級

AVXNV:自負電壓待命升壓器輸出之-1~-3V

NV:抹除操作-8~-11V

AVXP:字元線WL電壓源

GWL:整體字元線WL電源節點

PP:PMOS通過閘極信號

NVS:負電壓源

第7圖顯示具有兩個電晶體(2T)字元線驅動器之一陣列的簡要方塊示意圖,其自陣列中具有兩個電晶體(2T)字元線驅動器的五個節點中的多個接收信號,例如用來選取此陣列中一對應於一特定字元線驅動器之一特定字元線的信號。

在第7圖中顯示的具有兩個電晶體(2T)字元線驅動器陣列具有64個WLD行,其分享相同的GWL信號但是在每一行中具有不同的PP信號;且具有8個WLD列,其分享相同的PP信號但是在每一列中具有不同的GWL信號。

第8圖顯示第7圖具有兩個電晶體(2T)字元線驅動器之一陣列的簡要方塊示意圖,顯示其根據兩條分離的位址線自陣列中選取一特定字元線驅動器而解除選取其餘的字元線驅動器之一選址安排範例。

信號PP及信號GWL兩者必須同時選取一對應於一特定字元線驅動器之一特定字元線。顯示於第7圖中的具有兩個電晶體(2T)字元線驅動器陣列具有PP[0]和GWL0信號來選取左上方的字元線驅動器,及對應於此字元線驅動器的字元線。其餘的字元線驅動器(其所對應的字元線)並未被選取。

第9圖顯示用來驅動此具有兩個電晶體(2T)字元線驅動器之正電壓待命升壓器及負電壓待命升壓器的簡要方塊示意圖。

信號STBPMPEN可以將待命升壓器致能或除能。正電壓待命升壓器產生信號AVXRD,而負電壓待命升壓器產生信號AVXNV。此負電壓待命升壓器會在讀取模式沒有足夠時間產生負電壓時被用上。一個位址匯流排上的位址信號由LWLPPDEC解碼,其對區域字元線進行預解碼而產生信號PP[7:0]。

第10圖係可應用本發明包含具有此處所描述的任何改良兩個電晶體(2T)字元線驅動器之記憶陣列的一積體電路之簡要方塊示意圖。

第10圖是包含一記憶體陣列1000的積體電路1060之簡要方塊示意圖。一字元線(或列)及區塊選取解碼器1001係耦接至,且與其有著電性溝通,複數條字元線1002及字串選擇線,其間係沿著記憶體陣列1000的列方向排列。一位元線(行)解碼器及驅動器1003係耦接至複數條沿著記憶體陣列1000之行排列的位元線1004,且與其有著電性溝通,以自讀取資料,或是寫入資料至,記憶胞陣列1000的記憶胞中。位址係透過匯流排1005提供至字元線解碼器及驅動器1001及位元線解碼器1003。方塊1006中的感應放大器與資料輸入結構,包含作為讀取、程式化和抹除模式的電流源,係透過匯流排1007耦接至位元線解碼器1003。資料係由積體電路1050上的輸入/輸出埠透過資料輸入線1011傳送至方塊1006之資料輸入結構。資料係由方塊1006中的感應放大器,透過資料輸出線1015,傳送至積體電路1050上的輸入/輸出埠或其他積體電路1050內或外之資料目的地。狀態機及改良時鐘電路係於電路1009中以控制偏壓調整供應電壓1008。

雖然本發明係已參照實施例來加以描述,然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議,且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是,所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者,皆不脫離本發明之精神範疇。因此,所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。

1050...積體電路

1000...記憶陣列

1001...字元線(列)解碼器及字元線驅動器

1002...字元線

1003...行解碼器

1004...位元線

1005、1007...匯流排

1006...感應放大器與資料輸入結構

1011...資料輸入線

1015...資料輸出線

1008...偏壓調整供應電壓

1009...程式化、抹除及讀取偏壓調整狀態機

本發明係由申請專利範圍所界定。這些和其它目的,特徵,和實施例,會在下列實施方式的章節中搭配圖式被描述,其中:

第1圖顯示一具有兩個電晶體(2T)的字元線驅動器之範例示意圖,在其中使用一n型電晶體及一p型電晶體,而p型電晶體僅在負閘極電壓時開啟。

第2圖顯示一具有兩個電晶體(2T)的字元線驅動器之範例示意圖,在其中使用一n型電晶體及一p型電晶體,而p型電晶體在非正閘極電壓時開啟。

第3圖顯示一具有兩個電晶體(2T)的字元線驅動器之深度剖面示意圖,顯示此具有兩個電晶體(2T)字元線驅動器之五個電壓節點。

第4圖顯示第1圖中具有兩個電晶體(2T)字元線驅動器之五個電壓節點的一例示調整偏壓表。

第5圖則是顯示第2圖中具有兩個電晶體(2T)字元線驅動器之五個電壓節點的一例示調整偏壓表。

第6圖則是顯示具有兩個電晶體(2T)字元線驅動器之另一種例示調整偏壓表,其是使用廣義的負電壓。

第7圖顯示具有兩個電晶體(2T)字元線驅動器之一陣列的簡要方塊示意圖,其自陣列中具有兩個電晶體(2T)字元線驅動器的五個節點中的多個接收信號,例如用來選取此陣列中一對應於一特定字元線驅動器之一特定字元線的信號。

第8圖顯示第7圖具有兩個電晶體(2T)字元線驅動器之一陣列的簡要方塊示意圖,顯示其根據兩條分離的位址線自陣列中選取一特定字元線驅動器而解除選取其餘的字元線驅動器之一選址安排範例。

第9圖顯示用來驅動此具有兩個電晶體(2T)字元線驅動器之正電壓待命升壓器及負電壓待命升壓器的簡要方塊示意圖。

第10圖係可應用本發明包含具有此處所描述的任何改良兩個電晶體(2T)字元線驅動器之記憶陣列的一積體電路之簡要方塊示意圖。

本圖無元件符號。

Claims (12)

  1. 一種記憶電路裝置,包含:複數個字元線驅動器與一記憶積體電路中的複數條字元線電性連接,該複數個字元線驅動器接收一第一字元線選取信號及一第二字元線選取信號,該第一字元線選取信號及該第二字元線選取信號共同自該複數條字元線中選取一字元線,該複數個字元線驅動器中的一字元線驅動器,包含:一空乏模式p型電晶體,具有:一閘極,接收該第二字元線選取信號;一第一電流傳送終端,接收該第一字元線選取信號;以及一第二電流傳送終端,與一輸出終端電性連接;一n型電晶體,具有:一閘極,與該空乏模式p型電晶體的該閘極連接並接收該第二字元線選取信號;一第一電流傳送終端;以及一第二電流傳送終端,與該輸出終端電性連接;以及該輸出終端與該空乏模式p型電晶體的該第二電流傳送終端及該n型電晶體的該第二電流傳送終端電性連接,該輸出終端驅動該複數條字元線中的一對應字元線;以及控制電路,以施加調整偏壓至該複數個字元線驅動器,包括一第一調整偏壓施加一非正電壓作為該第二字元線選取信號以選取與該字元線驅動器電性連接的該字元線。
  2. 如申請專利範圍第1項所述之裝置,其中該空乏模式p型電晶體僅在非正閘極電壓時開啟。
  3. 如申請專利範圍第1項所述之裝置,其中該n型電晶體是形成於一p型井中,而該p型井及該空乏模式p型電晶體是形成於一n型井中。
  4. 如申請專利範圍第1項所述之裝置,其中該控制電路的該調整偏壓包括一第二調整偏壓施加一負電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
  5. 如申請專利範圍第1項所述之裝置,其中該控制電路的該調整偏壓包括一第二調整偏壓施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
  6. 如申請專利範圍第1項所述之裝置,其中該控制電路的該調整偏壓包括一第二調整偏壓施加一負電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線,且其中該控制電路的該調整偏壓包括一第三調整偏壓施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
  7. 如申請專利範圍第1項所述之裝置,其中該空乏模式p型電晶體僅在非正閘極電壓時開啟,且其中該控制電路的該調整偏壓包括一第二調整偏壓施加一零電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
  8. 如申請專利範圍第1項所述之裝置,其中該空乏模式p型電晶體僅在非正閘極電壓時開啟,且其中該控制電路的該調整偏壓包括一第二調整偏壓施加一零電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線,其中該控制電路的該調整偏壓包括一第三調整偏壓施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
  9. 如申請專利範圍第1項所述之裝置,更包含:一負電壓待命升壓器產生一負電壓作為該第二字元線選取信號。
  10. 一種操作記憶體的方法,該記憶體具有與一字元線電性耦接的一字元線驅動器,該字元線驅動器具有一第一電晶體及一第二電晶體與該第一電晶體耦接,該方法包含:於該第一電晶體的一第一電流傳送終端接收一第一字元線選取信號;於該第一電晶體的一閘極及該第二電晶體的一閘極接收一第二字元線選取信號,其中該第二字元線選取信號在程式化或讀取操作時與一負電壓耦接;以及自該字元線驅動器之一輸出終端送出一輸出信號至該字元線。
  11. 如申請專利範圍第10項所述之方法,包括施加一負電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
  12. 如申請專利範圍第10項所述之方法,包括施加一正電壓作為該第二字元線選取信號以解除選取與該字元線驅動器電性連接的該字元線。
TW98143429A 2009-12-17 2009-12-17 區域字元線驅動器 TWI415137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98143429A TWI415137B (zh) 2009-12-17 2009-12-17 區域字元線驅動器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW98143429A TWI415137B (zh) 2009-12-17 2009-12-17 區域字元線驅動器
US12/785,297 US8363505B2 (en) 2009-12-17 2010-05-21 Local word line driver
US13/713,883 US9570133B2 (en) 2009-12-17 2012-12-13 Local word line driver
US13/713,829 US9449666B2 (en) 2009-12-17 2012-12-13 Local word line driver

Publications (2)

Publication Number Publication Date
TW201123208A TW201123208A (en) 2011-07-01
TWI415137B true TWI415137B (zh) 2013-11-11

Family

ID=44150852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98143429A TWI415137B (zh) 2009-12-17 2009-12-17 區域字元線驅動器

Country Status (2)

Country Link
US (1) US8363505B2 (zh)
TW (1) TWI415137B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024679B2 (en) 2011-07-25 2015-05-05 Macronix International Co., Ltd. Standby charge pump system
TWI493565B (zh) * 2012-12-27 2015-07-21 Macronix Int Co Ltd 局部字元線驅動器
US9330764B2 (en) 2014-06-16 2016-05-03 Macronix International Co., Ltd. Array fanout pass transistor structure
US9466371B2 (en) 2014-07-29 2016-10-11 Macronix International Co., Ltd. Transistor and circuit using same
JP6266479B2 (ja) 2014-09-12 2018-01-24 東芝メモリ株式会社 メモリシステム
US9455007B2 (en) 2014-12-01 2016-09-27 Macronix International Co., Ltd. Word line driver circuitry and compact memory using same
US9530503B2 (en) 2015-02-19 2016-12-27 Macronix International Co., Ltd. And-type SGVC architecture for 3D NAND flash

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544099A (en) * 1994-10-20 1996-08-06 Nec Corporation Method of writing data into electrically erasable and programmable read only memory cell without disturbance to other cells
US6118728A (en) * 1997-08-14 2000-09-12 Micron Technology, Inc. Circuit and method for memory device with defect current isolation
US6222789B1 (en) * 1999-06-29 2001-04-24 Hyundai Electronics Industries Co. Ltd. Sub word line driving circuit
US6236617B1 (en) * 1999-12-10 2001-05-22 International Business Machines Corporation High performance CMOS word-line driver
US6449192B2 (en) * 2000-06-16 2002-09-10 Oki Electric Industry Co., Ltd. Programmable read-only memory generating identical word-line voltages from different power-supply voltages
TW519650B (en) * 2000-08-07 2003-02-01 Samsung Electronics Co Ltd Row decoder for a nonvolatile memory device
US7020024B2 (en) * 2002-04-04 2006-03-28 Samsung Electronics Co., Ltd. Methods and devices for increasing voltages on non-selected wordlines during erasure of a flash memory
TW200723307A (en) * 2005-12-14 2007-06-16 Etron Technology Inc Multiple power supplies for the driving circuit of local word line driver of DRAM
TW200837762A (en) * 2007-03-02 2008-09-16 Elite Semiconductor Esmt Word line driver design in nor flash memory
TWI301987B (en) * 2005-08-22 2008-10-11 Taiwan Semiconductor Mfg Word line driver and circuit system
TW200849277A (en) * 2007-06-08 2008-12-16 Hynix Semiconductor Inc Word line driving circuit, semiconductor memory device including the same, and method for testing the semiconductor memory device
TW200913292A (en) * 2007-07-24 2009-03-16 Applied Materials Inc Multi-junction solar cells and methods and apparatuses for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
JPH0247039B2 (zh) * 1984-12-26 1990-10-18 Fujitsu Ltd
US6025751A (en) * 1997-10-08 2000-02-15 Silicon Magic Corporation Self-bootstrapping word-line driver circuit and method
KR100630529B1 (ko) 2004-11-15 2006-09-29 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
US7397708B2 (en) * 2005-08-03 2008-07-08 Infineon Technologies Ag Technique to suppress leakage current
KR100791070B1 (ko) * 2006-06-01 2008-01-02 삼성전자주식회사 반도체 메모리 장치
US8189396B2 (en) 2006-12-14 2012-05-29 Mosaid Technologies Incorporated Word line driver in a hierarchical NOR flash memory
JP5343544B2 (ja) * 2008-12-08 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ、半導体装置およびシステム

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544099A (en) * 1994-10-20 1996-08-06 Nec Corporation Method of writing data into electrically erasable and programmable read only memory cell without disturbance to other cells
US6118728A (en) * 1997-08-14 2000-09-12 Micron Technology, Inc. Circuit and method for memory device with defect current isolation
US6222789B1 (en) * 1999-06-29 2001-04-24 Hyundai Electronics Industries Co. Ltd. Sub word line driving circuit
US6236617B1 (en) * 1999-12-10 2001-05-22 International Business Machines Corporation High performance CMOS word-line driver
US6449192B2 (en) * 2000-06-16 2002-09-10 Oki Electric Industry Co., Ltd. Programmable read-only memory generating identical word-line voltages from different power-supply voltages
TW519650B (en) * 2000-08-07 2003-02-01 Samsung Electronics Co Ltd Row decoder for a nonvolatile memory device
US7020024B2 (en) * 2002-04-04 2006-03-28 Samsung Electronics Co., Ltd. Methods and devices for increasing voltages on non-selected wordlines during erasure of a flash memory
TWI301987B (en) * 2005-08-22 2008-10-11 Taiwan Semiconductor Mfg Word line driver and circuit system
TW200723307A (en) * 2005-12-14 2007-06-16 Etron Technology Inc Multiple power supplies for the driving circuit of local word line driver of DRAM
TW200837762A (en) * 2007-03-02 2008-09-16 Elite Semiconductor Esmt Word line driver design in nor flash memory
TW200849277A (en) * 2007-06-08 2008-12-16 Hynix Semiconductor Inc Word line driving circuit, semiconductor memory device including the same, and method for testing the semiconductor memory device
TW200913292A (en) * 2007-07-24 2009-03-16 Applied Materials Inc Multi-junction solar cells and methods and apparatuses for forming the same

Also Published As

Publication number Publication date
US8363505B2 (en) 2013-01-29
US20110149675A1 (en) 2011-06-23
TW201123208A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
US8854888B2 (en) High voltage switching circuitry for a cross-point array
US7280425B2 (en) Dual gate oxide one time programmable (OTP) antifuse cell
US6535430B2 (en) Wordline decoder for flash memory
US6603702B2 (en) Semiconductor integrated circuit
US5917753A (en) Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells
US6545923B2 (en) Negatively biased word line scheme for a semiconductor memory device
KR100843710B1 (ko) 수직 채널 구조의 트랜지스터를 구비하는 반도체 메모리장치
US6621745B1 (en) Row decoder circuit for use in programming a memory device
US6188628B1 (en) Semiconductor storage device
KR100377493B1 (ko) 전압 레벨 변환 회로 및 이것을 이용한 반도체 기억 장치
EP1684299B1 (en) Semiconductor memory device and method for applying a cell power voltage in a semiconductor memory device
KR930004177B1 (ko) 반도체 기억장치
KR100373223B1 (ko) 반도체장치
US6477091B2 (en) Method, apparatus, and system to enhance negative voltage switching
US5594687A (en) Completely complementary MOS memory cell with tunneling through the NMOS and PMOS transistors during program and erase
US4761764A (en) Programmable read only memory operable with reduced programming power consumption
JP3863005B2 (ja) メモリセルデコーダ及びこれを備える半導体メモリ装置
CN1269139C (zh) 半导体存储器
JP5054919B2 (ja) 半導体集積回路装置
US7733711B2 (en) Circuit and method for optimizing memory sense amplifier timing
US8004907B2 (en) SRAM with read and write assist
JP4703162B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US6532174B2 (en) Semiconductor memory device having high speed data read operation
KR101488166B1 (ko) 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램
KR100244424B1 (ko) 집적 회로용 스위칭 회로