CN102903384A - 待机电荷升压器装置及其操作方法 - Google Patents

Abstract

本发明公开了一种待机电荷升压器装置及其操作方法，该装置包含一电荷升压器的一电荷升压输出与一电压转换器的一电容器耦接。此电压转换器的输出导致升压控制逻辑致能该电荷升压器。本发明也公开另一种待机电荷升压器装置，包含一个于一饱和区域中的晶体管，该晶体管具有一漏极终端与一电荷升压输出耦接，以及一源极终端与一输出节点耦接，以提供一字线读取电压。

Description

待机电荷升压器装置及其操作方法

技术领域

本发明是关于电荷升压器技术领域，尤其是一种待机电荷升压器装置及其操作方法，该操作方法至少包括提供待机电荷升压的方法及提供待机读取电压的方法。

背景技术

在高密度存储阵列及纳米尺寸的存储单元中，需要让字线及位线电压在待机时准备好以进行快速及正确的读取操作。然而，此设计需求增加了待机时的电流消耗，其会影响具有有限电池电源的移动装置的电源需求。

一个范例待机升压器系统的设计需求是产生稳定的读取电压VRD，其是大于待机时的供应电压VDD。然而，因为以下所描述的原因，并无法稳定的产生读取电压VRD。

此升压器系统包括一侦测器及一电荷升压电路。RDPWR是一个与许多装置连接的大节点，且会因为大负载及大的漏电流而产生问题。然而，正确的读取操作是需要稳定的读取电压。

此升压器电路包括一个较弱的电荷升压器，其周期性的由信号ENPMP致能。此较弱的电荷升压器会在当在节点RDPWR所侦测到的电压小于目标读取电压VRD时被启动。于待机等待一读取命令时，由于以下所描述的电压阵测器的正确性以及自电荷升压器的电流脉冲等问题，造成在节点RDPWR的电压变动是很大的。

此升压器电路也包括一个较强的电荷升压器。于一读取操作时，两个电荷升压器皆被致能以支持自节点RDPWR的读取电流。当此集成电路接受一读取命令后，此ENRD信号致能此电荷升压器。

一电压侦测器侦测RDPWR节点上的电压。当在节点RDPWR所侦测到的电压因为RDPWR节点的电荷泄漏而小于预期读取电压VRD时，则信号ENPMP会致能较弱的电荷升压器以弥补在此RDPWR节点所泄漏的电荷。

RDPWR节点是一个侦测后更新的范例。于更新阶段中，RDPWR节点与一位调节的电荷升压器输出耦接，且持续地升压。假如RDPWR节点的电压上升得太快或是电压侦测器的反应时间太久，则此ENPMP脉冲宽度或许会太长。造成RDPWR节点的电压严重地超过太多。其波形则会具有较大的锯齿状。

此电压侦测器使用基纳二极管或是电阻性分压器以将RDPWR节点上的电压VRDPWR转换成小于供应电压VDD的一电压VDIV。此电压侦测器中的一个比较器会比较电压VDIV与VREF以决定是否要致能此较弱的电荷升压器。然而，基纳二极管或是电阻性分压器两者皆会将由电荷升压器产生的电压电平漏出直流电流。由于持续不间断地使用电荷升压器产生高电压是消耗许多能量的，如此的漏出直流电流会严重地影响此集成电路的待机电流。

此外另一个缺点是，电压侦测器使用基纳二极管会增加工艺成本，且电阻性分压器的较大电阻会占用较大的布局面积、产生较大的寄生电容及具有较慢的反应时间。

发明内容

本发明是揭露一种装置，包括一电荷升压器、一电压转换器及升压器控制逻辑。此电荷升压器具有一电荷升压输出。此电压转换器包括一电容器，该电容器具有一第一终端与该电荷升压输出耦接，以及一第二终端。该电容器将在该第一终端的一第一电压电平转换为在该第二终端的一第二电压电平。此升压控制逻辑致能该电荷升压器响应该第二电压电平。

在一实施例中，该电压转换器阻挡直流电流自该电荷升压输出通过该电压转换器。

在一实施例中，通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差由该电荷升压输出的一目标电压设定。

在一实施例中，通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差以一第一更新速率进行更新，该第一更新速率由该电荷升压输出的一第二更新速率所决定。

本发明的另一目的提供一种方法，包括：

将在与一电荷升压器的一电荷升压输出耦接的一电容器的一第一电容器终端的一第一电压电平转换为在该电容器的一第二电容器终端的一第二电压电平；以及

致能该电荷升压器以响应该第二电压电平。

在一实施例中，该电压转换器阻挡直流电流自该电荷升压输出通过该电压转换器。

在一实施例中，通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差由该电荷升压输出的一目标电压设定。

在一实施例中，通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差以一第一更新速率进行更新，该第一更新速率由该电荷升压输出的一第二更新速率所决定。

本发明的再一目的提供一种装置，其包括一晶体管及一电荷升压电路。此晶体管具有一第一电流承载终端、一第二电流承载终端及一控制终端。此第一电流承载终端与一输出节点耦接以提供一字线读取电压。此第二电流承载终端与一电荷升压电路的一电荷升压输出耦接。该电荷升压电路具有该电荷升压输出且经由该晶体管提供电源至该输出节点。

在一实施例中，该晶体管是一场效晶体管，该第一电流承载终端是一源极，该第二电流承载终端是一漏极，及该控制终端是一栅极。

在一实施例中，该晶体管于一饱和区域中操作。在一实施例中，该电荷升压输出处的电压变动在该输出节点处是减少的。

在一实施例中，自该输出节点的电荷泄漏是由通过介于该晶体管的该第二电流承载终端与该第一电流承载终端间的电流来对应补偿。

在一实施例中，该电荷升压电路包括一第二电荷升压输出与该晶体管的该控制终端耦接。在一实施例中，一电压调节器维持该控制终端处的一控制终端电压。

在一实施例中，该控制终端处的一控制终端电压的一第一更新速率是由该电荷升压输出的一第二更新速率所决定。

本发明的又一目的提供一种方法，包括：

该一晶体管的一饱和区域中操作，该晶体管具有一第一电流承载终端与一输出节点耦接以提供一字线读取电压以及一第二电流承载终端与一电荷升压电路的一电荷升压输出耦接，使得于该电荷升压输出处的电压变动在该输出节点处是减少的。

在一实施例中，该晶体管是一场效晶体管，该第一电流承载终端是一源极，该第二电流承载终端是一漏极，及该控制终端是一栅极。

在一实施例中，自该输出节点的电荷泄漏是由通过介于该晶体管的该第二电流承载终端与该第一电流承载终端间的电流来对应补偿。

一实施例更包含：

通过该电荷升压器维持该控制终端的一控制电压。

一实施例更包含：

以一个由该电荷升压输出决定的更新速率更新该晶体管的一控制终端处的一控制终端电压。

附图说明

本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：

图1显示一存储阵列提供读取电源的一电荷升压器装置的方块示意图。

图2显示图1的电荷升压器装置中的一电压侦测器的电路示意图。

图3显示一个产生图1与图2中控制信号的控制逻辑的电路示意图。

图4显示图1～图3中信号的时序图。

图5显示本发明另一实施例中的一个用于图1中电荷升压系统的电压侦测器的电路示意图。

图6显示本发明一实施例中的一个用于图1中电荷升压系统的电压调节器的电路示意图。

图7显示由电压调节器进行的电压更新的时序图。

图8显示本发明另一实施例中的一个产生图1与图2中控制信号的控制逻辑的电路示意图。

图9显示图1～图2及图8中信号的时序图。

图10显示根据本发明一实施例具有此处所描述的读取电源系统的集成电路的简化示意图。

【主要元件符号说明】

750：集成电路

700：非易失存储阵列

701：列译码器

702：字线

703：行译码器

704：位线

705、707：总线

706：感测放大器/数据输入结构

709：编程、擦除及读取偏压调整状态机构

708：偏压调整供应电压及升压器

711：数据输入线

715：数据输出线

具体实施方式

此处揭露的系统中，是应用电容器以减少自此电荷升压器中所漏出的定直流电流，并会定期地更新如此的电容器。

图1显示一存储阵列提供读取电源的一电荷升压器装置的方块示意图。

如侦测器1及侦测器2的电压侦测器(Detector)并不会侦测RDPWR节点上的电压。而是，这些电压侦测器是侦测PD节点上的电压。此RDPWR与PD节点分别是晶体管M41的漏极终端与源极终端的电压。在所示的实施例中，晶体管M41是一个场效晶体管。在其他的实施例中，晶体管M41是一个双极结晶体管。

只要晶体管M41保持在饱和区域中操作，在RDPWR节点上的电压是相对不会受到PD节点电压变动的影响。在饱和区域中，其是当一特定栅极电压下漏极电压会超过饱和漏极电压。使用物理的名词解释，即在饱和区域中介于源极与漏极间的通道至少被漏极终端夹断。

在RDPWR节点上的电压可以约略地计算为，VRDPWR～VVG-VTN(M41)，其中VTN是一特定晶体管的开启阈值电压。VG节点则保持在一个定电压。VG节点的电压稳定性是维持晶体管M41在饱和特性区域中的稳定特性。VG节点的电压是被规范的而不是侦测后更新，其可以改善在替代地侦测后更新方案下因为侦测器准确性所产生的问题。

与VG节点连接的电容C1在大部分时间是浮接的。VG节点仅与一些地方连接，且自VG节点的漏电流(图中显示为I_Leak1)可以被控制的很小。因此，VG节点的电压变动也是很小的。

假如ENVG信号关闭的话，也会关闭切换开关S41及与PG节点和VG节点解除连接，则VG节点并不再和任何已知的电压连接，且保留VG节点浮接。在VG节点的电压VVG由残留在电容器C1中的电荷维持且因为电流源I_Leak1而慢慢地减少。假设电流源I_Leak1是定值，VVG＝VVG(于时间t0时)-(I_Leak1/C1*t)，其中时间t＝0是ENVG信号关闭、关闭切换开关S41及与PG节点和VG节点解除连接的时间，且t是自t＝0的浮动区间。VVG(于时间t0时)＝VPG。

VVG的最小电压是发生在ENVG信号每一次的上升边缘时。VVG的变动ΔVVG＝VVG(最大值)-VVG(最小值)＝(I_Leak1/C1*t121)，时间t121显示于图7中。范例值为：I_Leak1＜1nA，C1＝10pf，t121＝200μs.ΔVVG＜0.02V，其是一个非常小的变动(在图4及图9中的VG波型图是在电压轴上迭置)。一个VG电压的范例是大约为6V，所以其变动仅为约0.33％。

电流源I_Leak1和I_Leak2代表寄生结及/或装置关闭时的漏电流。自VRDPWR节点的漏电流I_Leak2大小是远大于VG节点的漏电流I_Leak1。由I_Leak2代表的电荷泄漏由在PD节点与地之间的电容器C2所充电的电荷取代。漏电流I_Leak1可以通过限制VG节点的连接而控制地很小。I_Leak2大小是大约为漏电流I_Leak1的3个数量级或更多，因为VRDPWR节点与上千个X译码器连接以读取字线。

RDPWR节点的电压通过此电荷取代而保持定值且RDPWR节点则是与承受漏电及电荷升压的重复循环的PD节点分离。

电容器C1与C2两者皆定期地更新。两个升压器(Pump)进行此更新功能。电荷升压器1(Pump1)经由调节器(Regulator)1对VG节点及连接至VG节点的电容器C1更新。电荷升压器2(Pump2)对PD节点及连接至PD节点的电容器C2更新。在另一实施例中，使用单一升压器进行电容器C1与C2的更新功能。

电压侦测器1侦测PD节点的电压。响应自电压侦测器1的输出信号DET1，电荷升压器2(Pump2)更新PD节点。此外，响应自电压侦测器1的输出信号DET1，计数器(Counter)会对更新PD节点及电容器C2的计数加1。在一实施例中，于每八次更新电容器C2之后，电容器C1由电荷升压器1(Pump1)更新。于每八次更新电容器C2之后，计数器的计数到达7，之后由计数器产生信号CNT8而更新电容器C1，且此计数器的计数复位为0。在其他的实施例中，可以使用不是8的数目，或是与电容器C2无关的定时器。之后，电容器C1由电荷升压器1(Pump1)更新。于产生信号CNT8之后，控制逻辑产生升压致能信号ENPMP1以开启电荷升压器1(Pump1)且产生信号ENVG以关闭切换器S41。

电荷升压器1及电荷升压器2分别由各自的致能信号ENPMP1及ENPMP2致能。

晶体管M42在此电路准备好进行读取操作时被开启。此集成电路离开待机模式且信号ENRD开启。晶体管M42具有较晶体管M41更强的驱动能力，提供读取电流至RDPWR。

图2显示图1的电荷升压器装置中的电压侦测器1的电路示意图。

此电压侦测器1(Detector1)使用电容器C3以执行将RDPWR节点的电压转换至DIV节点的电压。此电容器并不会消耗任何直流电流。图2显示的电压侦测电路的特性会根据图4的时序图加以解释，其显示t1到t4的时序区间。时序区间t1与t2远大于时序区间t3与t4。

基本上，t1、t4及t5具有相同更新电容器C1及C3的目的。然而，其具有不同的触发来源与时序间隔。电容器C2也在t4阶段时被充电。

t1及t4的频率宽度在某些实施例中是定值。T5的频率宽度则是根据有多少读取命令自外部发出而调整。

时序区间t1是一初始阶段其可以自零伏特开始对电容器C1及C3充电。于图4中的时序区间t1中，电容器C3被更新。因为响应信号RFSH3切换开关S53被关闭，所以DIV节点与地连接，且N2节点与RDPWR节点连接。电容器C3被充电至目标读取电压VRD。

于图4中的时序区间t2中，自PD节点产生漏电流。N2节点与PD连接(显示为VPD)因为响应信号RFSH的互补中间切换开关被关闭，且在时序区间t2结束时因为响应信号DETN的互补切换开关S51被关闭，使得VN2＝VPD～VP1且VDIV～VDET1。之后，VDET1、ENPMP2及DETN信号变成高电平而切换开关S51被关闭。VN2然后下降至～VPD-VTP。此VN2～VPD-VTP的关系仍维持正确。

因为响应信号RFSH3切换开关S53被开启，所以DIV节点与地解除连接，且N2节点与RDPWR节点解除连接。

在此组态下，DIV节点的电压VDIV如下，其中V2是节点N2的电压，而VRD是目标读取电压其设定为于时间t1时通过电容器C3的电压：

VDIV＝V2*(C3/(C3+C_parasitic))-VRD

因为电容C_parasitic与电容C3相比是相当小可以忽略的，DIV节点的电压VDIV可以近似如下：

VDIV～V2-VRD

对电荷升压器2(Pump2)的控制信号是关闭的，使得EN2＝0(或ENPMP2＝0)。因为自PD节点产生漏电流，PD节点的电压下降。如此电荷泄漏由图1中于晶体管M41源极终端的I_Leak2所代表。

自PD节点产生漏电流继续直到DIV节点的电压VDIV掉到由具有VDIV和VDET1两者电压为输入的电压比较器所侦测的VDET1之下。另一种表示的方式为节点PD的电压VPD(其相当于节点N2的电压VN2)掉到VP1之下，其中VP1＝VDET1+VRD。电压VP1代表电压比较器输入VDET1与目标读取电压VRD的总和，VRD设定为于时间t1时通过电容器C3的电压。

于图4中的时序区间t3中，电容器C2被更新。对电荷升压器2(Pump2)的控制信号是开启的，使得EN2＝1(或ENPMP2＝1)。因为响应信号DETN的互补切换开关S51被开启，所以将PD节点与N2节点解除连接。而响应信号DETN的切换开关S52被开启，将N2节点与一例如是电流镜的电流源耦接，此电流镜晶体管的栅极与一供应电压连接，或单纯与电阻连接。N2节点的电压VN2变成PD节点的电压VPD-VTP(晶体管阈值电压)。

同时于时序区间t3中，因为电荷升压器2(Pump2)被致能，在PD节点的电压增加，直到电压比较器决定VDIV＞VDET1为止。另一种表示此条件的方式为，PD节点的电压VPD＝V2(N2节点的电压)+VTP(晶体管阈值电压)超过了电压VP2，其中电压VP2＝VDET1+VRD+VTP。电压VP2代表电压比较器输入VDET1、目标读取电压VRD与晶体管阈值电压的总合，此目标读取电压于时间t1时被设定通过电容C3的电压。VDET1决定图4中PD节点的最小电压(VP1)。在某些实施例中，VDET1的范围在0.2～1V之间。VDET1是此电容器的参考电压。在一实施例中，VDET1是具有DIV节点及NMOS阈值电压VTN做为输入的比较器的输出。

当此条件被满足之后，时序区间t3结束。电荷升压器2(Pump2)的控制信号关闭，使得EN2＝0(或ENPMP2＝0)。因为电荷泄漏的缘故，PD节点的电压再度逐渐减少直到此电压侦测器再次启动电荷升压器2(Pump2)为止。P型晶体管M51帮助决定介于VP1与VP2(图4中)间的电压差。VP1与VP2分别代表PD节点的低电压与高电压值。于漏电一段时间后，PD节点具有VP1电压，且于电荷升压器2(Pump2)进行更新后，PD节点具有VP2电压。

电荷升压器2(Pump2)的控制信号关闭，使得EN2＝0(或ENPMP2＝0)。因为电荷泄漏的缘故，PD节点的电压再度逐渐减少直到此电压侦测器再次启动电荷升压器2(Pump2)为止。P型晶体管M51决定介于VP1与VP2(图4中)间的电压差。P型晶体管M51可以由例如是二极管或是N型晶体管其他装置取代来决定介于VP1与VP2间的电压降。

于时序区间t3结束时，VN2～VP1；VPD～VN2+VTP～VP1+VTP＝VP2。则切换开关S51再度变成通路，使得VN2快速被升压至VPD＝VP1+VTP。

于时序区间t3结束之后，重复进行时序区间t2与t3，且偶尔使用时序区间t4取代t3。

时序区间t4是由当图1中的计数器触发时周期性地发生。在某些实施例中，t1＞t4。于时序区间t4时，电荷升压器1由ENPMP1＝1致能。ENPMP1的脉冲宽度由延迟组件D61决定。电荷升压器1及电荷升压器2两者皆启动以更新电容器C3。为了更新电容器C3，开启切换开关S53及S54，且关闭切换开关S51及S52。在某些实施例中，t4＜＜t2。

t5由一外部读取命令触发。于时序区间t5时，此电路准备好进行读取操作且信号ENRD被开启。于读取操作之后，此电路回到待机。于时序区间t5之后，此系统回到t2。此系统的待机状态为t2、t3及t4。

在其他的实施例中，此电压侦测器是独立的电压侦测器且不会消耗直流电。此电压侦测器可以使用于不是待机电荷升压系统的其他系统中。

在另一实施例中，一个单一电压侦测点就足够了。因此不需要切换开关S51及S52。

图3显示一个产生图1与图2中控制信号的控制逻辑的电路示意图。

控制逻辑310产生信号RFSH3以将图2中的电容器C3进行更新，信号ENPMP1以致能电荷升压器1，及信号ENDET2以致能电压侦测器2。此三个为个别的充分条件。

首先，来自图1中计数器的信号CNT8指示电荷升压器1被致能。这三个所产生信号的脉冲宽度由延迟组件D61来决定。

其次，具有一电压开启复位POR信号。

之后，此集成电路准备好进行读取操作。此集成电路离开待机模式，且信号ENRD被开启。于读取操作之后，此电路回到待机。

在控制逻辑320，开启图1中切换开关S41的信号ENVG于致能电荷升压器1的信号ENPMP1产生后再经过延迟组件产生一段延迟后被产生。

在控制逻辑330，一个2选1的多任务器选取信号DET1与DET2之一以响应选择信号ENDET2。此多任务器输出信号为信号ENPMP2。是否致能电荷升压器2是由电压侦测器1或电压侦测器2的输出来决定，例如电荷升压器2是由致能电压侦测器2的信号ENDET2所选取。

在控制逻辑340，当信号ENPMP2致能电荷升压器2，且电容器C2未被更新，会产生信号DETN以开启图2中的切换开关S51。

图4显示图1～图3中信号的时序图，且会搭配图2来进行讨论。

图5显示本发明另一实施例中的一个用于图1中电荷升压系统的电压侦测器的电路示意图。

具体而言，图5中显示的电压侦测器是图1中的电压侦测器2的一个范例。

切换开关S101由ENDET2信号开启。切换开关S101将节点PD与具有分压器的电流I101通过串联的电阻R102与R101连接至地。此中间节点与晶体管的栅极连接，而此晶体管的漏极与地连接，源极与电流源和输出信号DET2的放大器连接。

此电压侦测器2于ENDET2致能此电压侦测器2时消耗电荷升压器电流。如此会对待机电流的消耗产生影响。然而，因为ENDET2致能信号被限制在一个短时间内t4＜＜t3(例如，图4中的t4与t3)，其平均功率消耗可以是很小的。如此对其他总是要消耗电荷升压器电流的电压侦测器是一种改进。

因为以上的理由，通过分压器电路的电流可以更大一些，其导致了更快的反应时间。

分压器电路的电流I101＝VPD/(R101+R102)。因为电流可以更大，电阻R101和R102可以更小。这些电阻的布局面积也可以跟着缩小，同时电阻的寄生电容也跟着缩小。

此电压侦测器2的侦测器电平是VDET2。

VDET2＝VTN*(1+(R102/R101))。假如VPD＜VDET2，则VDET2＝1。否则，VDET2＝0。

图6显示本发明一实施例中的一个用于图1中电荷升压系统的电压调节器的电路示意图。

调节器1是一个电压产生器。PF节点是直接自电荷升压器1的输出，所以PF节点的电压是不稳定的。PF节点的电压，VPF，具有较大的波纹，且会跟着供应电压VCC或温度的变动而变动。此电压调节器将PF节点的不稳定电压VPF改变为PG节点的稳定电压VPG。

PF节点的输入电压，VPF，是电荷升压器1的输出。此PG节点的电压VPG的输出电压为：

于图4中的时序区间t4，VPG＝VREF11*(1+(R112/R111))。

VREF11可以由能隙参考电压产生器产生。

一个运算放大器具有反向输入与VREF11连接，一非反向输入与一回授路径连接，及一输出与p型晶体管的栅极连接。p型晶体管的源极与PF节点连接，漏极与PG节点连接。PG节点通过串联的电阻R112与R111和地连接。介于串联的电阻R112与R111间的节点与此运算放大器的非反向输入连接。

图7显示由电压调节器进行的电压更新的时序图。PG节点的电压VPG是由上述方式决定。所以VG节点更新至电压VPG只要ENPMP1的脉冲宽度足够宽的话。开启PG和VG节点间切换开关S41的信号ENVG于VPG设定至所预期的电压后应该开启。

因此，电容器C1由此调节器更新，且电容器C2由侦测后更新进行更新。因为RDPWR节点上的电压可以约略为～VVG-VTN假如晶体管M41保持在饱和区域，此VPD的锯齿波形变得不重要。

图8显示本发明另一实施例中的一个产生图1与图2中控制信号的控制逻辑的电路示意图。

在此实施例中的控制逻辑，当每一次对电容器C2进行更新时，也会同时对电容器C3进行更新。

控制逻辑510与控制逻辑310类似。然而，控制逻辑510仅产生信号ENPMP1以致能电荷升压器1，而没有产生对图2中的电容器C3进行更新的信号RFSH3，也没有产生致能电压侦测器2的信号ENDET2。

在控制逻辑520，产生信号ENDET2以致能电压侦测器2。控制逻辑520是响应电压开启复位POR信号或是集成电路准备好进行读取操作的信号ENRD且接收信号ENRD。

控制逻辑530系结合控制逻辑330与额外的逻辑以产生信号RFSH3。信号RFSH3是响应信号ENDET2以致能电压侦测器2。信号RFSH3也响应指示电压侦测器1发现应该对电容器C2进行更新的信号ENDET1；信号RFSH3被延迟使得电容器C3于电容器C2进行更新之后的短时间内被更新。

图9显示图1～图2及图8中信号的时序图。

图10显示根据本发明一实施例具有此处所描述的读取电源系统的集成电路的简化示意图。

集成电路750包括一内存阵列700。一字线译码器701与沿着存储阵列700列方向安排的多条字线702耦接且电性沟通。位线(行)译码器703与沿着存储阵列700行方向安排的多条位线704耦接且电性沟通。地址是由总线705提供给字线译码器701及位线译码器703。方块706中的感测电路(感测放大器)与数据输入结构经由数据总线707与位线译码器703耦接。数据由集成电路750上的输入/输出端口提供给数据输入线711，或者由集成电路750其他内部/外部的数据源，输入至方块706中的数据输入结构。其他电路可以包含于集成电路750之内，例如泛用目的处理器或特殊目的应用电路，或是模块组合以提供由内存阵列700所支持的系统单芯片功能。数据由方块706中的感测放大器，经由数据输出线715，提供至集成电路750上的输入/输出端口，或提供至集成电路750内部/外部的其他数据终端。

在本实施例中所使用的控制器709是使用了偏压调整状态机构，并控制了由电荷升压电路、偏压电路电压及电流源708的应用，以提供例如读取、编程、擦除、擦除验证、以及编程验证调整偏压的电压及/或电流至字线及位线。该控制器709可利用特殊目的逻辑电路而应用，如熟习该项技艺者所熟知。在替代实施例中，该控制器709包括了通用目的处理器，其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一实施例中，该控制器709是由特殊目的逻辑电路与通用目的处理器组合而成。

虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其他替换方式及修改样式将为熟习此项技艺之人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式系意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (21)

1.一种待机电荷升压器装置，包含：

一电荷升压器，具有一电荷升压输出；

一电压转换器，包括一电容器，该电容器具有：

一第一终端与该电荷升压输出耦接；以及

一第二终端，

其中该电容器将在该第一终端的一第一电压电平转换为在该第二终端的一第二电压电平；以及

升压控制逻辑，响应该电压转换器的该第二电压电平以致能该电荷升压器。

2.根据权利要求1所述的装置，其中该电压转换器阻挡直流电流自该电荷升压输出通过该电压转换器。

3.根据权利要求1所述的装置，其中通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差由该电荷升压输出的一目标电压设定。

4.根据权利要求1所述的装置，其中通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差以一第一更新速率进行更新，该第一更新速率由该电荷升压输出的一第二更新速率所决定。

5.一种提供待机电荷升压的方法，包含：

将在与一电荷升压器的一电荷升压输出耦接的一电容器的一第一电容器终端的一第一电压电平转换为在该电容器的一第二电容器终端的一第二电压电平；以及

响应该第二电压电平以致能该电荷升压器。

6.根据权利要求5所述的方法，其中一电压转换器阻挡直流电流自该电荷升压输出通过该电压转换器。

7.根据权利要求5所述的方法，其中通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差由该电荷升压输出的一目标电压设定。

8.根据权利要求5所述的方法，其中通过该电容器的介于该第一电压电平与该第二电压电平之间的一电压差以一第一更新速率进行更新，该第一更新速率由该电荷升压输出的一第二更新速率所决定。

9.一种待机电荷升压器装置，包含：

一晶体管，具有：

一第一电流承载终端，与一输出节点耦接，以提供一字线读取电压；

一第二电流承载终端，与一电荷升压电路的一电荷升压输出耦接；以及

一控制终端；以及

该电荷升压电路，具有该电荷升压输出且经由该晶体管提供电源至该输出节点。

10.根据权利要求9所述的装置，其中该晶体管是一场效晶体管，该第一电流承载终端是一源极，该第二电流承载终端是一漏极，该控制终端是一栅极。

11.根据权利要求9所述的装置，其中该晶体管于一饱和区域中操作。

12.根据权利要求9所述的装置，其中该晶体管于一饱和区域中操作使得于该电荷升压输出处的电压变动在该输出节点处是减少的。

13.根据权利要求9所述的装置，其中自该输出节点的电荷泄漏是由通过介于该晶体管的该第二电流承载终端与该第一电流承载终端间的电流来对应补偿。

14.根据权利要求9所述的装置，其中该电荷升压电路包括一第二电荷升压输出与该晶体管的该控制终端耦接。

15.根据权利要求9所述的装置，其中该电荷升压电路包括一第二电荷升压输出与该晶体管的该控制终端耦接，及一电压调节器维持该控制终端处的一控制终端电压。

16.根据权利要求9所述的装置，其中该控制终端处的一控制终端电压的一第一更新速率是由该电荷升压输出的一第二更新速率所决定。

17.一种提供待机读取电压的方法，包含：

该一晶体管的一饱和区域中操作，该晶体管具有一第一电流承载终端与一输出节点耦接以提供一字线读取电压以及一第二电流承载终端与一电荷升压电路的一电荷升压输出耦接，使得于该电荷升压输出处的电压变动在该输出节点处是减少的。

18.根据权利要求17所述的方法，其中该晶体管是一场效晶体管，该第一电流承载终端是一源极，该第二电流承载终端是一漏极，及该控制终端是一栅极。

19.根据权利要求17所述的方法，其中自该输出节点的电荷泄漏是由通过介于该晶体管的该第二电流承载终端与该第一电流承载终端间的电流来对应补偿。

20.根据权利要求17所述的方法，更包含：

通过该电荷升压器维持该控制终端的一控制电压。

21.根据权利要求17所述的方法，更包含：

以一个由该电荷升压输出决定的更新速率更新该晶体管的一控制终端处的一控制终端电压。

Images