CN114967814B - 一种具备启动检测的高psrr混合型ldo电路 - Google Patents

一种具备启动检测的高psrr混合型ldo电路 Download PDF

Info

Publication number
CN114967814B
CN114967814B CN202210388511.XA CN202210388511A CN114967814B CN 114967814 B CN114967814 B CN 114967814B CN 202210388511 A CN202210388511 A CN 202210388511A CN 114967814 B CN114967814 B CN 114967814B
Authority
CN
China
Prior art keywords
circuit
signal
voltage
ldo
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210388511.XA
Other languages
English (en)
Other versions
CN114967814A (zh
Inventor
王正来
罗宇轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202210388511.XA priority Critical patent/CN114967814B/zh
Publication of CN114967814A publication Critical patent/CN114967814A/zh
Application granted granted Critical
Publication of CN114967814B publication Critical patent/CN114967814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明公开了一种具备启动检测的高PSRR混合型LDO电路，包括差分压控振荡电路、频率比较器、数字控制电路、单刀双执开关阵列电路、PMOS阵列电路以及启动检测电路；其电路原理首先分别在参考电压和LDO输出电压控制下产生两个时钟信号，然后将两个时钟信号转换成PMOS阵列的开关控制信号提供给单刀双执开关，使其控制PMOS阵列的开关状态使得LDO的输出电压得以改变，最后利用LDO输出电压控制压控振荡器形成负反馈回路，使得LDO输出电压与参考电压趋于相等。由此，本发明混合型LDO电路能在无线无源电路中提供启动检测功能，实现电路宽带宽的同时能保证高PSRR性能。

Description

一种具备启动检测的高PSRR混合型LDO电路
技术领域
本发明属于CMOS电源管理芯片技术领域，具体涉及一种具备启动检测的高PSRR混合型LDO电路。
背景技术
在CMOS电源管理芯片领域，LDO(Low Dropout Regulator，低压差线性稳压器)占有了大多数的应用场景。在无线供电系统电路领域，无线供电由于是交流信号，对LDO的PSRR的要求较高；其次，无线供电由于上电具有间断性，导致下级电路需要启动检测，所以要求LDO在无线供电系统电路中有启动检测功能。
数字LDO(DLDO)具有低电压下仍能保证高性能的能力，所以适合将其运用在无线供电领域，但是相比较于模拟LDO(ALDO)，DLDO的瞬态响应时间比较慢，且PSRR性能较差。而基于压控振荡器的DLDO能够实现快速地瞬态响应，所以在近些年被研究设计越来越多，比如在2018年的IEEE JOURNAL OF SOLID-STATE CIRCUITS期刊中第54卷的第109页到120页中的文献《A Fully Integrated Digital LDO With Built-In Adaptive Sampling andActive Voltage Positioning Using a Beat-Frequency Quantizer》提出了一种DLDO，其在0.6～1.2V的低电压下仍能保持快速的瞬态响应，然而PSRR却在1MHz时为-38dB，性能仍然不够理想。
ALDO与DLDO的优势互补，将其结合起来的混合型LDO逐渐成为热门的方向，比如在2021年一月的IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-Ⅱ期刊中第68卷的第24页到第29页中的文献《Review of Analog-Assisted-Digital and Digital-Assisted-Analog Low Dropout Regulators》中提出了一种混合型LDO，提供了数字辅助模拟LDO和模拟辅助数字LDO的两种新型的混合型LDO架构，在低输入电压与低功耗领域，模拟辅助数字LDO能够实现快响应速度和高PSR，数字辅助模拟LDO能够实现比模拟LDO更好的快速瞬态响应。
总体来说，在无线供电领域，LDO在低电压下需要有高PSRR的性能，并且具有启动检测的能力。基于压控振荡器的DLDO可实现启动检测的能力，但是DLDO的一个缺点是PSRR性能不理想，而无线供电的交流信号较为显著，所以需要对其进行优化，而对基于压控振荡器的混合型LDO优化设计是一个比较合理的研究方向。
发明内容
鉴于上述，本发明提供了一种具备启动检测的高PSRR混合型LDO电路，能在无线无源电路中提供启动检测功能，实现电路宽带宽的同时能保证高PSRR性能。
一种具备启动检测的高PSRR混合型LDO电路，包括：
差分压控振荡电路，用于接收输入的差分电压，并将差分电压转换为频率信号，从而输出两路对应频率的时钟信号；
频率比较器，基于上述两路时钟信号分别进行计数，从而输出一路反映计数差值的数字信号；
数字控制电路，基于所述数字信号利用查找表找出其对应非线性关系的参考信号，进而对参考信号进行逻辑运算处理产生一路数字控制信号；
单刀双执开关阵列电路，基于所述数字控制信号来选定一路开关状态，输出所选定开关状态对应的偏置电压信号；
PMOS阵列电路，基于所述偏置电压信号来选定内部PMOS阵列的开关状态，产生对应开关状态的LDO输出电压；
启动检测电路，根据差分压控振荡电路输出其中一路时钟信号的状态变化，产生启动检测信号提供给外部后级电路。
进一步地，所述差分压控振荡电路接收的差分电压，一路为外部给定的基准电压，另一路为PMOS阵列电路产生的LDO输出电压；差分压控振荡电路由两个压控振荡器构成，分别将两路电压转换为频率信号，从而输出两路对应频率的时钟信号F1和F2，其中时钟信号F1的频率即对应基准电压所转换的频率信号，时钟信号F2的频率即对应LDO输出电压所转换的频率信号。
进一步地，所述频率比较器包括全减器、或门以及两个计数器C1和C2，计数器C2的位宽大于计数器C1的位宽，计数器C1的输入端接时钟信号F1，计数器C1的复位端与或门的第一输入端相连，计数器C1的进位端与或门的第二输入端以及全减器的时钟端相连并产生时钟信号CLK，计数器C2的输入端接时钟信号F2，计数器C2的复位端与或门的输出端相连，两个计数器C1和C2的输出端分别接全减器的两个输入端，全减器的输出端生成反映计数差值的数字信号。
进一步地，所述数字控制电路由查找表模块和数字控制模块组成，其中查找表模块用于将频率比较器输出的数字信号转换为对应非线性关系的参考信号，数字控制模块用于对该参考信号进行积分运算后产生一路数字控制信号，其时钟端接时钟信号CLK。
进一步地，所述查找表模块的信号转换逻辑如下：
当x＜M时，输出参考信号值为0；
当M≤x＜N时，输出参考信号值为1；
当x≥N时，输出参考信号值为X；
其中：x为频率比较器输出的数字信号除去最高位后剩余位对应十进制的值，M为给定的大于等于2的正整数，N为给定的大于等于3的正整数且N＞M，X为给定的大于1的正整数。
进一步地，所述单刀双执开关阵列电路通过对两路开关状态进行二选一，输出所选定开关状态对应的偏置电压信号，其中一路接LDO工作电压，另一路接LDO内部偏置电压。
进一步地，所述启动检测电路根据时钟信号F1的状态变化，产生启动检测信号提供给外部后级电路。
本发明在LDO反馈环路中引入非线性查找表，其非线性的特征可增大LDO负反馈环路增益，从而更好地抑制LDO输入电压的纹波，进而提高LDO电路的PSRR性能。同时，本发明将单刀双执开关阵列电路的一路开关状态接内部偏置电路，可以使得PMOS阵列电路中被开启的PMOS管处于饱和区，PMOS管处于饱和区可以将LDO输入电压与LDO输出电压隔离，从而减少纹波对LDO输出电压的影响，PSRR得以提高。
此外，由于无线供电系统工作时，上电可能具有间断性，为了使电路可靠工作，电路需要有具备上电复位及欠压锁定功能的启动检测电路，本发明利用差分压控振荡电路上电时的振荡器频率的变化，设计了启动检测电路，可在电路启动时为下级电路提供上电复位信号，并在电压下降时提供欠压锁定。
附图说明
图1为本发明混合型LDO电路的结构原理示意图。
图2为压控振荡器的结构原理示意图。
图3为PMOS阵列电路的结构原理示意图。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
如图1所示，本发明具备启动检测的高PSRR混合型LDO电路包括：差分压控振荡电路、频率比较器、数字控制电路、单刀双执开关阵列电路、PMOS阵列电路以及启动检测电路，其中：
差分压控振荡电路由两个压控振荡器构成，两个压控振荡器的输入端分别连接参考电压和LDO的输出电压，输出端连接至下一级数字模块的输入端，电源端连接到LDO的输入电压，尾端连接至两个NMOS管组成的电流尾管。
如图2所示，当VLDO_IN电压来时，压控振荡器1和压控振荡器2开始工作振荡，两个压控振荡器的电路相同，每个压控振荡器内部由4个全差分反相器组成，压控振荡器尾端直接连接到两个NMOS管的漏极，其源极都接地；N2管的栅极接偏置电压，保证压控振荡器能够振荡在一定的频率，N1管的栅极接控制电压，压控振荡器1的控制电压接参考电压，压控振荡器2的控制电压接LDO的输出电压；两个压控振荡器的输出端连接至数字端的输入部分，每个振荡的频率与控制端(VREF或LDO_OUT)的电压有关，当PMOS栅极的电压变大时，源漏级的电流就会变小，从而复制到压控振荡器尾管的电流变小，反之则变大；当尾管电流变小时，压控振荡器产生的信号频率变高，反之则变低。
频率比较器由两个计数器、一个全减器、一个或门组成，信号输入端连接到压控振荡器的输出端，计数器1的复位端RST连接复位信号RST，进位端OF信号和复位信号RST经过或门连接至计数器2的复位端。
本实施例中的计数器1位宽为4位，计数器2位宽为10位，计数器1的输入端连接至参考电压控制的压控振荡器输出端，计数器2的输入端连接至LDO输出电压控制的压控振荡器输出端，计数器1的复位端RST连接复位信号RST，进位端OF信号和复位信号RST经过或门连接至计数器2的复位端，计数器1的输出端和计数器2的输出端连接至全减器的输入端。计数器1的进位信号作为全减器的时钟信号。当复位信号来临后，计数器1和计数器2的计数归0，每次压控振荡器的时钟信号上升沿来临后，CNT将加1；当计数器1溢出后，进位信号OF置1，并将进位信号OF和计数器1、计数器2的CNT信号输入到下一级的全减器输入端。
全减器的IN1连接至计数器1的CNT，全减器的IN2连接至计数器2的CNT，并且CLK端连接至计数器1的OF。本实施例中全减器的输出端为位宽11位的OUT，当IN1的数字信号值大于IN2的数字信号值时，OUT的最高位为1，其余位为IN1与IN2的数值差；当IN1端的数字信号值小于IN2端的数字信号值时，OUT的最高位为0，其余位为IN2与IN1的数值差，连接至下级的查找表模块。
数字控制电路包含查找表模块和数字控制模块，当复位信号来临后，数字控制模块会复位到一个初始值；当OF信号上升沿来临时，数字控制模块根据全减器OUT的值输出一个与OUT值呈线性关系的数字信号来控制单刀双执开关阵列电路的状态。查找表模块内设置有一个非线性函数，在本实施例中若全减器的OUT信号除了最高位外信号小于2时，数字控制模块输出不变；若全减器的OUT信号除了最高位外信号大于5时，数字控制模块的输出增益从单位增益变为2倍输出；若全减器的OUT信号除了最高位外信号在2到5之间时，数字模块的输出增益为单位增益。数字控制模块的DOUT端位宽为12bits，输出到单刀双执开关阵列电路的CTRL端。
单刀双执开关阵列电路由多组单刀双掷开关组成，单刀双执开关阵列电路的控制输入端连接至数字控制模块的输出端，模拟信号第一输入端连接到偏置电路，第二输入端连接至LDO的电源输入端，单刀双执开关阵列电路输出端连接至PMOS阵列电路的开关输入端。
本实施例单刀双执开关阵列电路包括偏置电压模块和10组单刀双执开关，10组单刀双执开关每一组的电路都相同，由一个反相器和两个传输门组成。当单刀双执开关的CTRL端为1时，单刀双执开关的STATE_O端输出偏置电压；当CTRL端为0时，单刀双执开关的STATE_O端输出VLDO_IN，单刀双执开关的STATE_O端与下一级的PMOS阵列的栅极相连。
PMOS阵列电路的输入端连接至单刀双执开关阵列电路的输出端，其输出端连接至差分压控振荡电路的一端输入，同时其输出端作为LDO的输出电压。
本实施例中PMOS阵列电路包括10组PMOS管阵列，其中第10组PMOS管阵列有210个PMOS管组成；如图3所示，每组PMOS管的栅极连接到对应单刀双执开关的输出端，漏极连接到负载电容作为LDO的输出LDO_OUT，并连接到压控振荡器2的输入端LDO_OUT，源极连接到VLDO_IN。当单刀双执开关的STATE_O端的值越大时，PMOS阵列中PMOS管关断的越多，则LDO_OUT的值越小；当单刀双执开关的STATE_O端的值越小时，PMOS阵列中PMOS管关断的越少，则LDO_OUT的值越大；当单刀双执开关的STATE_O端的值不变时，LDO_OUT的值保持不变。
启动检测电路的输入端连接至压控振荡器1的输出端，输出端为启动检测端START产生启动检测信号提供给后级电路。在无线供电时，上电具有间断性，压控振荡器供电电压增大到工作电压时，压控振荡器会开始振荡。此时，压控振荡器1开始的振荡信号F_REF可作为启动检测电路的输入信号，输出端START则会输出启动检测信号，并且每次电源上电时都可作为启动检测电路的输入信号。
本发明混合型LDO电路能实现高PSRR性能的原理是：由单刀双执开关的STATE2端连接电压偏置电路，使得PMOS阵列中开启的PMOS管处于饱和区，由于PMOS的源极连接输入电源，无线供电会带来AC信号；当PMOS管处于饱和区时，可将PMOS的源极和漏极隔离开，防止AC信号进入漏极，使得LDO输出的PSRR性能高。
由此可见，本发明通过压控振荡器电路设计与将PMOS开启管处于饱和区的方案，来实现启动检测功能和高PSRR性能。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (5)

1.一种具备启动检测的高PSRR混合型LDO电路，其特征在于，包括：
差分压控振荡电路，用于接收输入的差分电压，并将差分电压转换为频率信号，从而输出两路对应频率的时钟信号；所述差分压控振荡电路接收的差分电压，一路为外部给定的基准电压，另一路为PMOS阵列电路产生的LDO输出电压；差分压控振荡电路由两个压控振荡器构成，分别将两路电压转换为频率信号，从而输出两路对应频率的时钟信号F1和F2，其中时钟信号F1的频率即对应基准电压所转换的频率信号，时钟信号F2的频率即对应LDO输出电压所转换的频率信号；
频率比较器，基于上述两路时钟信号分别进行计数，从而输出一路反映计数差值的数字信号；
数字控制电路，基于所述数字信号利用查找表找出其对应非线性关系的参考信号，进而对参考信号进行逻辑运算处理产生一路数字控制信号；
单刀双执开关阵列电路，基于所述数字控制信号来选定一路开关状态，输出所选定开关状态对应的偏置电压信号；
PMOS阵列电路，基于所述偏置电压信号来选定内部PMOS阵列的开关状态，产生对应开关状态的LDO输出电压；
启动检测电路，根据差分压控振荡电路输出其中一路时钟信号F1的状态变化，产生启动检测信号提供给外部后级电路。
2.根据权利要求1所述的混合型LDO电路，其特征在于：所述频率比较器包括全减器、或门以及两个计数器C1和C2，计数器C2的位宽大于计数器C1的位宽，计数器C1的输入端接时钟信号F1，计数器C1的复位端与或门的第一输入端相连，计数器C1的进位端与或门的第二输入端以及全减器的时钟端相连并产生时钟信号CLK，计数器C2的输入端接时钟信号F2，计数器C2的复位端与或门的输出端相连，两个计数器C1和C2的输出端分别接全减器的两个输入端，全减器的输出端生成反映计数差值的数字信号。
3.根据权利要求2所述的混合型LDO电路，其特征在于：所述数字控制电路由查找表模块和数字控制模块组成，其中查找表模块用于将频率比较器输出的数字信号转换为对应非线性关系的参考信号，数字控制模块用于对该参考信号进行积分运算后产生一路数字控制信号，其时钟端接时钟信号CLK。
4.根据权利要求3所述的混合型LDO电路，其特征在于：所述查找表模块的信号转换逻辑如下：
当x＜M时，输出参考信号值为0；
当M≤x＜N时，输出参考信号值为1；
当x≥N时，输出参考信号值为X；
其中：x为频率比较器输出的数字信号除去最高位后剩余位对应十进制的值，M为给定的大于等于2的正整数，N为给定的大于等于3的正整数且N＞M，X为给定的大于1的正整数。
5.根据权利要求1所述的混合型LDO电路，其特征在于：所述单刀双执开关阵列电路通过对两路开关状态进行二选一，输出所选定开关状态对应的偏置电压信号，其中一路接LDO工作电压，另一路接LDO内部偏置电压。
CN202210388511.XA 2022-04-13 2022-04-13 一种具备启动检测的高psrr混合型ldo电路 Active CN114967814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210388511.XA CN114967814B (zh) 2022-04-13 2022-04-13 一种具备启动检测的高psrr混合型ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210388511.XA CN114967814B (zh) 2022-04-13 2022-04-13 一种具备启动检测的高psrr混合型ldo电路

Publications (2)

Publication Number Publication Date
CN114967814A CN114967814A (zh) 2022-08-30
CN114967814B true CN114967814B (zh) 2023-02-03

Family

ID=82977244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210388511.XA Active CN114967814B (zh) 2022-04-13 2022-04-13 一种具备启动检测的高psrr混合型ldo电路

Country Status (1)

Country Link
CN (1) CN114967814B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202426B (zh) * 2022-09-16 2023-02-14 中国电子科技集团公司第十四研究所 一种数字ldo电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676721A (zh) * 2012-09-05 2014-03-26 英飞凌科技股份有限公司 具有自适应线性化的传感器电流接口收发器
CN107562106A (zh) * 2017-09-05 2018-01-09 华大半导体有限公司 一种超低功耗高可靠性电源管理设计及实现方法
CN108415502A (zh) * 2018-03-28 2018-08-17 东南大学 一种无有限周期震荡的数字线性稳压电源及稳压方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10635124B2 (en) * 2017-04-11 2020-04-28 Intel Corporation Adaptive digital controller including linear and non-linear control mechanism
EP3591435B1 (en) * 2018-07-02 2022-08-10 NXP USA, Inc. Communication unit, integrated circuit and method for clock distribution and synchronization
US11082052B2 (en) * 2019-10-11 2021-08-03 Texas Instruments Incorporated Frequency lock loop circuits, low voltage dropout regulator circuits, and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676721A (zh) * 2012-09-05 2014-03-26 英飞凌科技股份有限公司 具有自适应线性化的传感器电流接口收发器
CN107562106A (zh) * 2017-09-05 2018-01-09 华大半导体有限公司 一种超低功耗高可靠性电源管理设计及实现方法
CN108415502A (zh) * 2018-03-28 2018-08-17 东南大学 一种无有限周期震荡的数字线性稳压电源及稳压方法

Also Published As

Publication number Publication date
CN114967814A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US8441382B2 (en) Current steering DAC with switched cascode output current source/sink
CN114967814B (zh) 一种具备启动检测的高psrr混合型ldo电路
CN110311562A (zh) 一种直流-直流变换器
CN102291103A (zh) 动态体偏置型c类反相器及其应用
US20070285144A1 (en) Delay line with delay cells having improved gain and in built duty cycle control and method thereof
US10348305B2 (en) Level shift circuit
CN108418418A (zh) 一种用于mos管本体偏置的自适应双向电荷泵动态调节器
CN109586694B (zh) 一种高速低功耗的比较器电路
CN109765959B (zh) 基于时间数字采样的低压差稳压电路
WO2020151540A1 (zh) 一种电荷泵电路以及控制电荷泵电路的纹波电压的方法
Ji et al. A Fully-Digital LDO with Adaptive Clock and Double-Edge-Triggered Shift Register for Quick Response
Shi et al. A self-clocked binary-seaching digital low-dropout regulator with fast transient response
CN114884491A (zh) 一种比较器电路、芯片和电子设备
US20200328732A1 (en) Semiconductor device
CN115085726A (zh) 环形压控振荡器
CN110380602A (zh) 一种基于软启动的直流-直流变换器
Kushwaha et al. A Wide-Range Low Voltage Wilson Current Mirror based Reflected-Output for Swift and Cost-effective Level Shifter
CN219676899U (zh) 参考电压控制的等化输入数据缓冲电路
US20240192720A1 (en) Phase shifted clock generator
CN112953504B (zh) 电平转换电路
CN110690890B (zh) 一种电平移位电路
Song et al. An Ultra-Fast Transient Digital-LDO with Adaptive Rising-Edge Logic Control
Jung et al. Design of a temperature-insensitive digitally-controlled oscillator for on-chip reference clock
Bernardo et al. 0.5 V output digital low dropout (DLDO) voltage regulator with VCO-based digital feedback loop
CN108448893B (zh) 一种基于占空比的动态斜坡补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant