CN115085726A - 环形压控振荡器 - Google Patents
环形压控振荡器 Download PDFInfo
- Publication number
- CN115085726A CN115085726A CN202110280504.3A CN202110280504A CN115085726A CN 115085726 A CN115085726 A CN 115085726A CN 202110280504 A CN202110280504 A CN 202110280504A CN 115085726 A CN115085726 A CN 115085726A
- Authority
- CN
- China
- Prior art keywords
- transistor
- bias
- module
- ring
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 26
- 230000003321 amplification Effects 0.000 claims abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 11
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种环形压控振荡器，其包括首尾相连电流源负载其具有共源放大器的若干个环形振荡模块、为电流源负载提供偏置且一端与奇数级环形振荡模块相连的偏置模块、和改善偏置模块电路增益且与偏置模块另一端相连的运算放大模块。本发明的优点是：电路结构简单，具有较高的电源抑制比，非常适合单电源供电系统或者低电压供电的场合使用。
Description
技术领域
本发明涉及一种环形压控振荡器。
背景技术
在现代电子系统中，锁相环(PLL：Phase Locked Loop)有着广泛的应用，无论是用来产生不同频率的时钟，还是滤除时钟上的抖动，抑或是为数据通信中用做同步信号来减小数据直接的歪斜(skew)。而在锁相环中，压控振荡器(VCO)是最重要可关键的模块，VCO的性能很大程度上决定了整个锁相环PLL甚至整个系统的性能。因此设计一个低抖动的VCO一直是当前的热点。VCO的抖动主要来自于器件噪声和电源噪声，在现代的芯片设计中，由于电路规模越来越大，数字电路的频率也越来越高，所产生的开关噪声也越来越大，通过芯片的电源总线，很容易影响其他的模块，因此电源噪声对时钟的影响也越来越明显。因此一个高电源抑制比的VCO在系统中的作用越来越大。
为了设计高电源抑制比的VCO，一个通常的做法是使用低压降电压调节器LDO(LowDropout Regulator)为VCO提供电源，LDO和芯片的带隙电压基准源组合，输出一个不受外部电源电压影响的输出，这个输出用来给VCO供电可以使VCO受外部电源的干扰明显降低。目前业界在条件允许的场合普遍采用这种做法。这种做法一个自然的问题是需要专门设计一个具有优秀电源抑制比的LDO，因此会增加芯片的面积，功耗以及成本。而且尴尬是，在一些特定的应用场合，比如双倍速率同步随机存储器(DDR)系统中，只提供一个和数字电路相同的电源电压，而且电压值比较低， 已经没有合适的电压空间再设计一个降压调节电路。
另外一种提高电源抑制比(PSRR：Power Supply Rejection Ratio)的方法是不使用LDO而是设计一个本身就有高PSRR的VCO，如图1所示，一个简单的三级共源反向放大器组成的VCO。NM1、NM2、NM3是放大器件，而PM1、PM11、PM2、PM21、PM3、PM31则作为电流源的负载，由此3级放大器首尾相连组成振荡器，这种振荡器具有高PSRR的一个原因是使用了共源共栅结构的电流源，vctrl是振荡器的控制端，在实际使用时PLL的低通滤波器的另一端可以接电源而不是接地，所以，电源干扰只会在vctrl上引起相同的波动，同时，得益于共源共栅的电流源结构，VCO的振荡输出节点vo1，vo2，vo3向电源方向的阻抗比较大，所以电源上的噪声对输出节点影响较小，从而具有优秀的PSRR。这种方式不需要额外的LDO，在电源电压比较低的时候也可以使用，在面积功耗上有一定的优势。
在上述第二种方案中，虽然使用了共源共栅的电流源，但是和第一种方案相比，PSRR还是不够好，尤其是在先进工艺中，由于晶体管的沟道长度越来越小，其自身阻抗也越来越小，导致了其PSRR性能的下降。
发明内容
本发明目的是：提供一种环形压控振荡器，它同时具有高的电源抑制比和占用面积小功耗低等特点。
本发明的技术方案是：一种环形压控振荡器，其包括：首尾相连电流源负载其具有共源放大器的若干个环形振荡模块、为电流源负载提供偏置且一端与奇数级环形振荡模块相连的偏置模块、和改善偏置模块电路增益且与偏置模块另一端相连的运算放大模块。
在上述技术方案的基础上，进一步包括如下附属技术方案：
所述环形振荡模块和共源放大器均为奇数级，其中每一级放大器的输出连接到下一级的放大器的输入端，首尾相连形成一个环。
所述每一级放大器的负载由共源共栅的PMOS晶体管组成，其中上端的PMOS晶体管的门极接控制电压，另一个PMOS晶体管的门极接偏置模块产生的一个电压。。
所述偏置模块和环形振荡模块内部结构相同或等比例的放大和缩小。
所述负向输入端连接偏置模块的PMOS晶体管的共源共栅的电流源端点，正向端连接一个对电源的偏置电压。
所述电流来自于偏置模块的电流的镜像，通过这个镜像电流来产生运算放大模块的正向输入。
所述环形振荡模块包括源极与电流源相连的第一晶体管、源极与第一晶体管的漏极相连的第二晶体管、以及源极与第二晶体管的漏极相连的第三晶体管。
所述偏置模块包括源极与电流源相连的第一偏置晶体管、源极与第一偏置晶体管的漏极相连的第二偏置晶体管、以及源极与第二晶体管的漏极相连的第三偏置晶体管。
所述第一偏置晶体管和第二偏置晶体管的连接端连接到运算放大模块的负向输入端，同时偏置模块的第二偏置晶体管的门极与第二晶体管的门极连在一起。
本发明优点是：电路结构简单，具有较高的电源抑制比，非常适合单电源供电系统或者低电压供电的场合使用。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1是现有技术中的环形压控振荡器的电路结构示意图；
图2是本发明中第一实施例的电路结构示意图；
图3是本发明中第二实施例的电路结构示意图。
具体实施方式
实施例：如图2所示，本发明揭示一种环形压控振荡器的第一实施例，其包括首尾相连电流源负载其具有共源放大器的若干个环形振荡模块201、为电流源负载提供偏置且一端与环形振荡模块201相连的偏置模块202(repilica)、和改善偏置模块202电路增益且与偏置模块202另一端相连的运算放大模块203。环形振荡模块201在本实施例中优选为五级环形振荡模块，也可以为其他奇数级。共源放大器均为奇数级，其中每一级放大器的输出连接到下一级的放大器的输入端，首尾相连形成一个环。每一级放大器的负载有共源共栅的PMOS晶体管组成，其中上端的PMOS晶体管的门极接控制电压vctrl，另一个PMOS晶体管的门极端接偏置模块202产生的一个电压。偏置模块202和环形振荡模块201内部结构相同或等比例的放大和缩小。负向输入端连接偏置模块202的PMOS晶体管的共同连接端点，正向端连接一个对电源的偏置电压。电流来自于偏置模块的电流的镜像，通过这个镜像电流来产生运算放大模块的正向输入。
第一级环形振荡模块201包括源极与电流源相连的第一晶体管PM1、源极与第一晶体管PM1的漏极相连的第二晶体管PM11、以及源极与第二晶体管PM11的漏极相连的第三晶体管NM1。第一晶体管PM1和第二晶体管PM11为PMOS晶体管，而第三晶体管NM1为NMOS晶体管。第三晶体管NM1的漏极即为第一级环形振荡模块201的输出，连接到第二级环形振荡模块201的输入且与第二级环形振荡模块201中的第三晶体管NM2的门极相连，第一晶体管PM1和第二晶体管PM11级联组成第一级的电流源负载，第一晶体管PM1的门极与PLL环路滤波器的输出端vctrl相连，PM1-PM5的所有门极都和vctrl信号相连。第一晶体管PM1的漏极和第二晶体管PM11的源极相连，第二晶体管PM11的门极来自于偏置模块202和运算放大模块203的共同输出，且PM11-PM51的门极都连在一起。第二晶体管PM11的漏极与第一级环形振荡模块201的输出vo1相连，且和第三晶体管NM1的漏极也相连。其他四级环形振荡模块201的连接方式和第一级环形振荡模块201的连接方式一致，第五级环形振荡模块201的输出vo5则连到第一级环形振荡模块201中第三晶体管NM1的门极作为第一级的输入端。
偏置模块202包括源极与电流源相连的第一偏置晶体管PMb、源极与第一偏置晶体管PMb的漏极相连的第二偏置晶体管PMb1、以及源极与第二晶体管PMb1的漏极相连的第三偏置晶体管NMb。第一偏置晶体管PMb和第二偏置晶体管PMb1为PMOS晶体管，而第三偏置晶体管NMb为NMOS晶体管。NMb的连接方式，其尺寸和环形振荡模块201中的NM1-NM5相等或成一定的比例关系，PMb和PMb1的连接方式和环形振荡模块201的电流源负载连接方式相同，其尺寸也相同或成一定的比例关系，第一偏置晶体管PMb和第二偏置晶体管PMb1的连接端vxb同时连接到运算放大模块203的负向输入端。同时偏置模块202的第二偏置晶体管PMb1的门极与PM11-PM51的门极均连在一起。
运算放大模块203的正向输入端连接一个对电源的偏置电压pbias，其负向输入端连接vxb。因为使用运算放大模块203，vxb会被运算放大器嵌位，其电压值会和偏置电压pbias相同，如果pbias是对电源的偏置，那么在电源变动时，PMb的门极和漏极相对于电源都没有变化，所以流过PMb的电流也不会变化。因为运算放大模块203的输出同时也连接到了环形振荡器的PM11-PM51的门极，晶体管尺寸也是相同或者成一定的比例，那么vx1-vx5的电压应该跟随vxb的电压，所以当电源电压变换时，vx1-vx5也会跟随电源电压的变化，也就是PM1-PM5的电流能够保持恒定，所以环形振荡器的频率可以不随电源电压变化。如图3所示，本发明揭示一种环形压控振荡器的第二实施例，其和第一实施例中大部分结构相同，包括首尾相连电流源负载其具有共源放大器的五级的环形振荡模块301、为电流源负载提供偏置且一端与环形振荡模块301相连的偏置模块302、和改善偏置模块302电路增益且与偏置模块302另一端相连的运算放大模块303。其中与第一实施例的区别是用了本身的电路来产生偏置电压pbias。本实施例仅对区别结构进行详细说明，其包括源极与电流源相连且门极与漏极短接的短接晶体管PM0、和源极与短接晶体管PM0的漏极相连且门极与偏置模块302中第三偏置晶体管NMb门极相连的镜像晶体管NMb1。短接晶体管PM0为PMOS晶体管，镜像晶体管NMb1为NMOS晶体管。其中第三偏置晶体管NMb的源极和门极短接。由此镜像第三偏置晶体管NMb的电流送到短接晶体管PM0，短接晶体管PM0用二极管的连接方式产生偏置电压pbias直接与运算放大模块303的正向输入端相连。这种做法对于PSRR的性能和图2一样，其好处是偏置电压pbias的工作点是由环形振荡器的工作频率决定的，当vctrl电压降低时，vco的每一级的环形振荡器的电流源电流值会增加，频率会增加，为了让PM1-PM5更容易继续呆在饱和区，应该适当降低vx1-vx5的电压，由此图3的NMb1和PM0就实现这个功能。和现有的环形压控振荡器相比，本发明的电路结构多了运算放大模块和偏置模块，假设运算放大模块的增益为Av，那么因为运算放大器的增益模式强化gainboost作用，PSRR会被提高了Av倍，其性能会显著提高，电路结构简单，具有较高的电源抑制比，非常适合单电源供电系统或者低电压供电的场合使用。
对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种环形压控振荡器，其特征在于其包括：首尾相连电流源负载其具有共源放大器的若干个环形振荡模块、为电流源负载提供偏置且一端与奇数级环形振荡模块相连的偏置模块、和改善偏置模块电路增益且与偏置模块另一端相连的运算放大模块。
2.如权利要求1所述的一种环形压控振荡器，其特征在于：所述环形振荡模块和共源放大器均为奇数级，其中每一级放大器的输出连接到下一级的放大器的输入端，首尾相连形成一个环。
3.如权利要求2所述的一种环形压控振荡器，其特征在于：所述每一级放大器的负载由共源共栅的PMOS晶体管组成，其中上端的PMOS晶体管的门极接控制电压，另一个PMOS晶体管的门极接偏置模块产生的一个电压。
4.如权利要求3所述的一种环形压控振荡器，其特征在于：所述偏置模块和环形振荡模块内部结构相同或等比例的放大和缩小。
5.如权利要求4所述的一种环形压控振荡器，其特征在于：所述负向输入端连接偏置模块的PMOS晶体管的共同连接端点，正向端连接一个对电源的偏置电压。
6.如权利要求5所述的一种环形压控振荡器，其特征在于：所述电流来自于偏置模块的电流的镜像，通过这个镜像电流来产生运算放大模块的正向输入。
7.如权利要求1或2或3或4或5或6所述的一种环形压控振荡器，其特征在于：所述环形振荡模块包括源极与电流源相连的第一晶体管、源极与第一晶体管的漏极相连的第二晶体管、以及源极与第二晶体管的漏极相连的第三晶体管。
8.如权利要求7所述的一种环形压控振荡器，其特征在于：所述偏置模块包括源极与电流源相连的第一偏置晶体管、源极与第一偏置晶体管的漏极相连的第二偏置晶体管、以及源极与第二晶体管的漏极相连的第三偏置晶体管。
9.如权利要求8所述的一种环形压控振荡器，其特征在于：所述第一偏置晶体管和第二偏置晶体管的连接端连接到运算放大模块的负向输入端，同时偏置模块的第二偏置晶体管的门极与第二晶体管的门极连在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110280504.3A CN115085726A (zh) | 2021-03-16 | 2021-03-16 | 环形压控振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110280504.3A CN115085726A (zh) | 2021-03-16 | 2021-03-16 | 环形压控振荡器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115085726A true CN115085726A (zh) | 2022-09-20 |
Family
ID=83245739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110280504.3A Pending CN115085726A (zh) | 2021-03-16 | 2021-03-16 | 环形压控振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115085726A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115664382A (zh) * | 2022-10-12 | 2023-01-31 | 北京博瑞微电子科技有限公司 | 振荡器电路 |
-
2021
- 2021-03-16 CN CN202110280504.3A patent/CN115085726A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115664382A (zh) * | 2022-10-12 | 2023-01-31 | 北京博瑞微电子科技有限公司 | 振荡器电路 |
| CN115664382B (zh) * | 2022-10-12 | 2023-09-19 | 北京博瑞微电子科技有限公司 | 振荡器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617933B2 (en) | VCO circuit with wide output frequency range and PLL circuit with the VCO circuit | |
| US10481625B2 (en) | Voltage regulator | |
| US6975099B2 (en) | Efficient frequency compensation for linear voltage regulators | |
| US8154352B2 (en) | Oscillating circuit | |
| EP1229419A2 (en) | Low dropout voltage regulator with high bandwidth and high power supply rejection ratio | |
| US20100171558A1 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
| JP5666098B2 (ja) | 発振器の発振を安定化させるバイアス回路、発振器、および、発振器の発振の安定化方法 | |
| CN102118131B (zh) | 缩短晶体振荡器的启动时间的方法 | |
| KR20050055925A (ko) | 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법 | |
| KR100804650B1 (ko) | 래치를 가지는 차동-단일 컨버터 및 이를 구비한 위상동기루프 회로 | |
| KR102138770B1 (ko) | 높은 안정도와 빠른 응답 특성을 갖는 버퍼 회로, 증폭기 및 레귤레이터 | |
| CN115085726A (zh) | 环形压控振荡器 | |
| KR100400317B1 (ko) | 클럭 동기 장치의 지연 회로 | |
| US20080238556A1 (en) | Simple Technique For Reduction Of Gain In A Voltage Controlled Oscillator | |
| US20120098604A1 (en) | Ring oscillator and control method of ring oscillator | |
| CN107256055A (zh) | 一种无片外电容ldo电路 | |
| US20070257712A1 (en) | Low Current, High Gain, Single to Differential Buffer | |
| US7501904B2 (en) | Low power and duty cycle error free matched current phase locked loop | |
| CN115842533B (zh) | 一种低压宽频超低功耗环形振荡器 | |
| CN114756081B (zh) | 自同步系统中nmos隔离型低压差线性稳压器 | |
| US9893680B2 (en) | Regulating cascode circuit with self-calibration capability | |
| US11581876B1 (en) | Feedback oscillator with multiple switched capacitors | |
| KR100405935B1 (ko) | 이단으로 구성된 저전력 링 오실레이터 | |
| US20190068213A1 (en) | Reference voltage stabilizing circuit and integrated circuit provided with same | |
| JP3284926B2 (ja) | 電圧制御型発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220920 |
|
| WD01 | Invention patent application deemed withdrawn after publication |