CN114756081B - 自同步系统中nmos隔离型低压差线性稳压器 - Google Patents
自同步系统中nmos隔离型低压差线性稳压器 Download PDFInfo
- Publication number
- CN114756081B CN114756081B CN202210582886.XA CN202210582886A CN114756081B CN 114756081 B CN114756081 B CN 114756081B CN 202210582886 A CN202210582886 A CN 202210582886A CN 114756081 B CN114756081 B CN 114756081B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- tube
- switch tube
- generating unit
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 80
- 239000003381 stabilizer Substances 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 abstract description 6
- 230000001629 suppression Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开一种自同步系统中NMOS隔离型低压差线性稳压器，包括：偏置电流产生单元、偏置电压产生单元、时钟产生单元、电荷泵单元以及核心单元，偏置电压产生单元分别与电荷泵单元和所述时钟产生单元连接以统一提供偏置电压，偏置电流产生单元分别与偏置电压产生单元、时钟产生单元以及所述核心单元连接以统一提供偏置电流，时钟产生单元与电荷泵单元连接以产生两相时钟信号控制电荷泵单元工作，电荷泵单元与核心单元连接以向核心单元提供提升后的直流偏置电压，核心单元中功率管采用NMOS管，最终通过核心单元输出稳定的直流偏置电压信号。本发明具有电源噪声抑制能力强、瞬态响应快、负载驱动能力高和稳定性好等优点。
Description
技术领域
本发明涉及稳压器技术领域，尤其涉及一种自同步系统中NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)隔离型低压差线性稳压器。
背景技术
在当前通信领域中，自同步系统如串行解串器(SerDes)的时钟速率已经达到56GHz，由此对时钟抖动性能也提出了更高的要求。为了满足自同步系统中的抖动要求，需要具有高电源抑制比的电源管理系统以抑制电源纹波和噪声。
低压差线性稳压器(loW-dropout regulators，LDO)是自同步系统中最常用的电源管理芯片之一，具有输出稳定、响应速度快、易于集成、体积小等特点，可以为时钟数据电路(Clock Data Recovery，CDR)和锁相环(Phase-locked Loops，PLL)等单元提供稳定的电源。现有技术中低压差线性稳压器通常是采用PMOS管做调整管，但是PMOS调整管会将一部分电源扰动从源极耦合至输出，抗干扰能力有限，NMOS型低压差线性稳压器可以实现电源与输出之间的有效隔离，进一步提高电源抑制比。因此亟需提供一种高电源抑制比的低压差线性稳压器，使得可以提升自同步系统的时钟抖动性能以及瞬态响应速度、负载驱动能力。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低、电源噪声抑制能力强、瞬态响应快、负载驱动能力高和稳定性好的自同步系统中NMOS隔离型低压差线性稳压器。
为解决上述技术问题，本发明提出的技术方案为：
一种自同步系统中NMOS隔离型低压差线性稳压器，包括：偏置电流产生单元、偏置电压产生单元、时钟产生单元、电荷泵单元以及核心单元，所述偏置电压产生单元分别与所述电荷泵单元和所述时钟产生单元连接以统一提供偏置电压，所述偏置电流产生单元分别与所述偏置电压产生单元、所述时钟产生单元以及所述核心单元连接以统一提供偏置电流，所述时钟产生单元与所述电荷泵单元连接以产生两相时钟信号控制所述电荷泵单元工作，所述电荷泵单元与所述核心单元连接以向所述核心单元提供提升后的直流偏置电压，所述核心单元中调整管采用NMOS开关管，通过调整管输出稳定的直流偏置电压信号。
进一步的，所述偏置电流产生单元和所述偏置电压产生单元采用PMOS低压差线性稳压器。
进一步的，所述偏置电流产生单元包括第一电流镜、第二电流镜、第一PMOS型低压差线性稳压器、PMOS共源共栅电流镜以及NMOS共源共栅电流镜，由相互连接的第一电阻R1与开关管M0共同产生基准电流，经过所述第一电流镜后提供给所述PMOS型低压差线性稳压器，再经过所述PMOS共源共栅电流镜输出直流偏置电流Iref_ldo，所述PMOS共源共栅电流镜中开关管M10与开关管M11的源漏电流分别经过所述NMOS共源共栅电流镜、所述第二电流镜输出稳定的直流偏置电流Iref_amp和Ibias_osc。
进一步的，所述偏置电压产生单元包括依次连接的第三电流镜、第四电流镜以及第二PMOS型低压差线性稳压器，将所述偏置电流产生单元输出的稳定的直流电压Iref_ldo作为基准电流源，所述基准电流源依次经过所述第三电流镜、第四电流镜，再提供给所述第二PMOS型低压差线性稳压器，由输出端的调整管M40的漏极输出稳定的直流电压输出Vbias。
进一步的，所述第二PMOS型低压差线性稳压器包括相互连接的由多个开关管构成的折叠式共源共栅放大器、由电阻R6、电阻R7以及电阻R8构成的反馈环路，所述电阻R6分别与所述电阻R7、电阻R8连接，所述电阻R7的另一端连接所述调整管M40的漏极，通过在输出端开关管M38、开关管M39通过弥勒补偿效应可以提高环路稳定性，所述电阻R7还连接一个开关管M38、所述第二PMOS型低压差线性稳压器与所述调整管M40的漏极之间还设置有开关管M39，通过所述开关管M38、开关管M39产生弥勒补偿效应。
进一步的，所述时钟产生单元包括依次连接的环形振荡器、输出缓冲电路、电平转换电路以及单端转差分电路，所述环形振荡器产生指定频率的振荡信号，经过所述输出缓冲电路将差分振荡器信号输入到所述电平转换电路以将振荡信号的高电平提升到Vb ias，Vb ia s为由电压偏置单元提供的稳定偏置电压，所述电平转换电路输出的信号再经所述单端转差分电路转换成高低电平相反的两相时钟信号输出。
进一步的，所述电荷泵单元包括时钟升压电路以及用于提升直流电压的电荷泵升压电路，所述时钟升压电路包括开关管M61、开关管M62以及电容C4和电容C5，所述电容C4和电容C5分别与所述电荷泵升压电路连接所述开关管M 61的栅极分别与开关管M 62的源极、电容C5连接，所述开关管M61的源极与所述开关管M62的栅极连接，所述开关管M62的栅极分别与开关管M61的的源极、电容C4连接，所述开关管M61、所述开关管M62的漏极均接入偏置电压Vbias，由时钟产生单元提供的两相时钟信号clkp和clkn控制所述开关管M61和所述开关管M62交替导通以控制电容C4、电容C5右极板电位。
进一步的，所述电荷泵升压电路包括由开关管M66、开关管M65、电容C2、开关管M64以及开关管M63依次连接构成的第一支路、以及由开关管M70、开关管M69、开关管M 68、开关管M 67依次连接构成的第二支路，所述第二支路中还连接有电容C3，所述电容C3的一端分别与开关管M70、开关M69连接，另一端分别与开关管M68、开关管M67连接，开关管M64、开关管M63的栅极分别与电容C4的一端连接，开关管M66与开关管M 65的栅极分别与电容C4的另一端连接，开关管M70与开关管M 69的栅极与电容C5的一端连接，开关管M68与开关管M67的栅极分别与电容C5的另一端连接。
进一步的，当接入电容C4的时钟信号clkn为高电平时，开关管M63导通、电容C2下极板电位为0、开关管M65导通，电容C2上极板电位为Vbias；当所述时钟信号clkn为低电平时，开关管M64导通、电容C2下极板电位为Vbias、电容C2的上极板为2Vbias、开关管M66导通，以及直流电压信号Vddh为2Vbias；当接入电容C5一端的时钟信号clkp为高电平时，开关管M67导通、电容C3下极板电位为0、开关管M69导通以及电容C3上极板电位为Vbias；当所述时钟信息clkp为低电平时，开关管M68导通、电容C3下极板电位为Vbias、电容C3上极板电位为2Vbias、开关管M70导通，以及直流电压信号Vddh为2Vbias，最终通过开关管M66和开关管M70的源极输出电位为2Vbias的稳定直流电压信号Vddh。
进一步的，所述核心单元包括依次连接的第五电流镜、差分共源放大器、输出功率级电路、反馈网络、补偿电容C6、调整管M88以及负载电容CL，将由电流偏置产生电路提供的稳定基准电流作为稳定基准电流，通过所述第五电流镜提供给所述差分共源级放大器，所述差分共源级放大器输出放大后的差分信号提供给所述输出功率级电路，通过所述输出功率级电路输出一个高电位的共模电平，调整管的连接方式为源极跟随，由所述调整管M88的漏极为输出，并通过电阻反馈网络反馈至所述差分共源级放大器的输入，形成一个NMOS低压差线性稳压器，通过所述补偿电容C6与调整管M88的栅电容共同用于提高环路的稳定性，最终在所述调整管M88的漏极输出稳定直流电压信号Vout。
与现有技术相比，本发明的优点在于：本发明基于NMOS调整管，通过依次相连的偏置电流产生单元、偏置电压产生单元、用于控制电荷泵工作的时钟产生单元、电荷泵单元以及以NMOS管作为功率管的低压差线性稳压器的核心单元形成NMOS隔离型低压线性稳压器，可以有效提高电源抑制比，实现高电源抑制比的低压差线性稳压器，提升自同步系统的时钟抖动性能，同时使得电源噪声抑制能力强、瞬态响应快、负载驱动能力高和稳定性好。
附图说明
图1是本实施例NMOS隔离型低压差线性稳压器的结构原理示意图。
图2是本发明具体应用实施例中偏置电流产生单元的结构原理示意图。
图3是本发明具体应用实施例中偏置电压产生单元的结构原理示意图。
图4是本发明具体应用实施例中时钟产生单元的结构原理示意图。
图5是本发明具体应用实施例中反相器单元的结构原理示意图。
图6是本发明具体应用实施例中电荷泵单元的结构原理示意图。
图7是本发明具体应用实施例中低压差线性稳压器核心单元的结构原理示意图。
图例说明：1、偏置电流产生单元；2、偏置电压产生单元；3、时钟产生单元；4、电荷泵单元；5、核心单元。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
如图1所示，本发明实施例自同步系统中NMOS隔离型低压差线性稳压器，包括依次相连的偏置电流产生单元1、偏置电压产生单元2、时钟产生单元3、电荷泵单元4以及以NMOS管作为功率管的低压差线性稳压器的核心单元5，偏置电压产生单元2分别与电荷泵单元4和时钟产生单元3连接以统一提供偏置电压，偏置电流产生单元1分别与偏置电压产生单元2、时钟产生单元3以及核心单元5连接以统一提供偏置电流，时钟产生单元3与电荷泵单元4连接以产生两相时钟信号控制电荷泵单元4工作，电荷泵单元4与核心单元5连接以向核心单元5提供提升后的直流偏置电压，核心单元5中功率管采用NMOS开关管，最终通过核心单元5输出稳定的直流偏置电压信号。通过上述结构，可以形成NMOS隔离型低压线性稳压器，能够有效提高电源抑制比，实现高电源抑制比的低压差线性稳压器，提升自同步系统的时钟抖动性能，同时使得电源噪声抑制能力强、瞬态响应快、负载驱动能力高和稳定性好。
参见图1，本实施例中低压差线性稳压器包括偏置电流产生单元(IBIAS_GEN)、偏置电压产生单元(VBIAS_GEN)、电荷泵单元(CP)、时钟产生单元(CLK_GEN)以及低压差线性稳压器核心单元(LDO_CORE)，能够提供稳定的电压输出。为了满足NMOS作为调整管时所需的高电位栅极电压，结构采用电荷泵单元4提升直流偏置电压。偏置电流产生单元1分别为偏置电压产生单元2、时钟产生单元3以及低压差线性稳压器的核心单元5产生所需的直流偏置电流Iref_amp、Iref_ldo和Ibias_osc，电荷泵偏置产生单元为电荷泵单元4和时钟产生单元3产生所需的偏置电压Vbias，时钟产生单元3产生两相时钟信号clkp和clkn控制电荷泵单元4工作，电荷泵单元4为低压差线性稳压器的核心单元5提供稳定的高电位直流偏置电压Vddh。其中偏置电流产生单元1和偏置电压产生单元2均采用PMOS低压差线性稳压器，有效隔离Vdd与Vddh，低压差线性稳压器的核心单元5采用输出功率级进一步隔离Vdd与Vout，最终产生高抗干扰能力的稳定直流电压信号Vout作为结构的总输出。
如图2所示，本实施例偏置电流产生单元1包括依次连接的第一电流镜(M0～M4)、第二电流镜(开关管M20～M22)、第一PMOS型低压差线性稳压器(开关管M3～M13、电阻R2～R5和电容C1)、PMOS共源共栅电流镜(开关管M10～M15)以及NMOS共源共栅电流镜(开关管M16～M19)，能够提供三路稳定的直流电流输出。其中Vdd是由外部供给的干扰较大的偏置电压源，Vref是由带隙基准源供给的稳定的直流基准电压。由电阻R1与开关管M0共同产生基准电流，经过第一电流镜供给PMOS型低压差线性稳压器，在开关管M10与开关管M11会产生上稳定的漏极电流，再经过PMOS共源共栅电流镜输出直流偏置电流Iref_ldo。开关管M10与开关管M11的源漏电流再经过NMOS共源共栅电流镜和第二电流镜分别输出稳定的直流偏置电流Iref_amp和Ibias_osc。
如图3所示，本实施例偏置电压产生单元2包括依次连接的第三电流镜(开关管M23～M26)、第四电流镜(开关管M27～M28、开关管M30和开关管M37)以及第二PMOS型低压差线性稳压器(M29～M39和R6～R8)，能够提供稳定的直流电压输出。第二PMOS型低压差线性稳压器包括相互连接的由多个开关管构成的折叠式共源共栅放大器、由电阻R6、电阻R7以及电阻R8构成的反馈环路，电阻R6分别与电阻R7、电阻R8连接，电阻R7的另一端连接调整管M40的漏极，电阻R7还连接一个开关管M38、第二PMOS型低压差线性稳压器与调整管M40的漏极之间还设置有开关管M39。其中Iref_ldo是由偏置电流产生单元供给的稳定的基准电流源，经过第三电流镜和第四电流镜供给第二PMOS型低压差线性稳压器，在第二PMOS型低压差线性稳压器中，由开关管M29～M37组成折叠式共源共栅放大器，能够提供更高开环增益，电阻R6～R8将输出与放大器输入相连，进而组成反馈环路，可以提高电源抑制比，开关管M38与M39通过弥勒补偿效应可以提高环路稳定性，最终在调整管M40的漏极输出稳定的直流电压输出Vbias。
如图4所示，本实施例中时钟产生单元3包括依次连接的环形振荡器(开关管M41～M45)、输出缓冲电路(开关管M47～M50)、电平转换电路(开关管M51～M60)、以及单端转差分电路(反相器INV1～INV6)，能够提供两相时钟信号。环形振荡器由三个反相器(M41与M42、M43与M44、M45与M46)首尾相接而成，能够产生特定频率的振荡信号。电平转换电路中开关管M55、M56的漏极接入偏置信号Vbias，开关管M55的栅极与M54的源极、M52的漏极连接，M55的源极与M533的漏极连接，M53的栅极分别与M47的源极、M49的栅极连接，M53的源极分别与M51的漏极、M56的栅极连接，M56的源极与M54的漏极连接。
参见图4，其中Ibias_osc是由电流偏置产生电路提供的稳定偏置电流，Vbias是由电压偏置单元提供的稳定偏置电压，由环形振荡器产生特定频率的振荡信号，经过输出缓冲电路将差分振荡器信号输入到电平转换电路，以将振荡信号的高电平提升到Vbias，单端转差分电路再将振荡信号转换成高低电平相反的两相时钟信号。上述单端转差分电路中，INV1的输入端与开关管58的源极、开关管M7漏极连接，输出端经过INV2分别连接INV3的输出端、INV6的输入端，INV3的输入端连接M60的源极、M59的漏极连接，INV3的输出端通过INV4连接INV3的输入端、INV6的输出端，INV1～INV6用于快速将输出信号的电平迅速拉高或者拉低至Vbias或0电位，最终输出电平稳定、快速转换的两相时钟信号clkp和clkn。
如图5所示，本实施例中反相器单元(INV)具体通过将NMOS开关管和PMOS开关管的漏极相连，并共同的栅极作为输入、共同的漏极作为信号输出，其中Vbias是由电压偏置产生单元提供的稳定偏置电压。
如图6所示，本实施例中电荷泵单元4包括相互连接的时钟升压电路(开关管M61、M62、电容C4和C5)以及用于提升直流电压的电荷泵升压电路(开关管M63～M70、电容C2和C3)组成，能够提供高电位的直流电压输出。时钟升压电路包括开关管M61、开关管M62以及电容C4和电容C5，电容C4和电容C5分别与电荷泵升压电路连接，开关管M61的栅极分别与开关管M62的源极、电容C5连接，开关管M61的源极与开关管M62的栅极连接，开关管M62的栅极分别与开关管M61的的源极、电容C4连接，开关管M61、开关管M62的漏极均接入偏置电压Vbias，由时钟产生单元3提供的两相时钟信号clkp和clkn控制开关管M61和开关管M62交替导通以控制电容C4、电容C5右极板电位。电荷泵升压电路具体包括由开关管M66、开关管M65、电容C2、开关管M64以及开关管M63依次连接构成的第一支路、以及由开关管M70、开关管M69、开关管M68、开关管M67依次连接构成的第二支路，第二支路中还连接有电容C3，电容C3的一端分别与开关管M70、开关M69连接，另一端分别与开关管M68、开关管M67连接，开关管M64、开关管M63的栅极分别与电容C4的一端连接，开关管M66与开关管M65的栅极分别与电容C4的另一端连接，开关管M70与开关管M69的栅极与电容C5的一端连接，开关管M68与开关管M67的栅极分别与电容C5的另一端连接。
参见图6，Vbias是由电压偏置单元提供的稳定偏置电压，clkp和clkn是由时钟产生单元提供的两相时钟信号。在时钟升压电路中，clkp和clkn控制M61和M62交替导通：当clkn为低电平时，M61导通，C4右极板电位为Vbias，当clkn为高电平时，M61断开，C4右极板电位上升至2Vbias；当clkp为低电平时，M62导通，C5左极板电位为Vbias，当clkp为高电平时，M62断开，C5左极板电位上升至2Vbias。在电荷泵升压电路中，当clkn为高电平时，M63导通，C2下极板电位为0，M65导通，C2上极板电位为Vbias；当clkn为低电平时，M64导通，C2下极板电位为Vbias，上极板为2Vbias，M66导通，Vddh为2Vbias；当clkp为高电平时，M67导通，C3下极板电位为0，M69导通，C3上极板电位为Vbias；当clkp为低电平时，M68导通，C3下极板电位为Vbias，上极板电位为2Vbias，M70导通，Vddh为2Vbias。最终M66和M70的源极输出电位为2Vbias的稳定直流电压信号Vddh。
如图7所示，本实施例中低压差线性稳压器的核心单元5主要包括依次连接的第五电流镜(M71～M74和M77)、差分共源放大器(M77～M81)、输出功率级电路(M75～M76、M82～M87)、反馈网络(R1～R11)，补偿电容(C6)、调整管(M88)以及负载电容(CL)，能够产生稳定的直流电压信号。M71的漏极接入稳定基准电流Iref_ldo，同时漏极与栅极连接，M72的栅极与M71的栅极、M77的栅极连接，M72的漏极与M73源极连接，M73的源极与栅极连接，M73、M74、M77的漏极接入直流偏置电压Vdd。调整管的连接方式为源极跟随，调整管M88的栅极分别与补偿电容C6、输出功率级电路的输出端连接，所述调整管M88的源极接入直流偏置电压Vdd，由所述调整管M88的源极为输出。
参见图7，其中Iref_ldo是由电流偏置产生电路提供的稳定基准电流，Vref是由带隙基准源提供的稳定的直流基准电压，Vddh是由电荷泵单元提供的高电位偏置电压。Iref_ldo通过第五电流镜供给差分共源级放大器，差分共源级放大器输出放大后的差分信号供给输出功率级电路。在输出功率级电路中，M75～M76组成的结构使开关管M76始终处于三级管区，可以通过设计尺寸确定开关管M76漏极的电压，以保证M86～M87导通，M86和M87为源极跟随器，用于确保M84和M85的源极的偏置电压高于0，而M82～M85为差分输入单端输出的共栅极放大器，因此开关管M85的漏极能够输出一个高电位的共模电平。调整管M88采用NMOS开关管，采用N MOS做调整管比PMOS能具有更快的瞬态响应速度，由调整管M 88的漏极为输出，并通过电阻反馈网络反馈至差分共源级放大器的输入，形成一个NMOS低压差线性稳压器。补偿电容C6与调整管M88的栅电容共同用于提高环路的稳定性。由于调整管的连接方式为源极跟随，能够稳定跟随栅极电压并提高带负载能力；另一方面，调整管的栅极电压通过稳压电路产生，有效降低Vdd的干扰对Vout的影响，从而实现高电源抑制比。最终在调整管的漏极输出高抗干扰能力的稳定直流电压信号Vout。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。
Claims (9)
1.一种自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，包括：偏置电流产生单元(1)、偏置电压产生单元(2)、时钟产生单元(3)、电荷泵单元(4)以及核心单元(5)，所述偏置电压产生单元(2)分别与所述电荷泵单元(4)和所述时钟产生单元(3)连接以统一提供偏置电压，所述偏置电流产生单元(1)分别与所述偏置电压产生单元(2)、所述时钟产生单元(3)以及所述核心单元(5)连接以统一提供偏置电流，所述时钟产生单元(3)与所述电荷泵单元(4)连接以产生两相时钟信号控制所述电荷泵单元(4)工作，所述电荷泵单元(4)与所述核心单元(5)连接以向所述核心单元(5)提供提升后的直流偏置电压，所述核心单元(5)中功率管采用NMOS管，最终通过所述核心单元(5)输出稳定的直流偏置电压信号，所述核心单元(5)包括依次连接的第五电流镜、差分共源放大器、输出功率级电路、反馈网络、补偿电容C6、调整管M88以及负载电容CL，将由电流偏置产生电路提供的稳定基准电流作为稳定基准电流，通过所述第五电流镜提供给所述差分共源级放大器，所述差分共源级放大器输出放大后的差分信号提供给所述输出功率级电路，通过所述输出功率级电路输出一个高电位的共模电平，所述调整管M88的栅极分别与所述补偿电容C6、所述输出功率级电路的输出端连接，所述调整管M88的连接方式采用源极跟随，所述调整管M88的源极接入直流偏置电压Vdd，由所述调整管M88的源极为输出并通过电阻反馈网络反馈至所述差分共源级放大器的输入，形成一个NMOS低压差线性稳压器，在所述调整管M88的漏极输出稳定直流电压信号Vout。
2.根据权利要求1所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述偏置电流产生单元(1)和所述偏置电压产生单元(2)采用PMOS低压差线性稳压器。
3.根据权利要求1所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述偏置电流产生单元(1)包括第一电流镜、第二电流镜、第一PMOS型低压差线性稳压器、PMOS共源共栅电流镜以及NMOS共源共栅电流镜，由相互连接的第一电阻R1与开关管M0共同产生基准电流，经过所述第一电流镜后提供给所述PMOS型低压差线性稳压器，再经过所述PMOS共源共栅电流镜输出直流偏置电流Iref_ldo，所述PMOS共源共栅电流镜包括相互连接的开关管M10、开关管M11、开关管M12、开关管M13、开关管M14与开关管M15，所述开关管M10与开关管M11的源漏电流分别经过所述NMOS共源共栅电流镜、所述第二电流镜输出稳定的直流偏置电流Iref_amp和Ibias_osc。
4.根据权利要求1所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述偏置电压产生单元(2)包括依次连接的第三电流镜、第四电流镜以及第二PMOS型低压差线性稳压器，将所述偏置电流产生单元(1)输出的稳定的直流电压Iref_ldo作为基准电流源，所述基准电流源依次经过所述第三电流镜、第四电流镜，再提供给所述第二PMOS型低压差线性稳压器，由输出端的调整管M40的漏极输出稳定的直流电压输出Vbias。
5.根据权利要求4所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述第二PMOS型低压差线性稳压器包括相互连接的由多个开关管构成的折叠式共源共栅放大器、由电阻R6、电阻R7以及电阻R8构成的反馈环路，所述电阻R6分别与所述电阻R7、电阻R8连接，所述电阻R7的另一端连接所述调整管M40的漏极，所述电阻R7还连接一个开关管M38、所述第二PMOS型低压差线性稳压器与所述调整管M40的漏极之间还设置有开关管M39。
6.根据权利要求1所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述时钟产生单元(3)包括依次连接的环形振荡器、输出缓冲电路、电平转换电路以及单端转差分电路，所述环形振荡器产生指定频率的振荡信号，经过所述输出缓冲电路将差分振荡器信号输入到所述电平转换电路以将振荡信号的高电平提升到Vbias，Vbias为由电压偏置单元提供的稳定偏置电压，所述电平转换电路输出的信号再经所述单端转差分电路转换成高低电平相反的两相时钟信号输出。
7.根据权利要求1～6中任意一项所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述电荷泵单元(4)包括时钟升压电路以及用于提升直流电压的电荷泵升压电路，所述时钟升压电路包括开关管M61、开关管M62以及电容C4和电容C5，所述电容C4和电容C5分别与所述电荷泵升压电路连接，所述开关管M61的栅极分别与开关管M62的源极、电容C5连接，所述开关管M61的源极与所述开关管M62的栅极连接，所述开关管M62的栅极分别与开关管M61的的源极、电容C4连接，所述开关管M61、所述开关管M62的漏极均接入偏置电压Vbias，由时钟产生单元(3)提供的两相时钟信号clkp和clkn控制所述开关管M61和所述开关管M62交替导通以控制电容C4、电容C5右极板电位。
8.根据权利要求7所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，所述电荷泵升压电路包括由开关管M66、开关管M65、电容C2、开关管M64以及开关管M63依次连接构成的第一支路、以及由开关管M70、开关管M69、开关管M68、开关管M67依次连接构成的第二支路，所述第二支路中还连接有电容C3，所述电容C3的一端分别与开关管M70、开关M69连接，另一端分别与开关管M68、开关管M67连接，所述开关管M64、开关管M63的栅极分别与电容C4的一端连接，所述开关管M66与开关管M65的栅极分别与电容C4的另一端连接，所述开关管M70与开关管M69的栅极与电容C5的一端连接，所述开关管M68与开关管M67的栅极分别与电容C5的另一端连接。
9.根据权利要求8所述的自同步系统中NMOS隔离型低压差线性稳压器，其特征在于，当接入电容C4的时钟信号clkn为高电平时，开关管M63导通、电容C2下极板电位为0、开关管M65导通，电容C2上极板电位为Vbias，Vbias为由电压偏置单元提供的稳定偏置电压；当所述时钟信号clkn为低电平时，开关管M64导通、电容C2下极板电位为Vbias、电容C2的上极板为2Vbias、开关管M66导通，以及直流电压信号Vddh为2Vbias；当接入电容C5一端的时钟信号clkp为高电平时，开关管M67导通、电容C3下极板电位为0、开关管M69导通以及电容C3上极板电位为Vbias；当所述时钟信号clkp为低电平时，开关管M68导通、电容C3下极板电位为Vbias、电容C3上极板电位为2Vbias、开关管M70导通，以及直流电压信号Vddh为2Vbias，最终通过开关管M66和开关管M70的源极输出电位为2Vbias的稳定直流电压信号Vddh。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210582886.XA CN114756081B (zh) | 2022-05-26 | 2022-05-26 | 自同步系统中nmos隔离型低压差线性稳压器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210582886.XA CN114756081B (zh) | 2022-05-26 | 2022-05-26 | 自同步系统中nmos隔离型低压差线性稳压器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114756081A CN114756081A (zh) | 2022-07-15 |
| CN114756081B true CN114756081B (zh) | 2024-03-19 |
Family
ID=82336428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210582886.XA Active CN114756081B (zh) | 2022-05-26 | 2022-05-26 | 自同步系统中nmos隔离型低压差线性稳压器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114756081B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1083182A (en) * | 1964-01-17 | 1967-09-13 | Atomic Energy Authority Uk | Integrating apparatus for control of plant operations |
| CN102880218A (zh) * | 2012-10-12 | 2013-01-16 | 西安三馀半导体有限公司 | 宽输入范围的线性稳压器 |
| CN104796171A (zh) * | 2015-03-25 | 2015-07-22 | 广州钧衡微电子科技有限公司 | 一种应用于soi cmos射频开关的控制电路 |
| CN208079046U (zh) * | 2018-08-06 | 2018-11-09 | 桂林电子科技大学 | 应用于锁相环的宽动态范围低失配电荷泵电路 |
| CN109995363A (zh) * | 2019-02-28 | 2019-07-09 | 南京邮电大学 | 一种自偏置结构的环形压控振荡器 |
| CN112256081A (zh) * | 2020-10-27 | 2021-01-22 | 电子科技大学 | 一种带自适应电荷泵的低压差线性稳压器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004366B2 (en) * | 2009-10-29 | 2011-08-23 | Texas Instruments Incorporated | Area and power efficient, high swing and monolitihic ground centered headphone amplifier circuit operable on a low voltage |
-
2022
- 2022-05-26 CN CN202210582886.XA patent/CN114756081B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1083182A (en) * | 1964-01-17 | 1967-09-13 | Atomic Energy Authority Uk | Integrating apparatus for control of plant operations |
| CN102880218A (zh) * | 2012-10-12 | 2013-01-16 | 西安三馀半导体有限公司 | 宽输入范围的线性稳压器 |
| CN104796171A (zh) * | 2015-03-25 | 2015-07-22 | 广州钧衡微电子科技有限公司 | 一种应用于soi cmos射频开关的控制电路 |
| CN208079046U (zh) * | 2018-08-06 | 2018-11-09 | 桂林电子科技大学 | 应用于锁相环的宽动态范围低失配电荷泵电路 |
| CN109995363A (zh) * | 2019-02-28 | 2019-07-09 | 南京邮电大学 | 一种自偏置结构的环形压控振荡器 |
| CN112256081A (zh) * | 2020-10-27 | 2021-01-22 | 电子科技大学 | 一种带自适应电荷泵的低压差线性稳压器 |
Non-Patent Citations (2)
| Title |
|---|
| 一种应用于FPGA时钟管理单元的锁相环设计;吴俊宏;李闻界;来金梅;;复旦学报(自然科学版)(01);全文 * |
| 面向高速串行接口的低软错误锁相环技术研究;袁珩洲;知网博士电子期刊工程科技Ⅱ辑(第2021年第01期期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114756081A (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100480944C (zh) | 一种压控电流源及带有压控电流源的低压差稳压电源 | |
| CN102707754B (zh) | 低压差线性稳压电路 | |
| US20180157283A1 (en) | Low-Dropout Linear Regulator with Super Transconductance Structure | |
| US9553548B2 (en) | Low drop out voltage regulator and method therefor | |
| TWI447552B (zh) | 具可調適米勒補償的電壓調節器 | |
| CN109976424B (zh) | 一种无电容型低压差线性稳压器 | |
| CN102681582A (zh) | 低压差线性稳压电路 | |
| CN110311636B (zh) | 应用于包络跟踪电源调制器的高带宽高摆幅线性放大器 | |
| CN111522389A (zh) | 宽输入低压差线性稳压电路 | |
| CN113064464A (zh) | 一种高精度快速瞬态响应的低压差线性稳压器 | |
| CN108599728A (zh) | 一种具有限流和钳位功能的误差放大器 | |
| CN109995363B (zh) | 一种自偏置结构的环形压控振荡器 | |
| US10574221B2 (en) | Comparator, integrated circuit, and method | |
| US11474550B2 (en) | Dual loop voltage regulator utilizing gain and phase shaping | |
| CN102331809A (zh) | 一种具有栅极漏电补偿的电流镜电路 | |
| JP2015153382A (ja) | 電流補償回路 | |
| CN115328254A (zh) | 一种基于多种频率补偿方式的高瞬态响应ldo电路 | |
| TWI516021B (zh) | 射頻功率放大器與電子系統 | |
| KR20200012434A (ko) | 높은 안정도와 빠른 응답 특성을 갖는 버퍼 회로, 증폭기 및 레귤레이터 | |
| US5654629A (en) | Current mirror in MOS technology comprising cascade stages with wide drive ranges | |
| CN113311902A (zh) | 一种静态电流小且无片外电容高瞬态响应的低功耗稳压器 | |
| CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
| CN114756081B (zh) | 自同步系统中nmos隔离型低压差线性稳压器 | |
| US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |