CN112953504B - 电平转换电路 - Google Patents

Abstract

本申请涉及一种电平转换电路。该电路包括：输入电压比较电路单元将输入的第一逻辑信号与参考电压进行比较，输出第二逻辑信号，第二逻辑信号输入至源极跟随器结构的电平位移电路单元，电平位移电路单元对第二逻辑信号进行电平位移，输出第三逻辑信号；第三逻辑信号输入至有源电阻分压结构的迟滞反馈电路单元，迟滞反馈电路单元将第三逻辑信号反馈到参考电压端，由反相逻辑输出电路单元对第三逻辑信号进行相位调整，输出第四逻辑信号，通过将第三逻辑信号反馈到输入电压比较电路单元的参考电压端，在温度、电源电压等条件发生变化时，可有效保证迟滞区间宽度和减小上下门限电压波动范围，解决了迟滞区间宽度不够且精确度较低的问题。

Description

电平转换电路

技术领域

本申请涉及集成电路技术领域，特别是涉及一种电平转换电路。

背景技术

在射频放大器、射频开关等单片微波集成电路中，电平转换电路作为重要组成部分，用于实现状态切换、开关通断等逻辑控制功能。由于GaAs基赝配高电子迁移率晶体管具有特征频率高、开关速度快、噪声性能好、输出功率高等显著特点，GaAs pHEMT工艺成为目前主流单片微波集成电路设计工艺之一。

比较电路作为电平转换电路中的重要组成单元，常见的单限比较电路如图1所示，其灵敏度很高，但当输入电压在门限附近出现轻微抖动时，输出电压就会产生出现相应的波动；此时，若输出电压接入射频电路，就有可能引起振荡。

常见解决方案是引入如图2所示的迟滞反馈，只要输入电压的抖动大小不超过如图3所示的上下门限电压差值ΔU，则输出电压都将是稳定的。此外，迟滞反馈引入的正反馈可以加快比较电路的响应速度，且强于电路中的寄生耦合，进而可以免除电路寄生耦合产生的自激振荡。但该类迟滞比较电路的上下门限电压受工艺、电源电压和温度影响较大，使得迟滞区间宽度不够且精确度较低。

发明内容

基于此，有必要针对上述技术问题，提供一种能够提高迟滞区间宽度和精确度的电平转换电路。

一种电平转换电路，所述电路包括：输入电压比较电路单元、电平位移电路单元、迟滞反馈电路单元和反相逻辑输出电路单元；

所述输入电压比较电路单元的信号输出端与所述电平位移电路单元的信号输入端连接，所述电平位移电路单元的信号输出端分别与所述迟滞反馈电路单元的信号输入端、反相逻辑输出电路单元的信号输入端连接，所述迟滞反馈电路单元的反馈端与所述输入电压比较电路单元的参考电压端连接；

所述输入电压比较电路单元将输入的第一逻辑信号与参考电压进行比较，输出第二逻辑信号，所述第二逻辑信号输入至所述电平位移电路单元，所述电平位移电路单元对所述第二逻辑信号进行电平位移，输出第三逻辑信号；所述第三逻辑信号输入至所述迟滞反馈电路单元，所述迟滞反馈电路单元将所述第三逻辑信号反馈到所述输入电压比较电路单元的参考电压端，由所述反相逻辑输出电路单元对所述第三逻辑信号进行相位调整，输出第四逻辑信号；

所述电平位移电路单元为源极跟随器结构的电路单元，所述迟滞反馈电路单元为有源电阻分压结构的电路单元。

在其中一个实施例中，所述输入电压比较电路单元、所述电平位移电路单元、所述迟滞反馈电路单元和所述反相逻辑输出电路单元为基于GaAs pHEMT工艺的电路单元。

在其中一个实施例中，所述输入电压比较电路单元包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一晶体管和第二晶体管；

第一逻辑信号从所述第一电阻的一端输入，所述第一电阻的另一端与所述第一晶体管的栅极连接，所述第一晶体管的漏极通过所述第二电阻与电源连接，所述第一晶体管的源极通过所述第三电阻接地，所述第二晶体管的漏极分别与所述第四电阻的一端和所述电平位移电路单元的信号输入端连接，所述第四电阻的另一端与所述电源连接，所述第二晶体管的源极通过所述第三电阻接地，所述第二晶体管的栅极分别与所述第五电阻的一端、所述第六电阻的一端和所述迟滞反馈电路单元的反馈端连接，所述第五电阻的另一端与所述电源连接，所述第六电阻的另一端接地。

在其中一个实施例中，所述电平位移电路单元包括：第七电阻、第三晶体管、第一电容和第一二极管；

所述第三晶体管的栅极与所述输入电压比较电路单元的信号输出端连接，所述第三晶体管的漏极与电源连接，所述第三晶体管的源极分别与第七电阻的一端、第一电容的一端和第一二极管的正极连接，所述第七电阻的另一端和所述第一电容的一端接地，所述第一二极管的负极分别与所述迟滞反馈电路单元的信号输入端和所述反相逻辑输出电路单元的信号输入端连接。

在其中一个实施例中，所述迟滞反馈电路单元包括：第八电阻、第九电阻、第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的源极与所述输入电压比较电路单元的参考电压端连接，所述第四晶体管的漏极通过第八电阻与电源连接，所述第四晶体管的栅极分别与所述第五晶体管的漏极、第六晶体管的栅极和第六晶体管的漏极连接，所述第五晶体管的栅极与所述电平位移电路单元的信号输出端连接，所述第五晶体管的源极接地，所述第九电阻的一端与电源连接，所述第九电阻的另一端与第六晶体管的漏极连接，第六晶体管的源极接地。

在其中一个实施例中，所述反相逻辑输出电路单元包括：第十电阻和第七晶体管；

所述第七晶体管的栅极与所述电平位移电路单元的信号输出端连接，所述第七晶体管的漏极通过第十电阻与电源连接，所述第七晶体管的源极接地，由所述第七晶体管的漏极输出第四逻辑信号。

在其中一个实施例中，所述第一晶体管和所述第二晶体管为GaAs基赝配高电子迁移率晶体管。

在其中一个实施例中，所述第三晶体管为GaAs基赝配高电子迁移率晶体管。

在其中一个实施例中，所述第四晶体管、所述第五晶体管和所述第六晶体管为GaAs基赝配高电子迁移率晶体管。

在其中一个实施例中，所述第七晶体管为GaAs基赝配高电子迁移率晶体管。

上述电平转换电路，通过输入电压比较电路单元将输入的第一逻辑信号与参考电压进行比较，输出第二逻辑信号，第二逻辑信号输入至源极跟随器结构的电平位移电路单元，电平位移电路单元对第二逻辑信号进行电平位移，输出第三逻辑信号；第三逻辑信号输入至有源电阻分压结构的迟滞反馈电路单元，迟滞反馈电路单元将第三逻辑信号反馈到参考电压端，由反相逻辑输出电路单元对第三逻辑信号进行相位调整，输出第四逻辑信号，通过迟滞反馈电路单元将第三逻辑信号反馈到输入电压比较电路单元的参考电压端，在温度、电源电压等条件发生变化时，可有效保证迟滞区间宽度和减小上下门限电压波动范围，解决了迟滞区间宽度不够且精确度较低的问题。

附图说明

图1为现有技术的单限比较电路的结构示意图；

图2为现有技术的迟滞比较电路的结构示意图；

图3为输出电压相对输入电压的测试曲线图；

图4为一个实施例中一种电平转换电路的结构示意图；

图5为另一个实施例中一种电平转换电路的结构示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图4所示，提供了一种电平转换电路，包括：输入电压比较电路单元1、电平位移电路单元2、迟滞反馈电路单元3和反相逻辑输出电路单元4；输入电压比较电路单元1的信号输出端与电平位移电路单元2的信号输入端连接，电平位移电路单元2的信号输出端分别与迟滞反馈电路单元3的信号输入端、反相逻辑输出电路单元4的信号输入端连接，迟滞反馈电路单元3的反馈端与输入电压比较电路单元1的参考电压端连接。

输入电压比较电路单元1将输入的第一逻辑信号Vin与参考电压Vref进行比较，输出第二逻辑信号V1，第二逻辑信号V1输入至电平位移电路单元2，电平位移电路单元2对第二逻辑信号V1进行电平位移，输出第三逻辑信号V2；第三逻辑信号V2输入至迟滞反馈电路单元3，迟滞反馈电路单元3将第三逻辑信号V2反馈到输入电压比较电路单元1的参考电压端，由反相逻辑输出电路单元4对第三逻辑信号V2进行相位调整，输出第四逻辑信号Vout；电平位移电路单元2为源极跟随器结构的电路单元，迟滞反馈电路单元3为有源电阻分压结构的电路单元。

其中，电平位移电路单元2采用源极跟随器结构，可以在前后级之间形成有效缓冲。迟滞反馈电路单元3为有源电阻分压结构的电路单元，将第三逻辑信号V2反馈到参考电压端，在温度、电源VDD电压等条件发生变化时，可有效保证迟滞区间宽度和减小上下门限电压波动范围，解决了迟滞区间宽度不够且精确度较低的问题。通过输入电压比较电路单元1、电平位移电路单元2、迟滞反馈电路单元3和反相逻辑输出电路单元4的结构设计，就可以将输入的控制信号(即输入的第一逻辑信号Vin)转换为需要的逻辑信号(输出的第四逻辑信号Vout)，转换结构简单，转换效率高，在保证输入电平翻转点附近输出状态稳定的同时，可直接与单片微波集成电路单元芯片集成。

在一个实施例中，输入电压比较电路单元1、电平位移电路单元2、迟滞反馈电路单元3和反相逻辑输出电路单元4为基于GaAs pHEMT工艺的电路单元。

其中，基于GaAs pHEMT工艺设计，使得该电平转换电路能与射频放大器、射频开关等单元全集成，促进了单片微波集成电路系统应用的简化、小型化，并降低了功耗。

如图5所示，在一个实施例中，输入电压比较电路单元1包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一晶体管T1和第二晶体管T2；第一逻辑信号Vin从第一电阻R1的一端输入，第一电阻R1的另一端与第一晶体管T1的栅极连接，第一晶体管T1的漏极通过第二电阻R2与电源VDD连接，第一晶体管T1的源极通过第三电阻R3接地，第二晶体管T2的漏极分别与第四电阻R4的一端和电平位移电路单元2的信号输入端连接，第四电阻R4的另一端与电源VDD连接，第二晶体管T2的源极通过第三电阻R3接地，第二晶体管T2的栅极分别与第五电阻R5的一端、第六电阻R6的一端和迟滞反馈电路单元3的反馈端连接，第五电阻R5的另一端与电源VDD连接，第六电阻R6的另一端接地。

其中，第一晶体管T1和第二晶体管T2为GaAs基赝配高电子迁移率晶体管，对GaAs基赝配高电子迁移率晶体管而言，Vgs≤0时源漏关断，Vgs≥0.5V时源漏开启，其中，Vgs为GaAs基赝配高电子迁移率晶体管的栅极与源极之间电压；源漏关断指的是栅极与源极之间电压小于等于某个电压时，源极与漏极之间的沟道关断，没有电流通过；源漏开启指的是栅极与源极之间电压大于等于某个电压时，源极与漏极之间的沟道开启，有电流通过。第二晶体管T2的漏极为输入电压比较电路单元1的信号输出端，第二晶体管T2的栅极为输入电压比较电路单元1的参考电压端。

在一个实施例中，电平位移电路单元2包括：第七电阻R7、第三晶体管T3、第一电容C1和第一二极管D1；第三晶体管T3的栅极与输入电压比较电路单元1的信号输出端连接，第三晶体管T3的漏极与电源VDD连接，第三晶体管T3的源极分别与第七电阻R7的一端、第一电容C1的一端和第一二极管D1的正极连接，第七电阻R7的另一端和第一电容C1的一端接地，第一二极管D1的负极分别与迟滞反馈电路单元3的信号输入端和反相逻辑输出电路单元4的信号输入端连接。

其中，第三晶体管T3为GaAs基赝配高电子迁移率晶体管。第三晶体管T3的栅极为电平位移电路单元2的信号输入端，第一二极管D1的负极为电平位移电路单元2的信号输出端。

在一个实施例中，迟滞反馈电路单元3包括：第八电阻R8、第九电阻R9、第四晶体管T4、第五晶体管T5和第六晶体管T6；第四晶体管T4的源极与输入电压比较电路单元1的参考电压端连接，第四晶体管T4的漏极通过第八电阻R8与电源VDD连接，第四晶体管T4的栅极分别与第五晶体管T5的漏极、第六晶体管T6的栅极和第六晶体管T6的漏极连接，第五晶体管T5的栅极与电平位移电路单元2的信号输出端连接，第五晶体管T5的源极接地，第九电阻R9的一端与电源VDD连接，第九电阻R9的另一端与第六晶体管T6的漏极连接，第六晶体管T6的源极接地。

其中，第四晶体管T4、第五晶体管T5和第六晶体管T6为GaAs基赝配高电子迁移率晶体管。第四晶体管T4的源极作为迟滞反馈电路单元3的反馈端，第五晶体管T5的栅极作为迟滞反馈电路单元3的信号输入端。

在一个实施例中，反相逻辑输出电路单元4包括：第十电阻R10和第七晶体管T7；第七晶体管T7的栅极与电平位移电路单元2的信号输出端连接，第七晶体管T7的漏极通过第十电阻R10与电源VDD连接，第七晶体管T7的源极接地，由第七晶体管T7的漏极输出第四逻辑信号Vout。

其中，第七晶体管T7为GaAs基赝配高电子迁移率晶体管。第七晶体管T7的栅极作为反相逻辑输出电路单元4的信号输入端。

在一个实施例中，如图5所示，提供的一种电平转换电路的工作原理如下：

1)当输入电压(即第一逻辑信号Vin)由低变高时，第一晶体管T1从关断过渡到导通，第二晶体管T2受第一晶体管T1源极电位影响，从导通过渡到关断，第一节点电压(即第二逻辑信号V1)由低变高；此时第三晶体管T3从关断过渡到导通，第二节点电压(即第三逻辑信号V2)由低变高；相应地，第五晶体管从关断过渡到导通，第四晶体管T4、第六晶体管T6从导通过渡到关断；第七晶体管T7从关断过渡到导通，第二节点电压(即第三逻辑信号V2)反相输出，输出电压(即第四逻辑信号Vout)由高变低，此时输出电压(即第四逻辑信号Vout)跳变点对应的输入电压(即第一逻辑信号Vin)即为迟滞区间上门限电压Vih，由第五电阻R5和第六电阻R6分压决定。

(2)当输入电压(即第一逻辑信号Vin)由高变低时，第一晶体管T1从导通过渡到关断，第二晶体管T2受第一晶体管T1源极电位影响，从关断过渡到导通，第一节点电压(即第二逻辑信号V1)由高变低；此时第三晶体管T3从导通过渡到关断，第二节点电压(即第三逻辑信号V2)由高变低；相应地，第五晶体管从导通过渡到关断，第四晶体管T4、第六晶体管T6从关断过渡到导通；第七晶体管T7从导通过渡到关断，第二节点电压(即第三逻辑信号V2)反相输出，输出电压(即第四逻辑信号Vout)由低变高，此时输出电压(即第四逻辑信号Vout)跳变点对应的输入电压(即第一逻辑信号Vin)即为迟滞区间下门限电压Vil，由第九电阻R9和第五晶体管T5构成的有源电阻分压决定。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种电平转换电路，其特征在于，所述电路包括：输入电压比较电路单元、电平位移电路单元、迟滞反馈电路单元和反相逻辑输出电路单元；

所述输入电压比较电路单元的信号输出端与所述电平位移电路单元的信号输入端连接，所述电平位移电路单元的信号输出端分别与所述迟滞反馈电路单元的信号输入端、反相逻辑输出电路单元的信号输入端连接，所述迟滞反馈电路单元的反馈端与所述输入电压比较电路单元的参考电压端连接；

所述输入电压比较电路单元将输入的第一逻辑信号与参考电压进行比较，输出第二逻辑信号，所述第二逻辑信号输入至所述电平位移电路单元，所述电平位移电路单元对所述第二逻辑信号进行电平位移，输出第三逻辑信号；所述第三逻辑信号输入至所述迟滞反馈电路单元，所述迟滞反馈电路单元将所述第三逻辑信号反馈到所述输入电压比较电路单元的参考电压端，由所述反相逻辑输出电路单元对所述第三逻辑信号进行相位调整，输出第四逻辑信号；

所述电平位移电路单元为源极跟随器结构的电路单元，所述迟滞反馈电路单元为有源电阻分压结构的电路单元；

所述输入电压比较电路单元包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一晶体管和第二晶体管；

第一逻辑信号从所述第一电阻的一端输入，所述第一电阻的另一端与所述第一晶体管的栅极连接，所述第一晶体管的漏极通过所述第二电阻与电源连接，所述第一晶体管的源极通过所述第三电阻接地，所述第二晶体管的漏极分别与所述第四电阻的一端和所述电平位移电路单元的信号输入端连接，所述第四电阻的另一端与所述电源连接，所述第二晶体管的源极通过所述第三电阻接地，所述第二晶体管的栅极分别与所述第五电阻的一端、所述第六电阻的一端和所述迟滞反馈电路单元的反馈端连接，所述第五电阻的另一端与所述电源连接，所述第六电阻的另一端接地。

2.根据权利要求1所述的电路，其特征在于，所述输入电压比较电路单元、所述电平位移电路单元、所述迟滞反馈电路单元和所述反相逻辑输出电路单元为基于GaAs pHEMT工艺的电路单元。

3.根据权利要求1所述的电路，其特征在于，所述电平位移电路单元包括：第七电阻、第三晶体管、第一电容和第一二极管；

所述第三晶体管的栅极与所述输入电压比较电路单元的信号输出端连接，所述第三晶体管的漏极与电源连接，所述第三晶体管的源极分别与第七电阻的一端、第一电容的一端和第一二极管的正极连接，所述第七电阻的另一端和所述第一电容的一端接地，所述第一二极管的负极分别与所述迟滞反馈电路单元的信号输入端和所述反相逻辑输出电路单元的信号输入端连接。

4.根据权利要求1所述的电路，其特征在于，所述迟滞反馈电路单元包括：第八电阻、第九电阻、第四晶体管、第五晶体管和第六晶体管；

所述第四晶体管的源极与所述输入电压比较电路单元的参考电压端连接，所述第四晶体管的漏极通过第八电阻与电源连接，所述第四晶体管的栅极分别与所述第五晶体管的漏极、第六晶体管的栅极和第六晶体管的漏极连接，所述第五晶体管的栅极与所述电平位移电路单元的信号输出端连接，所述第五晶体管的源极接地，所述第九电阻的一端与电源连接，所述第九电阻的另一端与第六晶体管的漏极连接，第六晶体管的源极接地。

5.根据权利要求1所述的电路，其特征在于，所述反相逻辑输出电路单元包括：第十电阻和第七晶体管；

所述第七晶体管的栅极与所述电平位移电路单元的信号输出端连接，所述第七晶体管的漏极通过第十电阻与电源连接，所述第七晶体管的源极接地，由所述第七晶体管的漏极输出第四逻辑信号。

6.根据权利要求1所述的电路，其特征在于，所述第一晶体管和所述第二晶体管为GaAs基赝配高电子迁移率晶体管。

7.根据权利要求3所述的电路，其特征在于，所述第三晶体管为GaAs基赝配高电子迁移率晶体管。

8.根据权利要求4所述的电路，其特征在于，所述第四晶体管、所述第五晶体管和所述第六晶体管为GaAs基赝配高电子迁移率晶体管。

9.根据权利要求5所述的电路，其特征在于，所述第七晶体管为GaAs基赝配高电子迁移率晶体管。