CN112181040B - 一种数字低压差稳压器及电子设备 - Google Patents

一种数字低压差稳压器及电子设备 Download PDF

Info

Publication number
CN112181040B
CN112181040B CN202011152193.4A CN202011152193A CN112181040B CN 112181040 B CN112181040 B CN 112181040B CN 202011152193 A CN202011152193 A CN 202011152193A CN 112181040 B CN112181040 B CN 112181040B
Authority
CN
China
Prior art keywords
compensation control
control signal
injection compensation
voltage
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011152193.4A
Other languages
English (en)
Other versions
CN112181040A (zh
Inventor
吴春红
金军贵
左文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011152193.4A priority Critical patent/CN112181040B/zh
Publication of CN112181040A publication Critical patent/CN112181040A/zh
Application granted granted Critical
Publication of CN112181040B publication Critical patent/CN112181040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本申请涉及一种数字低压差稳压器及电子设备，属于电子技术领域。该数字低压差稳压器包括N级电压调节单元，每一级电压调节单元包括晶体管阵列和选择器。选择器用于根据选择信号选择是以环路控制信号还是以注入补偿控制信号来控制晶体管阵列中的晶体管，并在选择以注入补偿控制信号来控制晶体管阵列中的晶体管时，根据输入的注入电流补偿信号，控制晶体管阵列中的晶体管导通注入补偿电流，从而调整数字低压差稳压器的输出电压。通过使各级电压调节单元之间注入的补偿电流不同，使得总体注入的补流电流，相比于现有方法所注入的补偿电流要小很多，使得在注入电流补偿功能关闭后，能够大大缩短将输出电压调整回正常值所需的时间。

Description

一种数字低压差稳压器及电子设备
技术领域
本申请属于电子技术领域，具体涉及一种数字低压差稳压器及电子设备。
背景技术
数字低压差稳压器(digital low dropout regulator，DLDO)是一种数字型直流(DC)线性稳压器，可以为不同的负载(loading)提供可配置的电流和可配置的电压。当DLDO的负载由轻载向重载切换时，DLDO的环路无法及时响应，此时DLDO的输出电压会出现压降(droop)，于是DLDO会开启电流注入(charge injection)补偿功能，额外补偿电流，以保证电流突增的需求，维持输出电压不低于门限值。
电流注入补偿功能通常会复用DLDO的大功率晶体管(也即电流注入补偿功能与正常环路控制共用同一个大功率晶体管)，而DLDO的大功率晶体管一般是由多组相同的功率晶体管阵列(clone array)构成的。当压降检测电路检测到DLDO的输出电压(Vout)低于某个门限值时，开启电流注入补偿功能。每个晶体管阵列受注入补偿控制信号(Chargeinj[M:1]，M为注入补偿控制信号中的二进制代码的位数，为正整数)控制，Chargeinj[M:1]对应了注入补偿电流的大小，用于控制晶体管阵列中晶体管的导通个数。Chargeinj[M:1]会逐级传递到各个功率管阵列，以便逐个注入等量补偿电流给负载。
本申请发明人在研究本申请的过程中发现：假设Chargeinj[M:1]使每一级晶体管阵列的注入补偿电流为I，那么N级晶体管阵列加起来的注入补偿电流为N*I。假设当N*I＝Iload(负载所需的电流)时，Vout能保持平稳，而由于注入补偿电流是逐级注入的，从第一级晶体管阵列到最后一级晶体管阵列之间存在延时，使得N*I必须大于Iload，才能保持Vout平稳，从而导致当所有晶体管阵列都打开之后，注入的补偿电流远大于负载Iload，这使得Vout大于实际需要的电压值，使得在电流注入补偿功能关闭之后，DLDO把Vout调整回正常值的时间会很长。
发明内容
鉴于此，本申请的目的在于提供一种数字低压差稳压器及电子设备，以改善现有电流注入方式，使得在电流注入补偿功能关闭之后，不能快速将电压调整回正常值的问题。
本申请的实施例是这样实现的：
第一方面，本申请实施例提供了一种数字低压差稳压器，包括：N级电压调节单元，针对每一级电压调节单元，该电压调节单元包括：晶体管阵列；选择器，所述选择器的输入端连接有环路控制信号和注入补偿控制信号，所述选择器的控制端连接有选择信号，所述选择器的输出端与所述晶体管阵列连接；所述选择器用于根据所述选择信号选择是以所述环路控制信号还是以所述注入补偿控制信号来控制所述晶体管阵列中的晶体管，并在选择以所述注入补偿控制信号来控制所述晶体管阵列中的晶体管时，根据输入的注入电流补偿信号，控制所述晶体管阵列中的晶体管导通注入补偿电流，从而调整所述数字低压差稳压器的输出电压；其中，所述N级电压调节单元中不同级之间输入的所述注入电流补偿信号不同，使得各级电压调节单元之间注入的所述补偿电流也不同，且从第一级至最后一级电压调节单元注入的所述补偿电流整体呈下降趋势，N为不小于2的正整数。本申请实施例中，采用N级电压调节单元中不同级之间输入的所述注入电流补偿信号不同的方式，使得各级电压调节单元之间注入的补偿电流也不同，且从第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势，从而使得总体注入的补流电流，相比于现有方法所注入的补偿电流要小很多，使得在注入电流补偿功能关闭后，能够缩短将输出电压调整回正常值所需的时间。
结合第一方面实施例的一种可能的实施方式，所述数字低压差稳压器还包括：N个寄存器，所述N个寄存器分别与所述N级电压调节单元中的所述选择器的输入端一一对应连接；每一个所述寄存器，均用于输出所述注入补偿控制信号，不同寄存器输出的所述注入补偿控制信号不同。本申请实施例中，采用一个电压调节单元配对一个寄存器的方式，使不同寄存器输出的注入补偿控制信号不同，便可很简单的实现各级电压调节单元之间注入的补偿电流不同的功能。
结合第一方面实施例的一种可能的实施方式，所述数字低压差稳压器还包括：N个寄存器，所述N个寄存器与所述N级电压调节单元一一对应，每一个寄存器，均用于输出初始注入补偿控制信号，不同寄存器输出的初始注入补偿控制信号相同；相应地，该电压调节单元还包括：逻辑电路，所述逻辑电路包括存储器和逻辑门，所述逻辑门的第一输入端与所述存储器连接，所述逻辑门的第二输入端与该电压调节单元对应的寄存器连接，所述逻辑门的输出端与所述选择器的输入端连接；所述逻辑门，用于将该电压调节单元对应的寄存器输出的初始注入补偿控制信号与所述存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，输出所述注入补偿控制信号，其中，不同电压调节单元中的逻辑电路输出的所述注入补偿控制信号不同。本申请实施例中，通过一个电压调节单元配对一个逻辑电路的方式，使得在仅有一个寄存器输出相同初始注入补偿控制信号的情况下，实现各级电压调节单元之间注入的补偿电流也不同，且从第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势的效果，无需对线路对过多改动，仅需在电压调节单元中引入逻辑电路即可。
结合第一方面实施例的一种可能的实施方式，所述数字低压差稳压器还包括：寄存器，用于输出注入补偿控制信号；相应地，该电压调节单元还包括缓冲器组；其中，第i级缓冲器组，用于将输入第i级电压调节单元的注入补偿控制信号中的第M-i位至第1位的二进制代码进行存储，剩余部分位用指定二进制代码来代替，以使输入所述第i级缓冲器组的注入补偿控制信号的位数与所述第i级缓冲器组输出的注入补偿控制信号的位数相同，其中，M为注入补偿控制信号中的二进制代码的位数，M为正整数；i依次取1到N-1；其中，输入第一级电压调节单元的注入补偿控制信号为所述寄存器输出的注入补偿控制信号，输入i+1级电压调节单元的注入补偿控制信号为第i级电压调节单元中的缓冲器组缓存的注入补偿控制信号。本申请实施例中，通过第i级缓冲器组来对输入的注入补偿控制信号中的第M-i位至第1位的二进制代码进行存储，剩余部分位用指定二进制代码来代替(如对于P型晶体管阵列，则用二进制代码1来代替，对于N型晶体管阵列，则用二进制代码0来代替)，使得输入各级电压调节单元的注入补偿控制信号的高位以二进制方式递减，从而使得后一级的注入电流是前一级的二分之一，在实现第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势的效果的同时，只需将原有的缓冲器组进行稍微的改动，不需要其他额外的器件，便可实现上述效果。
结合第一方面实施例的一种可能的实施方式，所述数字低压差稳压器还包括：寄存器，用于输出初始注入补偿控制信号；相应地，该电压调节单元还包括：缓冲器组和逻辑电路；第i级缓冲器组，用于将输入第i级电压调节单元的初始注入补偿控制信号进行存储，不同级缓冲器组缓存的初始注入补偿控制信号相同，使得输入第一级电压调节单元的初始注入补偿控制信号为所述寄存器输出的初始注入补偿控制信号，输入i+1级电压调节单元的初始注入补偿控制信号为第i级电压调节单元中的缓冲器组缓存的初始注入补偿控制信号，i依次取1到N-1；所述逻辑电路包括存储器和逻辑门，所述逻辑门的第一输入端与所述存储器连接，所述逻辑门的第二输入端与输入该电压调节单元的初始注入补偿控制信号连接，所述逻辑门的输出端与所述选择器的输入端连接；所述逻辑门，用于将输入该电压调节单元的初始注入补偿控制信号与所述存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，输出所述注入补偿控制信号，其中，不同电压调节单元中的逻辑电路输出的所述注入补偿控制信号不同。本申请实施例中，利用缓冲器组来将输入第i级电压调节单元的初始注入补偿控制信号进行存储，以便将其输出给第i+1级电压调节单元，以保证信号的稳定性，同时利用一个电压调节单元配对一个逻辑电路的方式，实现各级电压调节单元之间注入的补偿电流也不同，且从第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势的效果，丰富了方案的多样性。
结合第一方面实施例的一种可能的实施方式，所述逻辑门包括：与门或或门。本申请实施例中，采用最基本的与门或或门来将输入该电压调节单元的初始注入补偿控制信号与存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，实现不同逻辑电路输出的注入补偿控制信号不同的前提下，尽可能的简化电路。
结合第一方面实施例的一种可能的实施方式，所述逻辑门包括：加法器。本申请实施例中，采用加法器来将输入该电压调节单元的初始注入补偿控制信号与存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，实现不同逻辑电路输出的注入补偿控制信号不同的前提下，尽可能的简化电路。
结合第一方面实施例的一种可能的实施方式，所述数字低压差稳压器还包括：电压输出端和与所述电压输出端连接的压降检测电路，所述压降检测电路，用于根据所述电压输出端的电压，输出所述选择信号。本申请实施例中，通过压降检测电路实时检测电压输出端的电压，并以此来输出选择信号，以便选择器根据选择信号选择是以环路控制信号还是以注入补偿控制信号来控制晶体管阵列中的晶体管，保证了该数字低压差稳压器的稳定性。
结合第一方面实施例的一种可能的实施方式，所述压降检测电路包括：比较器；所述比较器的第一输入端与所述电压输出端连接，所述比较器的第二输入端与一基准电压连接，所述比较器的输出端，用于输出所述选择信号。本申请实施例中，通过比较器来比较电压输出端和基准电压，进而输出是选择环路控制信号还是以注入补偿控制信号的选择信号，可以快速准确的实现所需功能。
第二方面，本申请实施例还提供了一种电子设备，包括：负载和如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的数字低压差稳压器，所述数字低压差稳压器的电压输出端与所述负载连接。本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1为现有数字低压差稳压器的原理示意图。
图2示出了本申请实施例提供的一种数字低压差稳压器的原理示意图。
图3示出了本申请实施例提供的又一种数字低压差稳压器的原理示意图。
图4示出了本申请实施例提供的又一种数字低压差稳压器的原理示意图。
图5示出了本申请实施例提供的图4中的缓冲器组的缓存原理示意图。
图6示出了本申请实施例提供的又一种数字低压差稳压器的原理示意图。
图7示出了本申请实施例提供的又一种数字低压差稳压器的原理示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
如图1所示，为现有的数字低压差稳压器的示意图，假设注入补偿控制信号Chargeinj[M:1]使每一级晶体管阵列的注入补偿电流为I，那么N级晶体管阵列加起来的注入补偿电流为N*I。假设当N*I＝Iload(负载所需的电流)时，Vout能保持平稳，而由于注入补偿电流是逐级注入的(由于选择信号是逐级传递的，随着选择信号在各个Clone之间传递，Chargeinj[M:1]也会逐级传导到各个Clone，以逐级注入等量补偿电流)，从第一级晶体管阵列到最后一级晶体管阵列之间存在延时，使得N*I必须大于Iload，才能保持Vout平稳。如果要求在时长T之内恢复Vout电平，假设每一级晶体管阵列的延时是t，那么注入补偿控制信号ChargeInj[M:1]的设置必须满足：I*T/t＝Iload；I＝Iunit*ChargeInj[M:1]，Iunit为晶体管阵列中的每一个晶体管导通时注入的补偿电流。这样当所有晶体管阵列都打开之后，注入的补偿电流远大于负载Iload，使得Vout大于实际需要的电压值，使得在电流注入补偿功能关闭之后，DLDO把Vout调整回正常值的时间会很长。其中，由于晶体管阵列的级数较多，信号(注入补偿电流、选择信号、环路控制信号)若直接传输，容易失真，因此通过缓冲器组BUF来缓存输入下一级的信号，以保证信号的稳定性，避免传输失真。其中，在该方案中，各级的注入补偿电流、选择信号或环路控制信号均相同。
针对以上方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案，都应该是发明人在本发明过程中对本发明做出的贡献。
鉴于此，本申请实施例提供了一种数字低压差稳压器，使其当注入补偿电流功能关闭后，能够快速将Vout调整回正常值，以解决现有数字低压差稳压器在电流注入补偿功能关闭之后，将Vout调整回正常值所需要的时间过长的问题。
本申请实施例提供的数字低压差稳压器包括：N级电压调节单元。针对每一级电压调节单元，该电压调节单元包括：晶体管阵列和选择器。选择器的输入端连接有环路控制信号(Loopdatain[M:1])和注入补偿控制信号(ChargeInj[M:1])，选择器的控制端连接有选择信号，选择器的输出端与晶体管阵列连接。其中，选择信号用于控制选择器是以环路控制信号还是以注入补偿控制信号来控制晶体管阵列中的晶体管。正常情况下，由环路控制信号来控制晶体管阵列中的晶体管的导通数量，当负载由轻载向重载切换时，数字低压差稳压器的环路无法及时响应，此时数字低压差稳压器的输出电压会出现压降(droop)，于是数字低压差稳压器会开启电流注入(charge injection)补偿功能，由注入补偿控制信号来控制晶体管阵列中的晶体管的导通数量。
选择器用于根据选择信号选择是以环路控制信号还是以注入补偿控制信号来控制晶体管阵列中的晶体管，并在选择以注入补偿控制信号来控制晶体管阵列中的晶体管时，根据输入的注入电流补偿信号，控制晶体管阵列中的晶体管导通注入补偿电流，从而调整数字低压差稳压器的输出电压。其中，N级电压调节单元中不同级之间输入的注入电流补偿信号不同，使得各级电压调节单元之间注入的补偿电流也不同，且从第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势，N为不小于2的正整数。这样使得总体注入的补流电流相比于现有方法所注入的补偿电流要小很多，使得在注入电流补偿功能关闭后，能够大大缩短将Vout调整回正常值的时间。
其中，从第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势，一种实现方式，可以是从第一级至最后一级电压调节单元注入的补偿电流逐级递减，例如，第i级电压调节单元注入的补偿电流大于第i+1级电压调节单元注入的补偿电流，i依次取1至N-1。又一种实现方式，也可以是从某一级开始逐级递减，例如前k级电压调节单元注入的补偿电流相同，从第k+1级开始，注入的补偿电流开始逐级递减；当然也可以反过来，如前面k级电压调节单元注入的补偿电流逐级递减，从第k+1级开始，注入的补偿电流开始相同。当然还可以是采用部分级电压调节单元注入的补偿电流逐级递减与部分级电压调节单元注入的补偿电流相同相交错的方式，来实现从第一级至最后一级电压调节单元注入的补偿电流整体呈下降趋势的效果，只要能保证总体注入的补流电流相比于现有方法所注入的补偿电流小即可。
为了实现上述效果，一种实施方式下，如图2所示，数字低压差稳压器还包括：N个寄存器，N个寄存器分别与N级电压调节单元(Clone)中的选择器的输入端一一对应连接；每一个寄存器，均用于输出注入补偿控制信号，不同寄存器输出的注入补偿控制信号不同。以从第一级至最后一级电压调节单元注入的补偿电流是逐级递减的为例，假设晶体管阵列为P型晶体管阵列，第一级电压调节单元对应的寄存器输出的注入补偿控制信号为ChargeInj[M:1]，则第二级电压调节单元对应的寄存器输出的注入补偿控制信号为1ChargeInj[M-1:1]，也即用逻辑代码1来替换ChargeInj[M:1]中的最高位，其余位(ChargeInj[M-1:1])不变；第三级电压调节单元对应的寄存器输出的注入补偿控制信号为11ChargeInj[M-2:1]，也即用逻辑代码1来替换ChargeInj[M:1]中的高2位，其余位(ChargeInj[M-2:1])不变；以此类推，第N级电压调节单元对应的寄存器输出的注入补偿控制信号为N-1个1ChargeInj[M-N+1：1]，也即用逻辑代码1来替换ChargeInj[M:1]中的高N-1位，其余位(ChargeInj[M-N+1：1])不变。其中，需要说明的是，M为注入补偿控制信号中的二进制代码的位数，M为正整数，M可以大于N也可以小于N，或者等于N，注入补偿控制信号的位数(相当于M的值)，取决于晶体管阵列中晶体管的数量，例如，若晶体管阵列中有[4-7]个晶体管，则M为3；若晶体管阵列中有[8-15]个晶体管，则M为4；若晶体管阵列中有[16-31]个晶体管，则M为5；若晶体管阵列中有[32-63]个晶体管，则M为6；若晶体管阵列中有[64-127]个晶体管，则M为7，以此类推。
为了便于理解，以N为5为例，假设ChargeInj[M:1]＝0000000，则1ChargeInj[M-1:1]＝1000000，11ChargeInj[M-2:1]＝1100000，111ChargeInj[M-3:1]＝1110000，1111ChargeInj[M-4:1]＝1111000。假设前k-1级电压调节单元注入的补偿电流相同，从第k级开始，注入的补偿电流开始逐级递减，则前k-1级电压调节单元对应的寄存器输出的注入补偿控制信号均相同，例如均为ChargeInj[M:1]，从第k级开始，其注入补偿控制信号为1ChargeInj[M-1:1]，第k+1级的注入补偿控制信号11ChargeInj[M-2:1]，以此类推。不同的注入补偿控制信号对应的晶体管的导通数量不同，例如，1111010则对应有20+22＝5个晶体管导通，0101010对应有20+22+24+26个晶体管导通。其中，需要说明的是，注入补偿控制信号并不限于上述的示例的情况，具体可通过寄存器进行配置，因此不能将其理解成是对本申请的限制。其中，需要说的是，此处示例的晶体管的导通数量是以晶体管阵列为P型晶体管阵列进行说明的，若为N型晶体管阵列，则逻辑1对应晶体管导通，逻辑0对应晶体管关闭。
又一种实施方式下，当N个寄存器中各个寄存器输出的初始注入补偿控制信号(如为ChargeInj[M:1])均相同时，相应地，该电压调节单元还包括逻辑电路，如图3所示。该逻辑电路包括存储器和逻辑门，逻辑门的第一输入端与存储器连接，逻辑门的第二输入端与该电压调节单元对应的寄存器连接，逻辑门的输出端与选择器的输入端连接。逻辑门用于将输入该电压调节单元的初始注入补偿控制信号与存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，输出注入补偿控制信号，其中，不同电压调节单元中的逻辑电路输出的注入补偿控制信号不同。在该种实施方式下，虽然各个寄存器输出的初始注入补偿控制信号均相同，但是由于不用存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码不同，使得不同逻辑电路输出的注入补偿控制信号不同，这样便可以使得总体注入的补流电流相比于现有方法所注入的补偿电流要小。
其中，存储器用于存储与初始注入补偿控制信号位数相同的二进制代码。逻辑门可以是与非门、与门、或门、或非门或者加法器等。不同类型的逻辑门，使得存储器中存储的代码可以不同。以N为5，晶体管阵列为P型晶体管阵列为例，假设要使第一级逻辑电路输出的注入补偿控制信号为0101010；第二级逻辑电路输出的注入补偿控制信号为1101010；第三级逻辑电路输出的注入补偿控制信号为1101010；第四级逻辑电路输出的注入补偿控制信号为1111010，第五级逻辑电路输出的注入补偿控制信号为1111010。假设初始注入补偿控制信号为1101010，若逻辑门为或门，则第一级逻辑电路中的存储器存储的代码可以为0101010、0000000、0100010等；第二级逻辑电路中的存储器存储的代码可以为1101010、1100000、1000010等；第三级逻辑电路中的存储器存储的代码可以为1101010、1100000、1000000；第四级逻辑电路中的存储器存储的代码可以为1111010、1110000、1010000等；第五级逻辑电路中的存储器存储的代码可以为1011010、1111010、1010000等。
又例如，若逻辑门为与门，假设初始注入补偿控制信号为1111111，要使第一级逻辑电路输出的注入补偿控制信号为0101010；第二级逻辑电路输出的注入补偿控制信号为1101010；第三级逻辑电路输出的注入补偿控制信号为1101010；第四级逻辑电路输出的注入补偿控制信号为1111010，第五级逻辑电路输出的注入补偿控制信号为1111010。则第一级逻辑电路中的存储器存储的代码可以为0101010；第二级逻辑电路中的存储器存储的代码可以为1101010；第三级逻辑电路中的存储器存储的代码可以为1101010；第四级逻辑电路中的存储器存储的代码可以为1111010；第五级逻辑电路中的存储器存储的代码可以为1111010。
又例如，若逻辑门为加法器，假设初始注入补偿控制信号为000000，要使第一级逻辑电路输出的注入补偿控制信号为0101010；第二级逻辑电路输出的注入补偿控制信号为1101010；第三级逻辑电路输出的注入补偿控制信号为1101010；第四级逻辑电路输出的注入补偿控制信号为1111010，第五级逻辑电路输出的注入补偿控制信号为1111010。则第一级逻辑电路中的存储器存储的代码可以为0101010；第二级逻辑电路中的存储器存储的代码可以为1101010；第三级逻辑电路中的存储器存储的代码可以为1101010；第四级逻辑电路中的存储器存储的代码可以为1111010；第五级逻辑电路中的存储器存储的代码可以为1111010。
当数字低压差稳压器仅包括一个寄存器时，一种实施方式下，该电压调节单元还包括缓冲器组(BUF)，如图4所示。其中，第i级缓冲器组，用于将输入第i级电压调节单元的注入补偿控制信号中的第M-i位至第1位的二进制代码进行存储，剩余部分位用指定二进制代码来代替(如对于P型晶体管阵列，则用二进制代码1来代替，对于N型晶体管阵列，则用二进制代码0来代替)，以使输入第i级缓冲器组的注入补偿控制信号的位数与第i级缓冲器组输出的注入补偿控制信号的位数相同，i依次取1到N-1；其中，输入第一级电压调节单元的注入补偿控制信号为寄存器输出的注入补偿控制信号，输入i+1级电压调节单元的注入补偿控制信号为第i级电压调节单元中的缓冲器组缓存的注入补偿控制信号。为了便于理解，以P型晶体管阵列为例，假设寄存器输出的注入补偿控制信号为ChargeInj[M:1]，则该实施方式下，第1级缓冲器组缓存的注入补偿控制信号为1ChargeInj[M-1:1]；第2级缓冲器组缓存的注入补偿控制信号为11ChargeInj[M-2:1]；第3级缓冲器组缓存的注入补偿控制信号为111ChargeInj[M-3:1]；依次类推，第N-1级缓冲器组缓存的注入补偿控制信号为N-1个1ChargeInj[M-N+1:1]；第N级缓冲器组缓存的注入补偿控制信号为N个1ChargeInj[M-N:1]。结合图5所示的示意图对缓冲器组的缓存原理进行说明，该缓冲器组包括与注入补偿控制信号位数相同的缓冲器(如利用2个反相器来构成缓冲器)，输入第一级电压调节单元的ChargeInj[M:1]，要使第1级缓冲器组缓存的注入补偿控制信号为1ChargeInj[M-1:1]，则将第1级缓冲器组中的最高位缓冲器的输入端直接接电源，剩余M-1个缓冲器与输入的注入补偿控制信号中的M-1位直接连接即可，参见图5中的上边虚线框；同理，要使第2级缓冲器组缓存的注入补偿控制信号为1 1ChargeInj[M-2:1]，则将第2级缓冲器组中的最两位缓冲器的输入端直接接电源，剩余M-2个缓冲器与输入的注入补偿控制信号中的M-2位直接连接即可，参见图5中的下边虚线框。其中，需要的说明的是，此处是以注入补偿控制信号的有效高位逐级递减的方式进行示例的，当然也可以是前k-1级缓冲器组缓存的注入补偿控制信号均相同，从第k级开始，对应的注入补偿控制信号的有效高位才逐级递减。
又一种实施方式下，当数字低压差稳压器仅包括一个寄存器时，不同缓冲器组缓存的初始注入补偿控制信号也可以相同，相应地，该电压调节单元还包括逻辑电路，如图6所示。该逻辑电路包括存储器和逻辑门，逻辑门的第一输入端与存储器连接，逻辑门的第二输入端与输入该电压调节单元的初始注入补偿控制信号连接，逻辑门的输出端与选择器的输入端连接。逻辑门，用于将输入该电压调节单元的初始注入补偿控制信号与存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，输出注入补偿控制信号，其中，不同电压调节单元中的逻辑电路输出的注入补偿控制信号不同。该实施方式中的逻辑电路的原理与图3所示的逻辑电路的原理相同，为了避免累赘，此处不再介绍。
其中，需要说明的是，图6所示实施例中，第i级缓冲器组是直接于将输入第i级电压调节单元的注入补偿控制信号进行存储，使得输入第i级电压调节单元的注入补偿控制信号与输入第i+1级电压调节单元的注入补偿控制信号相同。而图4所示的实施例中，第i级缓冲器组，用于将输入第i级电压调节单元的注入补偿控制信号中的第M-i位至第1位的二进制代码进行存储，剩余部分位用指定二进制代码来代替，以使输入第i级电压调节单元的注入补偿控制信号与输入第i+1级电压调节单元的注入补偿控制信号不同。
其中，需要说明的是，上述的寄存器输出的注入补偿控制信号以及存储器中存储的二进制代码均可以根据需要进行配置。
此外，该数字低压差稳压器还包括电压输出端和与电压输出端连接的压降检测电路以及控制器，如图7所示。图1-图6中的Clone为电压调节单元。
控制器用于根据电压输出端的电压，输出环路控制信号，以此来调整输出电压，使其稳定。
压降检测电路，用于根据所述电压输出端的电压，输出所述选择信号。可选地，压降检测电路包括：比较器；所述比较器的第一输入端与所述电压输出端连接，所述比较器的第二输入端与一基准电压连接，所述比较器的输出端，用于输出所述选择信号，例如，当电压输出端的电压大于基准电压，则输出逻辑为0的选择信号，使得选择器选择以环路控制信号来控制晶体管阵列中的晶体管，当电压输出端的电压小于基准电压，则输出逻辑为1的选择信号，使得选择器选择以注入补偿控制信号来控制晶体管阵列中的晶体管。
本申请实施例还提供了一种电子设备，该电子设备包括负载和如上述的数字低压差稳压器。其中、负载可以是处理器、存储器等需要由数字低压差稳压器供电的器件。
其中，上述的电子设备，包括但不限于计算机、平板电脑、智能手机、服务器等。
本申请实施例所提供的电子设备，其实现原理及产生的技术效果和前述数字低压差稳压器实施例相同，为简要描述，电子设备实施例部分未提及之处，可参考前述数字低压差稳压器实施例中相应内容。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种数字低压差稳压器，其特征在于，包括：
N级电压调节单元，针对每一级电压调节单元，该电压调节单元包括：
晶体管阵列；
选择器，所述选择器的输入端连接有环路控制信号和注入补偿控制信号，所述选择器的控制端连接有选择信号，所述选择器的输出端与所述晶体管阵列连接；所述选择器用于根据所述选择信号选择是以所述环路控制信号还是以所述注入补偿控制信号来控制所述晶体管阵列中的晶体管，并在选择以所述注入补偿控制信号来控制所述晶体管阵列中的晶体管时，根据输入的注入电流补偿信号，控制所述晶体管阵列中的晶体管导通注入补偿电流，从而调整所述数字低压差稳压器的输出电压；
其中，所述N级电压调节单元中不同级之间输入的所述注入电流补偿信号不同，使得各级电压调节单元之间注入的所述补偿电流也不同，且从第一级至最后一级电压调节单元注入的所述补偿电流整体呈下降趋势，N为不小于2的正整数，所述注入补偿控制信号包括M位二进制代码，用于控制晶体管阵列中晶体管的导通个数，M为正整数。
2.根据权利要求1所述的数字低压差稳压器，其特征在于，所述数字低压差稳压器还包括：
N个寄存器，所述N个寄存器分别与所述N级电压调节单元中的所述选择器的输入端一一对应连接；每一个所述寄存器，均用于输出所述注入补偿控制信号，不同寄存器输出的所述注入补偿控制信号不同。
3.根据权利要求1所述的数字低压差稳压器，其特征在于，所述数字低压差稳压器还包括：
N个寄存器，所述N个寄存器与所述N级电压调节单元一一对应，每一个寄存器，均用于输出初始注入补偿控制信号，不同寄存器输出的初始注入补偿控制信号相同；相应地，
该电压调节单元还包括：逻辑电路，所述逻辑电路包括存储器和逻辑门，所述逻辑门的第一输入端与所述存储器连接，所述逻辑门的第二输入端与该电压调节单元对应的寄存器连接，所述逻辑门的输出端与所述选择器的输入端连接；
所述逻辑门，用于将该电压调节单元对应的寄存器输出的初始注入补偿控制信号与所述存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，输出所述注入补偿控制信号，其中，不同电压调节单元中的逻辑电路输出的所述注入补偿控制信号不同。
4.根据权利要求1所述的数字低压差稳压器，其特征在于，所述数字低压差稳压器还包括：
寄存器，用于输出注入补偿控制信号；相应地，
该电压调节单元还包括缓冲器组；
其中，第i级缓冲器组，用于将输入第i级电压调节单元的注入补偿控制信号中的第M-i位至第1位的二进制代码进行存储，剩余部分位用指定二进制代码来代替，以使输入所述第i级缓冲器组的注入补偿控制信号的位数与所述第i级缓冲器组输出的注入补偿控制信号的位数相同，其中，M为注入补偿控制信号中的二进制代码的位数；i依次取1到N-1；
其中，输入第一级电压调节单元的注入补偿控制信号为所述寄存器输出的注入补偿控制信号，输入i+1级电压调节单元的注入补偿控制信号为第i级电压调节单元中的缓冲器组缓存的注入补偿控制信号。
5.根据权利要求1所述的数字低压差稳压器，其特征在于，所述数字低压差稳压器还包括：
寄存器，用于输出初始注入补偿控制信号；相应地，
该电压调节单元还包括：缓冲器组和逻辑电路；
第i级缓冲器组，用于将输入第i级电压调节单元的初始注入补偿控制信号进行存储，不同级缓冲器组缓存的初始注入补偿控制信号相同，使得输入第一级电压调节单元的初始注入补偿控制信号为所述寄存器输出的初始注入补偿控制信号，输入i+1级电压调节单元的初始注入补偿控制信号为第i级电压调节单元中的缓冲器组缓存的初始注入补偿控制信号，i依次取1到N-1；
所述逻辑电路包括存储器和逻辑门，所述逻辑门的第一输入端与所述存储器连接，所述逻辑门的第二输入端与输入该电压调节单元的初始注入补偿控制信号连接，所述逻辑门的输出端与所述选择器的输入端连接；
所述逻辑门，用于将输入该电压调节单元的初始注入补偿控制信号与所述存储器中存储的与该初始注入补偿控制信号位数相同的二进制代码进行逻辑运算，输出所述注入补偿控制信号，其中，不同电压调节单元中的逻辑电路输出的所述注入补偿控制信号不同。
6.根据权利要求3或5所述的数字低压差稳压器，其特征在于，所述逻辑门包括：与门或或门。
7.根据权利要求3或5所述的数字低压差稳压器，其特征在于，所述逻辑门包括：加法器。
8.根据权利要求1所述的数字低压差稳压器，其特征在于，所述数字低压差稳压器还包括：电压输出端和与所述电压输出端连接的压降检测电路，所述压降检测电路，用于根据所述电压输出端的电压，输出所述选择信号。
9.根据权利要求8所述的数字低压差稳压器，其特征在于，所述压降检测电路包括：比较器；
所述比较器的第一输入端与所述电压输出端连接，所述比较器的第二输入端与一基准电压连接，所述比较器的输出端，用于输出所述选择信号。
10.一种电子设备，其特征在于，包括：负载和如权利要求1-9任一项所述的数字低压差稳压器，所述数字低压差稳压器的电压输出端与所述负载连接。
CN202011152193.4A 2020-10-23 2020-10-23 一种数字低压差稳压器及电子设备 Active CN112181040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011152193.4A CN112181040B (zh) 2020-10-23 2020-10-23 一种数字低压差稳压器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011152193.4A CN112181040B (zh) 2020-10-23 2020-10-23 一种数字低压差稳压器及电子设备

Publications (2)

Publication Number Publication Date
CN112181040A CN112181040A (zh) 2021-01-05
CN112181040B true CN112181040B (zh) 2021-08-24

Family

ID=73923642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011152193.4A Active CN112181040B (zh) 2020-10-23 2020-10-23 一种数字低压差稳压器及电子设备

Country Status (1)

Country Link
CN (1) CN112181040B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9946281B1 (en) * 2017-02-08 2018-04-17 University Of Macau Limit cycle oscillation reduction for digital low dropout regulators
US10474174B2 (en) * 2017-04-04 2019-11-12 Intel Corporation Programmable supply generator
CN107977037B (zh) * 2017-11-17 2019-12-31 合肥鑫晟光电科技有限公司 一种低压差稳压器及其控制方法
CN108415502B (zh) * 2018-03-28 2020-03-31 东南大学 一种无有限周期震荡的数字线性稳压电源及稳压方法
US10216209B1 (en) * 2018-06-11 2019-02-26 SK Hynix Inc. Digital low drop-out regulator and operation method thereof
CN109597455A (zh) * 2018-11-22 2019-04-09 西安电子科技大学 一种数字低压差稳压器
CN109753099B (zh) * 2018-12-21 2020-06-09 西安电子科技大学 一种数字模拟双环路低压差线性稳压器
CN110673682B (zh) * 2019-11-13 2020-11-13 海光信息技术有限公司 数字低压差线性稳压器及其控制方法
CN111208858B (zh) * 2020-01-15 2021-08-10 西安电子科技大学 一种数字低压差稳压器

Also Published As

Publication number Publication date
CN112181040A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US20160342185A1 (en) Droop detection and regulation for processor tiles
US20060238399A1 (en) Successive approximation type A/D converter
US20140084881A1 (en) Low dropout regulator with hysteretic control
EP3365743B1 (en) Droop detection and regulation for processor tiles
WO2014039716A1 (en) Apparatus and methods to provide power management for memory devices
KR20160142604A (ko) 병합된 파워 레일을 통해 전원전압을 공급받는 시스템 온 칩 및 이를 포함하는 모바일 시스템
KR20180090707A (ko) 디지털 ldo 레귤레이터
US20160342166A1 (en) Droop detection for low-dropout regulator
US6407538B1 (en) Voltage down converter allowing supply of stable internal power supply voltage
CN112181040B (zh) 一种数字低压差稳压器及电子设备
CN112306133B (zh) 稳压器
US20090207065A1 (en) Analog to digital converter using successive approximation
US7796447B2 (en) Semiconductor memory device having output impedance adjustment circuit and test method of output impedance
US6693458B1 (en) Apparatus for an optimized high speed comparator
CN112034925A (zh) 降低极限环路振荡的数字ldo电路
CN112416041B (zh) 一种数字低压差稳压器、晶体管抗老化方法及电子设备
CN112286274A (zh) 一种数字低压差稳压器及电子设备
WO2020000951A1 (zh) 延长PMC芯片寿命的供电电路及Expander背板
CN113726153B (zh) 一种稳压模块电压智能调节方法
WO2012164341A1 (en) Voltage regulating circuit and method
CN114598013A (zh) 电压均衡电路及充电设备
US20080084945A1 (en) Driver Circuit for Reducing the Effects of Disturbances on the Duty Cycle of a Digital Signal on a Bus Conductor
CN112349326B (zh) 存储器装置
CN111555613A (zh) 一种快速调节的数字ldo电路
US11144080B2 (en) Switched low-dropout voltage regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Industrial incubation-3-8, North 2-204, No. 18, Haitai West Road, Huayuan Industrial Zone, Binhai New Area, Tianjin 300450

Applicant after: Haiguang Information Technology Co., Ltd

Address before: 100082 industrial incubation-3-8, North 2-204, 18 Haitai West Road, Huayuan Industrial Zone, Haidian District, Beijing

Applicant before: Haiguang Information Technology Co., Ltd

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant