JP5271850B2 - 半導体集積回路 - Google Patents

Description

本発明は、半導体集積回路に関し、特に、半導体集積回路の電源遮断機能に関する。

近年、半導体集積回路（以降、チップと称す）の高集積化が進み、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を構成するＭＯＳＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）（以下、単に「トランジスタ」ともいう。）のゲート長が短くかつ素子サイズが小さくなっている。これに伴い、トランジスタのサブスレッショルド特性が劣化してリーク電流が流れてしまい、半導体集積回路の総消費電力のうちの、不要に消費する電力の原因となるリーク電流が大きな割合を占めるため、動作しない回路部への電源経路を遮断してしまう技術が要求されている。

図１は、従来の半導体集積回路１００の構成図を示している（特許文献１参照）。

従来の半導体集積回路１００は、第１回路部１１１、第２回路部１２０、第１のスイッチ１１３（以下、スイッチ１１３と称する）、第２のスイッチ１１５（以下、スイッチ１１５と称する）及びデカップリング容量１１４を具備している。

第１回路部１１１は、寄生容量１１２を有している。

スイッチ１１３は、第１の接続点１３１及び第２の接続点１３２間に接続され、第１回路部１１１は、第２の接続点１３２及び第３の接続点１３３間に接続されている。具体的には、スイッチ１１３は、その一端子が第１の接続点１３１に接続され、その他端子が第２の接続点１３２に接続されている。第１回路部１１１は、その一端子が第２の接続点１３２に接続され、その他端子が第３の接続点１３３に接続されている。第１の接続点１３１は、チップ内電源端子１０１に接続され、第３の接続点１３３は、チップ内ＧＮＤ端子１０２に接続されている。すなわち、スイッチ１１３と第１回路部１１１は、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２間に直列接続されている。このスイッチ１１３は、接続関係から明らかなように、電源経路を接続・切断するものであり、電源スイッチとも呼ばれる。

スイッチ１１５及びデカップリング容量１１４は、第２の接続点１３２及び第３の接続点１３３間に直列接続されている。具体的には、スイッチ１１５は、その一端子が第２の接続点１３２に接続され、その他端子がデカップリング容量１１４の一端子に接続されている。デカップリング容量１１４の他端子は第３の接続点１３３に接続されている。スイッチ１１５は、デカップリング容量１１４における電荷の充放電と電荷保持とを切り換えるものであり、容量スイッチとも呼ばれる。

第２回路部１２０は、寄生容量１２２を有している。第２回路部１２０は、第１の接続点１３１（チップ内電源端子１０１）及び第３の接続点１３３（チップ内ＧＮＤ端子１０２）間に接続され、常に電源が供給されている。第２回路部１２０は、スイッチ１１３、１１５を制御するためのスイッチ制御回路１２１を備えている。スイッチ制御回路１２１は、第１の制御信号１２３（以下、制御信号１２３と称する）をスイッチ１１３に出力し、第２の制御信号１２４（以下、制御信号１２４と称する）をスイッチ１１３に出力することにより、スイッチ制御を行う。

スイッチ１１３、１１５は、ｐ型ＭＯＳＦＥＴにより実現される。従って、制御信号１２３、１２４の信号レベルがローレベル“Ｌ”を示す場合は、それぞれ、スイッチ１１３、１１５はオンし、制御信号１２３、１２４の信号レベルがハイレベル“Ｈ”を示す場合は、それぞれ、スイッチ１１３、１１５はオフする。スイッチ１１３、１１５であるｐ型ＭＯＳＦＥＴの構成（ゲート長、イオン注入量、ゲート絶縁膜厚等）と制御信号１２３、１２４の信号レベルとは、オフリーク電流が極めて小さくなるように選択・設計されている。

図２は、従来の半導体集積回路１００の動作を示すタイムチャートである。

上述のように、スイッチ１１３、１１５は、それぞれ、制御信号１２３、１２４の信号レベルがローレベル“Ｌ”を示す場合はオンし、制御信号１２３、１２４の信号レベルがハイレベル“Ｈ”を示す場合はオフする。また、スタンバイ状態に入る前は両スイッチ１１３、１１５ともオンであり、この際、寄生容量１１２、１２２とデカップリング容量１１４は、チップ内電源端子１０１の電位に充電されている。

この状態で、制御信号１２３、１２４の信号レベルがハイレベルとなった場合、それぞれ、スイッチ１１３、１１５はオフする。これにより、寄生容量１１２における電荷は、第１回路部１１１を構成するトランジスタのリーク電流として放電されるものの、デカップリング容量１１４における電荷は、第１回路部１１１側への電流経路がスイッチ１１５により遮断されていることから、スイッチ１１５がオンするまで保持されることとなる。なお、第２の回路部１２０は、スイッチ１１３とは無関係に電源を供給され続けているので、寄生容量１２２における電荷量は、スイッチ１１３がオフすることによっては変化しない。

このことは、図２においてチップ内電源端子１０１（第１の接続点１３１）のレベル（電位）が、スイッチ１１３がオフになるのとは無関係に、一定のレベルを保っていることからも理解される。

次いで、制御信号１２３、１２４の信号レベルがローレベルとなった場合、それぞれ、スイッチ１１３、１１５がオンする。この場合、第１回路部１１１がスタンバイ状態から動作状態へと移行することとなる。この際、寄生容量１１２、１２２、デカップリング容量１１４間で電荷の再分配が行われることとなる。

再分配される電荷の総量は、デカップリング容量１１４の電荷を保持していることから、再分配される電荷の総量は、寄生容量１２２の電荷量とデカップリング容量１１４の電荷量との和ということになる。

更に、電荷の再分配に関し、視点を変えてみると、説明の便宜上、第１回路部１１１、スイッチ１１３、スイッチ１１５及びデカップリング容量で構成される部分をブロック１１０と呼ぶものとした場合、ブロック１１０外からブロック１１０内への電荷の移動も低減されていることが理解される。すなわち、第１回路部１１１の寄生容量１１２に対する電荷の供給を、ある程度までブロック１１０内部においてまかなえることとなったことから、電源ノイズが低減される。この効果を更に顕著なものとするために、デカップリング容量１１４の容量値を第１回路部１１１の寄生容量１１２の容量値よりも大きくすることとしても良い。デカップリング容量１１４が大きければ大きいほど、第２回路部１２０の寄生容量１２２やチップ外部からの電荷の供給を考慮せずとも、電源ノイズ低減の効果は顕著なものとなる。

特開２００１−３５８２９４号公報（図２、図４）

従来の半導体集積回路１００では、第１回路部１１１の電位がゼロの状態のときに、第１回路部１１１がスイッチ１１３を介してチップ内電源端子１０１と接続された場合、チップ内電源端子１０１（第１の接続点１３１）に対して電圧降下が発生するという問題がある。

その理由としては、従来の半導体集積回路１００では、消費電力を削減させ、発生する電圧降下を低減するために、スイッチ１１５とデカップリング容量１１４を設けている。スイッチ１１５は、スイッチ１１３と同時にオン・オフするようにスイッチング制御されている。スイッチ１１３、１１５をオンにする際、デカップリング容量１１４の電位がスイッチ１１５を介して第１回路部１１１内の寄生容量１１２に充電されても、寄生容量１１２の電位がゼロの状態から、チップ内電源端子１０１の電位がスイッチ１１３を介して寄生容量１１２に充電されるため、チップ内電源端子１０１に対して電圧降下が発生する。

回路部が停止状態から動作状態に移行するときに、チップ内電源に対する電圧降下を低減することが望まれる。

以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体集積回路（２００）は、第１のスイッチ（ＳＷ１）と、回路部（２１０）と、第２のスイッチ（ＳＷ２）と、デカップリング容量（２２０）と、第３のスイッチ（ＳＷ３）と、スイッチ制御回路（２１２）とを具備している。第１のスイッチ（ＳＷ１）は、チップ内電源（２０１）に接続された第１の接続点（２４１）と、第２の接続点（２４２）との間に接続され、第１のスイッチ制御信号（２３０“Ｌ”）に応じてオンする。回路部（２１０）は、第２の接続点（２４２）とチップ内グランド（２０２）との間に接続され、寄生容量（２２１）を有している。第２のスイッチ（ＳＷ２）は、第２の接続点（２４２）と第３の接続点（２４３）との間に接続され、第２のスイッチ制御信号（２３１“Ｌ”）に応じてオンする。デカップリング容量（２２０）は、第３の接続点（２４３）とチップ内グランド（２０２）との間に接続されている。第３のスイッチ（ＳＷ３）は、第１の接続点（２４１）と第３の接続点（２４３）との間に接続され、第３のスイッチ制御信号（２３２“Ｌ”）に応じてオンする。スイッチ制御回路（２１２）は、回路部（２１０）が動作状態になる動作期間（Ｔ１０）において、第１、２のスイッチ制御信号（２３０“Ｌ”、２３１“Ｌ”）を出力し、回路部（２１０）が停止状態になる停止期間（Ｔ１１）において、第３のスイッチ制御信号（２３２“Ｌ”）を出力し、回路部（２１０）が停止状態から動作状態に移行する移行期間（Ｔ１２〜Ｔ１４）において、第２のスイッチ制御信号（２３１“Ｌ”）を出力する。

以上により、本発明の半導体集積回路では、動作期間（Ｔ１０）において、回路部（２１０）内の寄生容量（２２１）の電位とデカップリング容量（２２０）の電位は、チップ内電源（２０１）の電位に維持され、停止期間（Ｔ１１）において、寄生容量（２２１）の電位は徐々に降下してゼロになり、デカップリング容量（２２０）の電位はチップ内電源（２０１）の電位に維持される。移行期間（Ｔ１２〜Ｔ１４）において、デカップリング容量（２２０）の電位が第２スイッチ（ＳＷ２）を介して寄生容量（２２１）に充電され、デカップリング容量２２０の電位は徐々に降下し、寄生容量（２２１）の電位は徐々に上昇していく。このように、本発明の半導体集積回路では、移行期間（Ｔ１２〜Ｔ１４）において、回路部（２１０）の電位がゼロの状態であるときに、回路部（２１０）が第１スイッチ（ＳＷ１）を介してチップ内電源（２０１）と接続しないようにすることで、チップ内電源（２０１）に対する電圧降下を低減することができる。

図１は、従来の半導体集積回路１００の構成を示している。 図２は、従来の半導体集積回路１００の動作を示すタイムチャートである。 図３は、本発明の実施形態による半導体集積回路２００の構成を示している。 図４は、本発明の実施形態による半導体集積回路２００の動作を示すタイミングチャートである。 図５は、本発明の実施形態による半導体集積回路２００における観測地点の電位を示すタイムチャートである。

以下に添付図面を参照して、本発明の実施形態による半導体集積回路について詳細に説明する。

図３は、本発明の実施形態による半導体集積回路２００の構成を示している。

本発明の実施形態による半導体集積回路２００は、第１回路部２１０、第２回路部２１１、第１のスイッチＳＷ１（以下、スイッチＳＷ１と称する）、第２のスイッチＳＷ２（以下、スイッチＳＷ２と称する）、第３のスイッチＳＷ３（以下、スイッチＳＷ３と称する）、デカップリング容量２２０を具備している。

第１回路部２１０は寄生容量２２１を有している。

スイッチＳＷ１は、第１の接続点２４１及び第２の接続点２４２間に接続され、第１回路部２１０は、第２の接続点２４２及びチップ内グランド２０２間に接続されている。具体的には、スイッチＳＷ１は、その一端子が第１の接続点２４１に接続され、その他端子が第２の接続点２４２に接続されている。第１回路部２１０は、その一端子が第２の接続点２４２に接続され、その他端子がチップ内グランド２０２に接続されている。第１の接続点２４１は、チップ内電源２０１に接続されている。すなわち、スイッチＳＷ１と第１回路部２１０は、チップ内電源２０１及びチップ内グランド２０２間に直列接続されている。このスイッチＳＷ１は、電源経路を接続・切断するものであり、電源スイッチとも呼ばれる。

スイッチＳＷ２及びデカップリング容量２２０は、第２の接続点２４２及びチップ内グランド２０２間に直列接続されている。具体的には、スイッチＳＷ２は、その一端子が第２の接続点２４２に接続され、その他端子が第３の接続点２４３に接続されている。デカップリング容量２２０は、その一端子が第３の接続点２４３に接続され、その他端子がチップ内グランド２０２に接続されている。スイッチＳＷ２は、デカップリング容量２２０における電荷の充放電と電荷保持とを切り換えるものであり、容量スイッチとも呼ばれる。

スイッチＳＷ３は、第１の接続点２４１及び第３の接続点２４３間に接続されている。具体的には、スイッチＳＷ３は、その一端子が第１の接続点２４１に接続され、その他端子が第３の接続点２４３に接続されている。スイッチＳＷ３は、デカップリング容量２２０における電荷の充放電と電荷保持とを切り換えるものであり、容量スイッチとも呼ばれる。

第２回路部２１１は寄生容量２２２を有している。第２回路部２１１は、第１の接続点２４１（チップ内電源２０１）とチップ内グランド２０２間に接続され、常に電源が供給されている。第２回路部２１１は、スイッチＳＷ１〜ＳＷ３を制御するためのスイッチ制御回路２１２を備えている。スイッチ制御回路２１２は、第１のスイッチ制御信号２３０（以下、スイッチ制御信号２３０と称する）をスイッチＳＷ１に出力し、第２のスイッチ制御信号２３１（以下、スイッチ制御信号２３１と称する）をスイッチＳＷ２に出力し、第３のスイッチ制御信号２３２（以下、スイッチ制御信号２３２と称する）をスイッチＳＷ３に出力することにより、スイッチ制御を行う。

スイッチＳＷ１〜ＳＷ３は、ｐ型ＭＯＳＦＥＴにより実現される。従って、スイッチ制御信号２３０〜２３２の信号レベルがローレベル“Ｌ”を示す場合は、それぞれ、スイッチＳＷ１〜ＳＷ３はオンし、スイッチ制御信号２３０〜２３２の信号レベルがハイレベル“Ｈ”を示す場合は、それぞれ、スイッチＳＷ１〜ＳＷ３はオフする。スイッチＳＷ１〜ＳＷ３であるｐ型ＭＯＳＦＥＴの構成（ゲート長、イオン注入量、ゲート絶縁膜厚等）とスイッチ制御信号２３０〜２３２の信号レベルとは、オフリーク電流が極めて小さくなるように選択・設計されている。また、スイッチＳＷ３は、スイッチＳＷ２より抵抗が大きいスイッチで構成される。

図４は、本発明の実施形態による半導体集積回路の動作を示すタイミングチャートである。

図４に示されるＳＷ１〜ＳＷ３は、それぞれ、スイッチＳＷ１〜ＳＷ３に供給されるスイッチ制御信号２３０〜２３２の信号レベルの変化を表している。この場合、上述のように、スイッチＳＷ１〜ＳＷ３は、それぞれ、スイッチ制御信号２３０〜２３２の信号レベルがローレベル“Ｌ”を示す場合はオンし、スイッチ制御信号２３０〜２３２の信号レベルがハイレベル“Ｈ”を示す場合はオフする。また、スイッチＳＷ１〜ＳＷ３を切り替える時間をＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５とする。また、時間Ｔ１以前の期間をＴ１０としたとき、時間Ｔ１〜Ｔ２、Ｔ２〜Ｔ３、Ｔ３〜Ｔ４、Ｔ４〜Ｔ５の期間をそれぞれＴ１１、Ｔ１２、Ｔ１３、Ｔ１４とする。

図５は、本発明の実施形態による半導体集積回路２００における観測地点の電位を示すタイムチャートである。

時間Ｔ１〜Ｔ５、期間Ｔ１０〜Ｔ１４は、それぞれ、図４に示される時間、期間と同一であり、期間Ｔ１０〜Ｔ１４におけるスイッチＳＷ１〜ＳＷ３の状態での観測地点の電位を示している。実線で描かれた電位−時間特性２５０は、第１の接続点２４１の電位を示し、１点鎖点で描かれた電位−時間特性２５１は第２の接続点２４２の電位を示し、点線で描かれた電位−時間特性２５２は第３の接続点２４３の電位を示している。

図４〜図５を用いて、本発明の実施形態による半導体集積回路の動作を説明する。

第１回路部２１０が実行する期間は、第１回路部２１０が動作状態になる動作期間Ｔ１０と、第１回路部２１０が停止状態になる停止期間Ｔ１１と、第１回路部２１０が停止状態から動作状態に移行する移行期間Ｔ１２〜Ｔ１４とを含んでいる。第１回路部２１０は、第２回路部２１１のスイッチ制御回路２１２のスイッチ制御により、動作状態と停止状態と移行状態とをこの順に繰り返す。

まず、動作期間Ｔ１０について説明する。

動作期間Ｔ１０において、第２回路部２１１のスイッチ制御回路２１２は、スイッチ制御信号２３０、２３１の信号レベルをローレベル“Ｌ”にし、スイッチ制御信号２３２の信号レベルをハイレベル“Ｈ”にする。このとき、スイッチＳＷ１、ＳＷ２は、それぞれ、スイッチ制御信号２３０、２３１“Ｌ”に応じてオンし、スイッチＳＷ３は、スイッチ制御信号２３２“Ｈ”に応じてオフする。第１回路部２１０の電源となる第２の接続点２４２は、チップ内電源２０１の電位を維持し、第１回路部２１０の寄生容量２２１もチップ内電源２０１の電位を維持する。また、デカップリング容量２２０は、スイッチＳＷ２がオンのため、チップ内電源２０１の電位を維持して、第１回路部２１０が動作しているときに発生する電源雑音を抑えるデカップリング容量として機能する。

動作期間Ｔ１０の次の期間である停止期間Ｔ１１について説明する。停止期間Ｔ１１の開始時間、終了時間は、上述のように、時間Ｔ１、Ｔ２である。

停止期間Ｔ１１の時間Ｔ１において、第２回路部２１１のスイッチ制御回路２１２は、スイッチ制御信号２３０、２３１の信号レベルをハイレベル“Ｈ”にし、スイッチ制御信号２３２の信号レベルをローレベル“Ｌ”にする。このとき、スイッチＳＷ１、ＳＷ２は、それぞれ、スイッチ制御信号２３０、２３１“Ｈ”に応じて、オンの状態からオフし、スイッチＳＷ３は、スイッチ制御信号２３２“Ｌ”に応じて、オフの状態からオンする。ここで、スイッチＳＷ１、ＳＷ２がオフのため、寄生容量２２１の電位は降下し、第１回路部２１０の電源となる第２の接続点２４２の電位も降下する。デカップリング容量２２０はスイッチＳＷ３を介してチップ内電源２０１と接続しているため、チップ内電源２０１の電位がスイッチＳＷ３を介してデカップリング容量２２０に充電される。

停止期間Ｔ１１の次の期間である移行期間Ｔ１２〜Ｔ１４について説明する。移行期間Ｔ１２〜Ｔ１４は、第１移行期間Ｔ１２、第２移行期間Ｔ１３、第３移行期間Ｔ１４を含んでいる。

まず、第１移行期間Ｔ１２について説明する。第１移行期間Ｔ１２の開始時間、終了時間は、上述のように、時間Ｔ２、Ｔ３である。

第１移行期間Ｔ１２の時間Ｔ２において、第２回路部２１１のスイッチ制御回路２１２は、スイッチ制御信号２３０、２３２の信号レベルをハイレベル“Ｈ”にし、スイッチ制御信号２３１の信号レベルをローレベル“Ｌ”にする。このとき、スイッチＳＷ１は、スイッチ制御信号２３０“Ｈ”に応じて、オフの状態を維持し、スイッチＳＷ２は、スイッチ制御信号２３１“Ｌ”に応じて、オフの状態からオンし、スイッチＳＷ３は、スイッチ制御信号２３２“Ｈ”に応じて、オンの状態からオフする。

停止期間Ｔ１１でデカップリング容量２２０にチップ内電源２０１の電位が充電されているので、第１移行期間Ｔ１２においてデカップリング容量２２０の電位はスイッチＳＷ２を介して第１回路部２１０の寄生容量２２１に充電される。一方、スイッチＳＷ１はオフの状態を維持しているため、チップ内電源２０１の電位がスイッチＳＷ１を介して寄生容量２２１に充電されない。

デカップリング容量２２０の電位が第１回路部２１０の寄生容量２２１に充電されるのは、デカップリング容量２２０に接続された第３の接続点２４３の電位と、寄生容量２２１に接続された第２の接続点２４２の電位とが同じ電位になる時間Ｔ３までの期間である。この場合、第２回路部２１１のスイッチ制御回路２１２は、電位が同じになる時間Ｔ３で、その動作を第１移行期間Ｔ１２から次の第２移行期間Ｔ１３に移行する。

時間Ｔ３を決定する方法としては、次のような例１−１〜１−３が挙げられる。

（例１−１）
本発明の実施形態による半導体集積回路では、デカップリング容量２２０の容量値、スイッチＳＷ２の抵抗値、第１回路部２１０の寄生容量２２１の容量値によって、寄生容量２２１の電位とデカップリング容量２２０の電位とが同じ電位になる期間を第１移行期間Ｔ１２（図５参照）として計算することができる。この計算結果により、時間Ｔ２から時間Ｔ３までの第１移行期間Ｔ１２に相当する遅延時間を生成する遅延回路（図示しない）を第２回路部２１１のスイッチ制御回路２１２内に設けておく。これにより、スイッチ制御回路２１２は、時間Ｔ２から遅延時間になった時間を時間Ｔ３とすることができる。

（例１−２）
本発明の実施形態による半導体集積回路は、接続点２４２の電位と接続点２４３の電位とを比較するコンパレータ回路（図示しない）を更に具備しておく。これにより、コンパレータ回路の比較の結果が、寄生容量２２１の電位とデカップリング容量２２０の電位とが同じ電位を表すとき、第２回路部２１１のスイッチ制御回路２１２は、そのときの時間を時間Ｔ３とすることができる。

（例１−３）
本発明の実施形態による半導体集積回路では、例１−１における同じ電位を設定電位として予め設定しておき、設定電位と接続点２４３の電位とを比較するコンパレータ回路（図示しない）を更に具備しておく。これにより、コンパレータ回路の比較の結果が、設定電位とデカップリング容量２２０の電位とが同じ電位を表すとき、第２回路部２１１のスイッチ制御回路２１２は、そのときの時間を時間Ｔ３とすることができる。

次に、第２移行期間Ｔ１３について説明する。第２移行期間Ｔ１３の開始時間、終了時間は、上述のように、時間Ｔ３、Ｔ４である。

第２移行期間Ｔ１３の時間Ｔ３において、第２回路部２１１のスイッチ制御回路２１２は、スイッチ制御信号２３０の信号レベルをローレベル“Ｌ”にし、スイッチ制御信号２３１、２３２の信号レベルをハイレベル“Ｈ”にする。このとき、スイッチＳＷ１は、スイッチ制御信号２３０“Ｌ”に応じて、オフの状態からオンし、スイッチＳＷ２は、スイッチ制御信号２３１“Ｌ”に応じて、オンの状態からオフし、スイッチＳＷ３は、スイッチ制御信号２３２“Ｈ”に応じて、オフの状態を維持する。この場合、デカップリング容量２２０の電位と寄生容量２２１の電位とが同じ電位になった後、第１回路部２１０の寄生容量２２１には、チップ内電源２０１からスイッチＳＷ１を介して充電が開始される。また、スイッチＳＷ２、ＳＷ３がオフしているので、デカップリング容量２２０がスイッチＳＷ３を介してチップ内電源２０１と接続されず、デカップリング容量２２０の電位は維持される。

時間Ｔ４は、第１回路部２１０の寄生容量２２１が充電された時間であり、次の第３移行期間Ｔ１４の動作に移行する。

時間Ｔ４を決定する方法としては、次のような例２が挙げられる。

（例２）
本発明の実施形態による半導体集積回路では、チップ内電源２０１の電位と同じ電源設定電位を予め設定しておき、電源設定電位と接続点２４２の電位とを比較するコンパレータ回路（図示しない）を更に具備しておく。これにより、コンパレータ回路の比較の結果が、電源設定電位と寄生容量２２１の電位とが同じ電位を表すとき、第２回路部２１１のスイッチ制御回路２１２は、そのときの時間を時間Ｔ４とすることができる。

次に、第３移行期間Ｔ１４について説明する。第３移行期間Ｔ１４の開始時間、終了時間は、上述のように、時間Ｔ４、Ｔ５である。

第３移行期間Ｔ１４の時間Ｔ４において、第２回路部２１１のスイッチ制御回路２１２は、スイッチ制御信号２３０、２３２の信号レベルをローレベル“Ｌ”にし、スイッチ制御信号２３１の信号レベルをハイレベル“Ｈ”にする。このとき、スイッチＳＷ１は、スイッチ制御信号２３０“Ｌ”に応じて、オンの状態を維持し、スイッチＳＷ２は、スイッチ制御信号２３１“Ｌ”に応じて、オフの状態を維持し、スイッチＳＷ３は、スイッチ制御信号２３２“Ｌ”に応じて、オフの状態からオンする。この場合、チップ内電源２０１の電位がスイッチＳＷ３を介してデカップリング容量２２０に充電される。

ここで、スイッチＳＷ３は、スイッチＳＷ２より抵抗値の大きいスイッチが好ましい。その抵抗値は第１回路部２１０、第２回路部２１１への電圧降下による影響を及ぼさない値とする。

本発明の実施形態による半導体集積回路の効果について説明する。

まず、本発明の実施形態による半導体集積回路では、第１の効果として、第１移行期間Ｔ１２で、チップ内電源２０１に対する電圧降下を低減できる。

その理由としては、本発明の実施形態による半導体集積回路では、チップ内電源２０１（第１の接続点２４１）と第２の接続点２４２との間にスイッチＳＷ１を設け、第２の接続点２４２とチップ内グランド２０２との間に第１回路部２１０を設け、第２の接続点２４２と第３の接続点２４３との間にスイッチＳＷ２を設け、第３の接続点２４３とチップ内グランド２０２との間にデカップリング容量２２０を設け、第１の接続点２４１と第３の接続点２４３との間にスイッチＳＷ３を設けておく。第１回路部２１０が動作状態になる動作期間Ｔ１０において、スイッチ制御信号２３０“Ｌ”、２３１“Ｌ”を出力することにより、スイッチＳＷ１、ＳＷ２をオンさせ、スイッチＳＷ３をオフさせる。これにより、動作期間Ｔ１０において、第１回路部２１０内の寄生容量２２１の電位とデカップリング容量２２０の電位は、チップ内電源２０１の電位に維持される。本発明の実施形態による半導体集積回路では、第１回路部２１０が停止状態になる停止期間Ｔ１１において、スイッチ制御信号２３２“Ｌ”を出力することにより、スイッチＳＷ１、ＳＷ２をオフさせて、スイッチＳＷ３をオンさせる。これにより、停止期間Ｔ１１において、寄生容量２２１の電位は徐々に降下してゼロになり、デカップリング容量２２０の電位はチップ内電源２０１の電位に維持される。本発明の実施形態による半導体集積回路では、第１回路部２１０が停止状態から動作状態に移行する移行期間Ｔ１２〜Ｔ１４のうちの第１移行期間Ｔ１２において、スイッチ制御信号２３１“Ｌ”を出力することにより、スイッチＳＷ１、ＳＷ３をオフさせて、スイッチＳＷ２をオンさせる。これにより、第１移行期間Ｔ１２において、デカップリング容量２２０の電位がスイッチＳＷ２を介して寄生容量２２１に充電され、デカップリング容量２２０の電位は徐々に降下し、寄生容量２２１の電位は徐々に上昇していく。このように、本発明の実施形態による半導体集積回路では、第１移行期間Ｔ１２において、第１回路部２１０の電位がゼロの状態であるときに、第１回路部２１０がスイッチＳＷ１を介してチップ内電源２０１と接続しないようにすることで、チップ内電源２０１に対する電圧降下を低減することができる。

本発明の実施形態による半導体集積回路では、更に、移行期間Ｔ１２〜Ｔ１４のうちの第２移行期間Ｔ１３において、スイッチ制御信号２３０“Ｌ”を出力することにより、スイッチＳＷ１をオンさせて、ＳＷ２、ＳＷ３をオフさせる。ここで、第１移行期間Ｔ１２において、デカップリング容量２２０の電位がスイッチＳＷ２を介して寄生容量２２１に充電され、デカップリング容量２２０の電位は徐々に降下し、寄生容量２２１の電位は徐々に上昇しているとき、第１回路部２１０内の寄生容量２２１の電位とデカップリング容量２２０の電位とが同じ電位になった場合、その動作を第１移行期間Ｔ１２から第２移行期間Ｔ１３に移行する。このように、本発明の実施形態による半導体集積回路では、第１移行期間Ｔ１２において、第１回路部２１０の電位がゼロの状態であるときに、第１回路部２１０がスイッチＳＷ１を介してチップ内電源２０１と接続しないようにすることで、チップ内電源２０１に対する電圧降下を低減することができる。

次に、本発明の実施形態による半導体集積回路では、第２の効果として、第２移行期間Ｔ１３において、電圧降下した電圧の復帰を早くできる。

その理由としては、従来の半導体集積回路１００では、デカップリング容量１１４の電位がスイッチ１１５を介して第１回路部１１１内の寄生容量１１２に充電されるときに、第１回路部１１１に接続された第２の接続点１３２と、デカップリング容量１１４とスイッチ１１５とを接続する接続点の電位が同じ状態になった後は寄生容量１１２に電荷が供給されないことと、スイッチ１１３がオンになっているために、チップ内電源である接続点１３１の電位が、第１回路部１１１内の寄生容量１１２に加えて、デカップリング容量１１４にも充電するため、接続点１３１の電荷の需要が多く、電圧降下した電圧の復帰が遅くなる。一方、本発明の実施形態による半導体集積回路では、デカップリング容量２２０に接続された第３の接続点２４３と、第１回路部２１０に接続された第２の接続点２４２とが同じ電位になる時間Ｔ３で、その動作を第１移行期間Ｔ１２から第２移行期間Ｔ１３に移行することにより、チップ内電源２０１の電位がスイッチＳＷ１を介して第１回路部２１０内の寄生容量２２１に充電されずに、デカップリング容量２２０の電位のみがスイッチＳＷ２を介して第１回路部２１０内の寄生容量２２１に充電されるため、第１の接続点２４１への容量の負荷が少なくなるためである。

また、本発明の実施形態による半導体集積回路では、移行期間Ｔ１２〜Ｔ１４のうちの第３移行期間Ｔ１４において、スイッチ制御信号２３０“Ｌ”、２３２“Ｌ”を出力することにより、スイッチＳＷ１、ＳＷ３をオンさせて、スイッチＳＷ２をオフさせる。そこで、第２移行期間Ｔ１３において、寄生容量２２１の電位は徐々に上昇しているとき、第１回路部２１０内の寄生容量２２１の電位がチップ内電源２０１の電位と同じ電位になった場合、その動作を第２移行期間Ｔ１３から第３移行期間Ｔ１４に移行することが好ましい。

１００：半導体集積回路、
１０１：チップ内電源端子、
１０２：チップ内ＧＮＤ端子、
１１０：ブロック、
１１１：第１回路部、
１１２：寄生容量、
１１３：第１のスイッチ、
１１４：デカップリング容量、
１１５：第２のスイッチ、
１２０：第２回路部、
１２１：スイッチ制御回路、
１２２：寄生容量、
１２３：制御信号、
１２４：制御信号、
１３１：第１の接続点、
１３２：第２の接続点、
１３３：第３の接続点、
２００：半導体集積回路、
２０１：チップ内電源、
２０２：チップ内グランド、
２１０：第１回路部、
２１１：第２回路部、
２１２：スイッチ制御回路、
２２０：デカップリング容量、
２２１：寄生容量、
２２２：寄生容量、
２３０：スイッチ制御信号（第１のスイッチ制御信号）、
２３１：スイッチ制御信号（第２のスイッチ制御信号）、
２３２：スイッチ制御信号（第３のスイッチ制御信号）、
２４１：第１の接続点、
２４２：第２の接続点、
２４３：第３の接続点、
ＳＷ１：スイッチ（第１のスイッチ）、
ＳＷ２：スイッチ（第２のスイッチ）、
ＳＷ３：スイッチ（第３のスイッチ）

Claims (1)

1. チップ内電源に接続された第１の接続点と、第２の接続点との間に接続され、第１のスイッチ制御信号に応じてオンする第１のスイッチと、
   前記第２の接続点とチップ内グランドとの間に接続され、寄生容量を有する回路部と、
   前記第２の接続点と第３の接続点との間に接続され、第２のスイッチ制御信号に応じてオンする第２のスイッチと、
   前記第３の接続点と前記チップ内グランドとの間に接続されたデカップリング容量と、
   前記第１の接続点と前記第３の接続点との間に接続され、第３のスイッチ制御信号に応じてオンする第３のスイッチと、
   前記回路部が動作状態になる動作期間において、前記第１、２のスイッチ制御信号を出力し、前記回路部が停止状態になる停止期間において、前記第３のスイッチ制御信号を出力し、前記回路部が前記停止状態から前記動作状態に移行する移行期間において、前記第２のスイッチ制御信号を出力するスイッチ制御回路と
   を具備する半導体集積回路。

Images