JP5481211B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP5481211B2 JP5481211B2 JP2010009694A JP2010009694A JP5481211B2 JP 5481211 B2 JP5481211 B2 JP 5481211B2 JP 2010009694 A JP2010009694 A JP 2010009694A JP 2010009694 A JP2010009694 A JP 2010009694A JP 5481211 B2 JP5481211 B2 JP 5481211B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- switch
- supply voltage
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
図1は、本発明の実施の形態1による半導体集積回路装置の一例を示すブロック図、図2は、図1の半導体集積回路装置に設けられた電源雑音抑制部による電源共振雑音の抑制動作の説明図、図3は、図2に続く説明図、図4は、図3に続く説明図、図5は、図4に続く説明図、図6は、図5に続く説明図、図7は、図6に続く説明図、図8は、図1の半導体集積回路装置に設けられた電源ノイズ測定回路の一例を示したブロック図、図9は、図1の半導体集積回路装置に設けられたスイッチコントローラの一例を示すブロック図、図10は、図9のスイッチコントローラによるスイッチ制御信号の生成技術の一例を示したタイミングチャート、図11は、図1の半導体集積回路装置に設けられたスイッチコントローラ、および電源ノイズ測定回路における詳細な動作の一例を示すタイミングチャート、図12は、DVSによって電源電圧VDDを1.8V程度から1.4V程度に変化させた際の電源共振雑音キャンセルによる電源電圧波形の一例を示すシミュレーション図、図13は、DVSによって電源電圧VDDを1.4V程度から1.8V程度に変化させた際の電源共振雑音キャンセルによる電源電圧波形の一例を示すシミュレーション図、図14は、電源電圧VDDを変化させず、論理回路ブロックがスリープ状態からアクティブ状態に遷移した際の電源電圧波形の一例を示すシミュレーション図である。
図15は、本発明の実施の形態2による半導体集積回路装置の構成の一例を示すブロック図、図16は、本発明の実施の形態2による半導体集積回路装置の構成の他の例を示すブロック図である。
図17は、本発明の実施の形態3による半導体集積回路装置の構成の一例を示すブロック図、図18は、本発明の実施の形態3による半導体集積回路装置の構成の他の例を示すブロック図、図19は、本発明の実施の形態3による半導体集積回路装置の構成のさらに他の例を示すブロック図である。
2〜5 論理回路ブロック
6 スイッチ部
6a スイッチ部
7 スイッチ部
7a スイッチ部
8 スイッチコントローラ
9 電源ノイズ測定回路
10 トランジスタ
10a トランジスタ
11 トランジスタ
11a トランジスタ
12 トランジスタ
12a トランジスタ
13 トランジスタ
13a トランジスタ
14 コンパレータ
15 ディレイ部
16 排他的論理和回路
17 カウンタ
18 マッチオン回路
19 マッチオフ回路
20 フリップフロップ
21 レジスタ
22 レジスタ
23 セレクタ
24 セレクタ
25 ストップカウンタ
26 スイッチ
Claims (11)
- 電源電圧が供給される第1の電源線と、
前記第1の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第2の電源線と、
前記第2の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第3の電源線と、
前記第1の電源線と前記第2の電源線との間に接続され、低消費電力制御の対象となる論理回路ブロックと、
前記第2の電源線と前記第3の電源線との間に接続され、スイッチ制御信号に基づいて、前記論理回路ブロックの低消費電力制御を行うスイッチ部と、
前記第1の電源線に供給される電源電圧の電圧レベルをモニタし、前記電源電圧の電圧レベルの変動に応じて制御信号を出力する電源ノイズ測定部と、
前記電源ノイズ測定部から出力される制御信号、および前記論理回路ブロックの動作状態を示す状態信号に基づいて、前記スイッチ部にスイッチ制御信号を出力するスイッチコントローラとを備え、
前記電源ノイズ測定部は、
前記第1の電源線に供給される電源電圧としきい値電圧とを比較し、前記電源電圧が前記しきい値電圧よりも低くなった際、または前記電源電圧が前記しきい値電圧よりも高くなった際に制御信号を出力し、
前記スイッチコントローラは、
前記電源ノイズ測定部が、前記第1の電源線に供給される電源電圧が前記しきい値電圧よりも高くなった際に出力する制御信号を受け取ると、前記第2の電源線に蓄積された電荷を前記第3の電源線に放出し、前記電源ノイズ測定部が、前記第1の電源線に供給される電源電圧が前記しきい値電圧よりも低くなった際に出力する制御信号を受け取ると、前記第3の電源線に蓄積された電荷を前記第2の電源線に放出するように、スリープ状態の前記論理回路ブロックが接続される前記スイッチ部を制御することを特徴とする半導体集積回路装置。 - 電源電圧が供給される第1の電源線と、
前記第1の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第2の電源線と、
前記第2の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第3の電源線と、
前記第2の電源線と前記第3の電源線との間に接続され、低消費電力制御の対象となる論理回路ブロックと、
前記第1の電源線と前記第2の電源線との間に接続され、スイッチ制御信号に基づいて、前記論理回路ブロックの低消費電力制御を行うスイッチ部と、
前記第1の電源線に供給される電源電圧の電圧レベルをモニタし、前記電源電圧の電圧レベルの変動に応じて制御信号を出力する電源ノイズ測定部と、
前記電源ノイズ測定部から出力される制御信号、および前記論理回路ブロックの動作状態を示す状態信号に基づいて、前記スイッチ部にスイッチ制御信号を出力するスイッチコントローラとを備え、
前記電源ノイズ測定部は、
前記第1の電源線に供給される電源電圧としきい値電圧とを比較し、前記電源電圧が前記しきい値電圧よりも低くなった際、または前記電源電圧が前記しきい値電圧よりも高くなった際に制御信号を出力し、
前記スイッチコントローラは、
前記電源ノイズ測定部が、前記第1の電源線に供給される電源電圧が前記しきい値電圧よりも高くなった際に出力する制御信号を受け取ると、前記第2の電源線に蓄積された電荷を前記第3の電源線に放出し、前記電源ノイズ測定部が、前記第1の電源線に供給される電源電圧が前記しきい値電圧よりも低くなった際に出力する制御信号を受け取ると、前記第3の電源線に蓄積された電荷を前記第2の電源線に放出するように、スリープ状態の前記論理回路ブロックが接続される前記スイッチ部を制御することを特徴とする半導体集積回路装置。 - 電源電圧が供給される第1の電源線と、
前記第1の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第2の電源線と、
前記第2の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第3の電源線と、
前記第3の電源線に供給される電源電圧よりも高く前記第2の電源線に供給される電源電圧よりも低い電圧レベルの電源電圧が供給される第4の電源線と、
前記第1の電源線と前記第2の電源線との間に接続され、スイッチ制御信号に基づいて、前記論理回路ブロックの低消費電力制御を行う第1のスイッチ部と、
前記第4の電源線と前記第3の電源線との間に接続され、スイッチ制御信号に基づいて、前記論理回路ブロックの低消費電力制御を行う第2のスイッチ部と、
前記第2の電源線と前記第4の電源線との間に接続され、低消費電力制御の対象となる論理回路ブロックと、
前記第1の電源線に供給される電源電圧の電圧レベルをモニタし、前記電源電圧の電圧レベルの変動に応じて制御信号を出力する電源ノイズ測定部と、
前記電源ノイズ測定部から出力される制御信号、および前記論理回路ブロックの動作状態を示す状態信号に基づいて、前記第1のスイッチ部、または前記第2のスイッチ部に制御信号を出力するスイッチコントローラとを備え、
前記電源ノイズ測定部は、
前記第1の電源線に供給される電源電圧としきい値電圧とを比較し、前記電源電圧が前記しきい値電圧よりも低くなった際、または前記電源電圧が前記しきい値電圧よりも高くなった際に制御信号を出力し、
前記スイッチコントローラは、
前記電源ノイズ測定部が、前記第1の電源線に供給される電源電圧が前記しきい値電圧よりも高くなった際に出力する制御信号を受け取ると、前記第2の電源線に蓄積された電荷を放出し、前記電源ノイズ測定部が、前記第1の電源線に供給される電源電圧が前記しきい値電圧よりも低くなった際に出力する制御信号を受け取ると、前記第3の電源線に蓄積された電荷を前記第2の電源線に放出するように、スリープ状態の前記論理回路ブロックが接続される前記第1のスイッチ部を制御し、前記第4の電源線に蓄積された電荷を放出するように、スリープ状態の前記論理回路ブロックが接続される前記第2のスイッチ部を制御することを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記スイッチコントローラは、
前記第2の電源線に蓄積された電荷を放出してから任意の期間が経過すると、前記第2の電源線に電荷を蓄積するように、スリープ状態の前記論理回路ブロックが接続される前記スイッチ部を制御することを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記スイッチコントローラは、
前記第2の電源線、および前記第4の電源線に蓄積された電荷を放出してから任意の期間が経過すると、前記第2の電源線、および前記第4の電源線に電荷を蓄積するように、スリープ状態の前記論理回路ブロックが接続される前記第1、および前記第2のスイッチ部をそれぞれ制御することを特徴とする半導体集積回路装置。 - 請求項1、2、4のいずれか1項に記載の半導体集積回路装置において、
前記スイッチコントローラは、
クロック信号をカウントするカウンタと、
前記スイッチ部をオン、およびオフするタイミング情報が格納されたレジスタ部と、
前記カウンタから出力されるカウント値と前記レジスタ部に格納されたタイミング情報とを比較し、前記カウンタのカウント値と前記レジスタ部のタイミング情報とが一致した際に、前記スイッチ部をオン、またはオフする前記スイッチ制御信号を出力するスイッチ制御部とを備えたことを特徴とする半導体集積回路装置。 - 請求項3または5記載の半導体集積回路装置において、
前記スイッチコントローラは、
クロック信号をカウントするカウンタと、
前記第1のスイッチ部、および第2のスイッチ部をそれぞれオン、およびオフするタイミング情報が格納されたレジスタ部と、
前記カウンタから出力されるカウント値と前記レジスタ部に格納されたタイミング情報とを比較し、前記カウンタのカウント値と前記レジスタ部のタイミング情報とが一致した際に、前記第1のスイッチ部、および前記第2のスイッチ部をオン、またはオフする前記スイッチ制御信号を出力するスイッチ制御部とを備えたことを特徴とする半導体集積回路装置。 - 請求項1〜7のいずれか1項に記載の半導体集積回路装置において、
前記スイッチコントローラは、
アクティブ状態の前記論理回路ブロックの動作状態に応じて、使用するスリープ状態となった前記論理回路ブロックの数を可変するように前記スイッチ部を動作させることを特徴とする半導体集積回路装置。 - 請求項1〜7のいずれか1項に記載の半導体集積回路装置において、
前記スイッチコントローラは、
アクティブ状態の前記論理回路ブロックの動作状態に応じて、使用するスリープ状態となった前記論理回路ブロックにおける前記スイッチ部のオン導通強度を可変することを特徴とする半導体集積回路装置。 - 請求項1〜7のいずれか1項に記載の半導体集積回路装置において、
前記スイッチ部の各々は、複数のスイッチを含み、
前記スイッチコントローラは、アクティブ状態の前記論理回路ブロックの動作状態に応じて、動作させる前記複数のスイッチの数を可変するように制御することを特徴とする半導体集積回路装置。 - 請求項1〜7のいずれか1項に記載の半導体集積回路装置において、
前記スイッチ部の各々は、1つのスイッチを含むことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010009694A JP5481211B2 (ja) | 2010-01-20 | 2010-01-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010009694A JP5481211B2 (ja) | 2010-01-20 | 2010-01-20 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011151518A JP2011151518A (ja) | 2011-08-04 |
JP5481211B2 true JP5481211B2 (ja) | 2014-04-23 |
Family
ID=44538131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010009694A Expired - Fee Related JP5481211B2 (ja) | 2010-01-20 | 2010-01-20 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5481211B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9871506B2 (en) * | 2014-04-16 | 2018-01-16 | Qualcomm Incorporated | Switchable decoupling capacitors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218722A (ja) * | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | 半導体集積回路装置 |
FR2919446B1 (fr) * | 2007-07-27 | 2009-12-18 | Commissariat Energie Atomique | Dispositif de commutation d'alimentation electrique a reponse rapide et reseau alimentation electrique equipe d'un tel commutateur. |
JP4737646B2 (ja) * | 2007-11-12 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5278167B2 (ja) * | 2009-05-29 | 2013-09-04 | 富士通株式会社 | 半導体集積回路装置及び電源システム |
-
2010
- 2010-01-20 JP JP2010009694A patent/JP5481211B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011151518A (ja) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011193579A (ja) | 半導体装置 | |
KR20070047645A (ko) | 클럭 드라이버 | |
JP2010283992A (ja) | 電源電圧生成回路、及び半導体装置 | |
US7724062B2 (en) | Output buffer circuit | |
JP2012099199A (ja) | 半導体装置及びその制御方法 | |
US9171599B2 (en) | Circuits, apparatuses, and methods for oscillators | |
EP3154199B1 (en) | A new power-on reset circuit | |
JP5763670B2 (ja) | 半導体集積回路 | |
EP3046239B1 (en) | Current generating circuit, current generating method, charge pumping circuit and charge pumping method | |
JP5481211B2 (ja) | 半導体集積回路装置 | |
JP5271850B2 (ja) | 半導体集積回路 | |
US20110298499A1 (en) | Internal voltage generator and integrated circuit device including the same | |
US7763991B2 (en) | Voltage generating circuit | |
JP5133102B2 (ja) | 半導体集積回路 | |
US20170117890A1 (en) | Circuit, method of controlling a circuit and device | |
JP2006217138A (ja) | 半導体装置 | |
US10536148B2 (en) | Apparatus and system of a level shifter | |
US8125274B2 (en) | Differential amplifier | |
JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
JP2000339047A (ja) | 半導体集積回路装置 | |
JP2011186618A (ja) | 定電圧出力回路 | |
JP2007236079A (ja) | チャージポンプ回路、移動通信端末、通信装置 | |
JP2007028758A (ja) | 半導体集積回路 | |
JP2011211830A (ja) | 昇圧回路、昇圧装置及び半導体集積回路 | |
US20110309814A1 (en) | Use of auxiliary currents for voltage regulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5481211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |