JP3343808B2 - ノイズ抑制装置 - Google Patents
ノイズ抑制装置Info
- Publication number
- JP3343808B2 JP3343808B2 JP12440896A JP12440896A JP3343808B2 JP 3343808 B2 JP3343808 B2 JP 3343808B2 JP 12440896 A JP12440896 A JP 12440896A JP 12440896 A JP12440896 A JP 12440896A JP 3343808 B2 JP3343808 B2 JP 3343808B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- digital circuit
- capacitor
- instantaneous current
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、基本クロックに従
って動作するディジタル回路を有する半導体集積回路装
置から発するノイズを抑制するために、ディジタル回路
に付随して半導体集積回路装置中に設けられた半導体装
置からなりバイパスコンデンサの働きをするノイズ抑制
装置に関するものである。
って動作するディジタル回路を有する半導体集積回路装
置から発するノイズを抑制するために、ディジタル回路
に付随して半導体集積回路装置中に設けられた半導体装
置からなりバイパスコンデンサの働きをするノイズ抑制
装置に関するものである。
【０００２】
【従来の技術】近年、基本クロックに従って動作するデ
ィジタル回路を有する半導体集積回路装置の発するノイ
ズによるＥＭＩが問題になっており、半導体集積回路装
置自身の低ＥＭＩが要求されているが、その中で低ＥＭ
Ｉ（電磁妨害波；Electro Magnetic Interference ）化
の一手段であるバイパスコンデンサを内蔵した半導体集
積回路装置が利用されるようになってきた。
ィジタル回路を有する半導体集積回路装置の発するノイ
ズによるＥＭＩが問題になっており、半導体集積回路装
置自身の低ＥＭＩが要求されているが、その中で低ＥＭ
Ｉ（電磁妨害波；Electro Magnetic Interference ）化
の一手段であるバイパスコンデンサを内蔵した半導体集
積回路装置が利用されるようになってきた。
【０００３】以下、基本クロックに従って動作するディ
ジタル回路を有する従来の半導体集積回路装置について
図３を参照しながら説明する。図３は従来の半導体集積
回路装置の構成を示す回路図である。図３において、１
３は電源、３は基本クロックに従って動作しノイズ源と
なるディジタル回路である。１は電源１３からディジタ
ル回路３へ到る電源ライン、２は電源１３からディジタ
ル回路３へ到る接地ラインである。１２は電源ライン１
に一端を接続し接地ライン２に他端を接続することによ
りノイズバイパスを行って電源１３に帰還するノイズを
減少させるためのコンデンサである。
ジタル回路を有する従来の半導体集積回路装置について
図３を参照しながら説明する。図３は従来の半導体集積
回路装置の構成を示す回路図である。図３において、１
３は電源、３は基本クロックに従って動作しノイズ源と
なるディジタル回路である。１は電源１３からディジタ
ル回路３へ到る電源ライン、２は電源１３からディジタ
ル回路３へ到る接地ラインである。１２は電源ライン１
に一端を接続し接地ライン２に他端を接続することによ
りノイズバイパスを行って電源１３に帰還するノイズを
減少させるためのコンデンサである。
【０００４】以上のように構成された半導体集積回路装
置について、以下、その動作について説明する。まず、
電源１３から給電されてディジタル回路３が動作する
と、基本クロックに従って、例えば基本クロックの立ち
上がり毎にディジタル回路３の内部の状態が変化する
が、そのタイミングで電力を消費し、過渡的な瞬時電流
が流れる。電源ライン１とディジタル回路３の間、およ
び接地ライン２とディジタル回路３の間にはそれぞれ寄
生インピーダンスがつくが、コンデンサ１２がディジタ
ル回路３に充分に近い場合には、ディジタル回路３に流
れる瞬時電流はまずコンデンサ１２から供給され、その
次に電源１３から電源ライン１を通り接地ライン２から
出る経路で供給される。その結果、ディジタル回路３の
近くに配置されたコンデンサ１２はディジタル回路３に
流れ込む瞬時電流の供給源となり、電源１３からの瞬時
電流の供給量を低減する作用をもつ。すなわち、電源１
３から電源ライン１と接地ライン２に流れる瞬時電流が
減少するため、コンデンサ１２はノイズ源となるディジ
タル回路３のノイズをバイパスして電源１３から外部へ
漏れ出すのを抑制する役目を担い、ＥＭＩ対策として効
果がある。
置について、以下、その動作について説明する。まず、
電源１３から給電されてディジタル回路３が動作する
と、基本クロックに従って、例えば基本クロックの立ち
上がり毎にディジタル回路３の内部の状態が変化する
が、そのタイミングで電力を消費し、過渡的な瞬時電流
が流れる。電源ライン１とディジタル回路３の間、およ
び接地ライン２とディジタル回路３の間にはそれぞれ寄
生インピーダンスがつくが、コンデンサ１２がディジタ
ル回路３に充分に近い場合には、ディジタル回路３に流
れる瞬時電流はまずコンデンサ１２から供給され、その
次に電源１３から電源ライン１を通り接地ライン２から
出る経路で供給される。その結果、ディジタル回路３の
近くに配置されたコンデンサ１２はディジタル回路３に
流れ込む瞬時電流の供給源となり、電源１３からの瞬時
電流の供給量を低減する作用をもつ。すなわち、電源１
３から電源ライン１と接地ライン２に流れる瞬時電流が
減少するため、コンデンサ１２はノイズ源となるディジ
タル回路３のノイズをバイパスして電源１３から外部へ
漏れ出すのを抑制する役目を担い、ＥＭＩ対策として効
果がある。
【０００５】クロックによる過渡電流により、電源−接
地間にノイズが観測されるが、この大きさによりコンデ
ンサ１２が放出した電荷がわかり、例えばコンデンサ１
２の蓄積電荷のうち、ノイズ抑制のために、５％程度の
電荷が供される。
地間にノイズが観測されるが、この大きさによりコンデ
ンサ１２が放出した電荷がわかり、例えばコンデンサ１
２の蓄積電荷のうち、ノイズ抑制のために、５％程度の
電荷が供される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、半導体集積回路装置中には、ノイズパイ
パス用として大容量のコンデンサは内蔵できず、内蔵可
能なコンデンサは小容量のものに限られるため、コンデ
ンサ１２からディジタル回路１３に供給される電荷はわ
ずかであり、ほとんどが電源１３から供給されるため、
ノイズのバイパス作用が充分に得られず、電源から外部
へ漏れ出すノイズを十分に抑制することはできなかっ
た。
来の構成では、半導体集積回路装置中には、ノイズパイ
パス用として大容量のコンデンサは内蔵できず、内蔵可
能なコンデンサは小容量のものに限られるため、コンデ
ンサ１２からディジタル回路１３に供給される電荷はわ
ずかであり、ほとんどが電源１３から供給されるため、
ノイズのバイパス作用が充分に得られず、電源から外部
へ漏れ出すノイズを十分に抑制することはできなかっ
た。
【０００７】本発明は上記従来の課題を解決するもの
で、半導体集積回路装置中に内蔵するコンデンサの容量
が小さくても、ノイズのバイパス効果を十分に大きくし
て外部へ漏れ出すノイズを十分に抑制することができる
ノイズ抑制装置を提供することである。
で、半導体集積回路装置中に内蔵するコンデンサの容量
が小さくても、ノイズのバイパス効果を十分に大きくし
て外部へ漏れ出すノイズを十分に抑制することができる
ノイズ抑制装置を提供することである。
【０００８】
【課題を解決するための手段】本発明のノイズ抑制装置
は、基本クロックに従って動作するディジタル回路を有
する半導体集積回路装置に内蔵されるものであり、電源
からディジタル回路へ到る電源ラインに一端を接続した
第１のコンデンサと、電源からディジタル回路へ到る接
地ラインに一端を接続した第２のコンデンサと、第１の
コンデンサの他端と接地ラインとの間に接続した第１の
充電用スイッチング素子と、第２のコンデンサの他端と
電源ラインとの間に接続した第２の充電用スイッチング
素子と、第１のコンデンサの他端と第２のコンデンサの
他端との間に接続した放電用スイッチング素子とを備
え、第１および第２の充電用スイッチング素子を基本ク
ロックに同期してディジタル回路に過渡的な瞬時電流が
流れないタイミングで導通させるとともに、放電用スイ
ッチング素子を基本クロックに同期してディジタル回路
に過渡的な瞬時電流が流れるタイミングで導通させるよ
うにしている。
は、基本クロックに従って動作するディジタル回路を有
する半導体集積回路装置に内蔵されるものであり、電源
からディジタル回路へ到る電源ラインに一端を接続した
第１のコンデンサと、電源からディジタル回路へ到る接
地ラインに一端を接続した第２のコンデンサと、第１の
コンデンサの他端と接地ラインとの間に接続した第１の
充電用スイッチング素子と、第２のコンデンサの他端と
電源ラインとの間に接続した第２の充電用スイッチング
素子と、第１のコンデンサの他端と第２のコンデンサの
他端との間に接続した放電用スイッチング素子とを備
え、第１および第２の充電用スイッチング素子を基本ク
ロックに同期してディジタル回路に過渡的な瞬時電流が
流れないタイミングで導通させるとともに、放電用スイ
ッチング素子を基本クロックに同期してディジタル回路
に過渡的な瞬時電流が流れるタイミングで導通させるよ
うにしている。
【０００９】過渡的な瞬時電流が流れるタイミングとい
うのは、瞬時電流の流れ始めから短くとも瞬時電流の流
れ終わりまでの期間であり、瞬時電流が流れないタイミ
ングというのは瞬時電流が流れ終わった後次に瞬時電流
が流れ始める直前までの期間である。また、第１の充電
用スイッチング素子が例えばＮチャネル型ＭＯＳトラン
ジスタで構成され、第２の充電用スイッチング素子が例
えばＰチャネル型ＭＯＳトランジスタで構成され、放電
用スイッチング素子が例えばＮチャネル型ＭＯＳトラン
ジスタで構成される。
うのは、瞬時電流の流れ始めから短くとも瞬時電流の流
れ終わりまでの期間であり、瞬時電流が流れないタイミ
ングというのは瞬時電流が流れ終わった後次に瞬時電流
が流れ始める直前までの期間である。また、第１の充電
用スイッチング素子が例えばＮチャネル型ＭＯＳトラン
ジスタで構成され、第２の充電用スイッチング素子が例
えばＰチャネル型ＭＯＳトランジスタで構成され、放電
用スイッチング素子が例えばＮチャネル型ＭＯＳトラン
ジスタで構成される。
【００１０】この構成によると、ディジタル回路に過渡
的な瞬時電流が流れないタイミングにおいては、第１お
よび第２のコンデンサが電源ラインと接地ラインの間に
並列に接続された状態となり、第１および第２のコンデ
ンサが電源により並列的に充電されることになり、第１
および第２のコンデンサの電圧は各々ほぼ電源電圧とな
る。また、ディジタル回路に過渡的な瞬時電流が流れる
タイミングにおいては、第１および第２のコンデンサが
電源ラインと接地ラインの間に直列に接続されて、第１
および第２のコンデンサからディジタル回路へ加えられ
る電圧が電源電圧より高い値となり、この状態で第１お
よび第２のコンデンサからディジタル回路に対して直列
的に放電が行われることになり、第１および第２のコン
デンサの直列回路の電圧が略電源電圧になるまで、つま
り、第１および第２のコンデンサに蓄積された電荷の約
半分が放出されるまでディジタル回路に対して放電が継
続して行われ、その間は電源を通して流れることはな
い。
的な瞬時電流が流れないタイミングにおいては、第１お
よび第２のコンデンサが電源ラインと接地ラインの間に
並列に接続された状態となり、第１および第２のコンデ
ンサが電源により並列的に充電されることになり、第１
および第２のコンデンサの電圧は各々ほぼ電源電圧とな
る。また、ディジタル回路に過渡的な瞬時電流が流れる
タイミングにおいては、第１および第２のコンデンサが
電源ラインと接地ラインの間に直列に接続されて、第１
および第２のコンデンサからディジタル回路へ加えられ
る電圧が電源電圧より高い値となり、この状態で第１お
よび第２のコンデンサからディジタル回路に対して直列
的に放電が行われることになり、第１および第２のコン
デンサの直列回路の電圧が略電源電圧になるまで、つま
り、第１および第２のコンデンサに蓄積された電荷の約
半分が放出されるまでディジタル回路に対して放電が継
続して行われ、その間は電源を通して流れることはな
い。
【００１１】このように、ディジタル回路に過渡的な瞬
時電流が流れるタイミングにおいて第１および第２のコ
ンデンサが直列状態で電源ラインと接地ラインの間に接
続されると、第１および第２のコンデンサに充電された
電荷の約半分が電源ラインと接地ラインから放出されて
ノイズ源となるディジタル回路に供給されるため、従来
よりも大量の電荷が放出されることとなり、静電容量の
小さいコンデンサでもノイズのバイパス効果を大きくす
ることができ、したがって外部へ漏れ出すノイズを十分
に抑制することができる。
時電流が流れるタイミングにおいて第１および第２のコ
ンデンサが直列状態で電源ラインと接地ラインの間に接
続されると、第１および第２のコンデンサに充電された
電荷の約半分が電源ラインと接地ラインから放出されて
ノイズ源となるディジタル回路に供給されるため、従来
よりも大量の電荷が放出されることとなり、静電容量の
小さいコンデンサでもノイズのバイパス効果を大きくす
ることができ、したがって外部へ漏れ出すノイズを十分
に抑制することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は本発明の実施
の形態におけるノイズ抑制装置を内蔵した半導体集積回
路装置の回路図を示すものである。図１において、１３
は電源、３は基本クロックに従って動作し、ノイズ源と
なるディジタル回路である。１は電源１３からディジタ
ル回路３へ到る電源ライン、２は電源１３からディジタ
ル回路３へ到る接地ラインである。６は電源ライン１に
一端を接続した第１のコンデンサ、９は接地ライン２に
一端を接続した第２のコンデンサである。５は第１のコ
ンデンサ６の他端と接地ライン２との間に接続したＮチ
ャネル型ＭＯＳトランジスタからなる第１の充電用スイ
ッチング素子である。８は第２のコンデンサ９の他端と
電源ライン１との間に接続したＰチャネル型ＭＯＳトラ
ンジスタからなる第２の充電用スイッチング素子であ
る。１１は第１のコンデンサ６の他端と第２のコンデン
サ９の他端との間に接続したＮチャネル型ＭＯＳトラン
ジスタからなる放電用スイッチング素子である。
て、図面を参照しながら説明する。図１は本発明の実施
の形態におけるノイズ抑制装置を内蔵した半導体集積回
路装置の回路図を示すものである。図１において、１３
は電源、３は基本クロックに従って動作し、ノイズ源と
なるディジタル回路である。１は電源１３からディジタ
ル回路３へ到る電源ライン、２は電源１３からディジタ
ル回路３へ到る接地ラインである。６は電源ライン１に
一端を接続した第１のコンデンサ、９は接地ライン２に
一端を接続した第２のコンデンサである。５は第１のコ
ンデンサ６の他端と接地ライン２との間に接続したＮチ
ャネル型ＭＯＳトランジスタからなる第１の充電用スイ
ッチング素子である。８は第２のコンデンサ９の他端と
電源ライン１との間に接続したＰチャネル型ＭＯＳトラ
ンジスタからなる第２の充電用スイッチング素子であ
る。１１は第１のコンデンサ６の他端と第２のコンデン
サ９の他端との間に接続したＮチャネル型ＭＯＳトラン
ジスタからなる放電用スイッチング素子である。
【００１３】４は充電期間、つまり基本クロックに同期
してディジタル回路３に過渡的な瞬時電流が流れないタ
イミングで“Ｈ”レベルとなる充電タイミング制御信号
であり、この充電タイミング制御信号が第１の充電用ス
イッチング素子５のゲートに入力されることで、第１の
充電用スイッチング素子５が制御され、ディジタル回路
３に過渡的な瞬時電流が流れないタイミングで第１の充
電用スイッチング素子５が導通して第１のコンデンサ６
が充電される。なお、充電タイミング制御信号は、過渡
的な瞬時電流が流れ終わった後次に過渡的な瞬時電流が
流れ始める直前までの期間に“Ｈ”レベルとなる。
してディジタル回路３に過渡的な瞬時電流が流れないタ
イミングで“Ｈ”レベルとなる充電タイミング制御信号
であり、この充電タイミング制御信号が第１の充電用ス
イッチング素子５のゲートに入力されることで、第１の
充電用スイッチング素子５が制御され、ディジタル回路
３に過渡的な瞬時電流が流れないタイミングで第１の充
電用スイッチング素子５が導通して第１のコンデンサ６
が充電される。なお、充電タイミング制御信号は、過渡
的な瞬時電流が流れ終わった後次に過渡的な瞬時電流が
流れ始める直前までの期間に“Ｈ”レベルとなる。
【００１４】７は充電タイミング制御信号４の論理を反
転させるインバータであり、その出力信号が第２の充電
用スイッチング素子８のゲートに入力されることで、第
２の充電用スイッチング素子５が制御され、ディジタル
回路３に過渡的な瞬時電流が流れないタイミングで第２
の充電用スイッチング素子８が導通して第２のコンデン
サ９が充電される。
転させるインバータであり、その出力信号が第２の充電
用スイッチング素子８のゲートに入力されることで、第
２の充電用スイッチング素子５が制御され、ディジタル
回路３に過渡的な瞬時電流が流れないタイミングで第２
の充電用スイッチング素子８が導通して第２のコンデン
サ９が充電される。
【００１５】１０は放電期間、つまり基本クロックに同
期してディジタル回路３に過渡的な瞬時電流が流れるタ
イミングで“Ｈ”レベルとなる放電タイミング制御信号
であり、放電用スイッチング素子１１のゲートに入力さ
れることで、放電用スイッチング素子１１が制御され、
ディジタル回路３に過渡的な瞬時電流が流れるタイミン
グで放電用スイッチング素子１１が導通して第１および
第２のコンデンサ６，９が直列に放電する。放電タイミ
ング制御信号は、過渡的な瞬時電流が流れ始めてから短
くとも瞬時電流が流れ終わるまでの期間に“Ｈ”レベル
となる。なお、充電タイミング制御信号と放電タイミン
グ制御信号とは両方同時に“Ｈ”となることがないよう
にしなければならない。
期してディジタル回路３に過渡的な瞬時電流が流れるタ
イミングで“Ｈ”レベルとなる放電タイミング制御信号
であり、放電用スイッチング素子１１のゲートに入力さ
れることで、放電用スイッチング素子１１が制御され、
ディジタル回路３に過渡的な瞬時電流が流れるタイミン
グで放電用スイッチング素子１１が導通して第１および
第２のコンデンサ６，９が直列に放電する。放電タイミ
ング制御信号は、過渡的な瞬時電流が流れ始めてから短
くとも瞬時電流が流れ終わるまでの期間に“Ｈ”レベル
となる。なお、充電タイミング制御信号と放電タイミン
グ制御信号とは両方同時に“Ｈ”となることがないよう
にしなければならない。
【００１６】この半導体集積回路装置では、ディジタル
回路３に過渡的な瞬時電流が流れないタイミングにおい
ては、第１および第２のコンデンサ６，９が電源ライン
１と接地ライン２の間に並列に接続された状態となり、
第１および第２のコンデンサ６，９が電源１３により並
列的に充電されることになり、第１および第２のコンデ
ンサ６，９の電圧は各々ほぼ電源電圧となる。また、デ
ィジタル回路３に過渡的な瞬時電流が流れるタイミング
においては、第１および第２のコンデンサ６，９が電源
ライン１と接地ライン２の間に直列に接続された状態と
なって第１および第２のコンデンサ６，９からディジタ
ル回路３へ加えられる電圧が電源電圧より高くなり、こ
の状態で第１および第２のコンデンサ６，９からディジ
タル回路３に対して直列的に放電が行われることにな
り、第１および第２のコンデンサ６，９の直列回路の電
圧が略電源電圧になるまで、つまり、第１および第２の
コンデンサ６，９に蓄積された電荷の約半分が放出され
るまでディジタル回路３に対して放電が継続して行わ
れ、その間は電源１３を通して流れることはない。な
お、ディジタル回路３に瞬時電流が流れるときは、ディ
ジタル回路３側が低インピーダンスとなっており、第１
および第２のコンデンサ６，９の直列接続時の電圧は電
源電圧の２倍より低い値となる。実際の設計では、過渡
電流を見積り、第１および第２のコンデンサ６，９の値
を調整して電源電圧とほとんど同じになるように設計さ
れる。
回路３に過渡的な瞬時電流が流れないタイミングにおい
ては、第１および第２のコンデンサ６，９が電源ライン
１と接地ライン２の間に並列に接続された状態となり、
第１および第２のコンデンサ６，９が電源１３により並
列的に充電されることになり、第１および第２のコンデ
ンサ６，９の電圧は各々ほぼ電源電圧となる。また、デ
ィジタル回路３に過渡的な瞬時電流が流れるタイミング
においては、第１および第２のコンデンサ６，９が電源
ライン１と接地ライン２の間に直列に接続された状態と
なって第１および第２のコンデンサ６，９からディジタ
ル回路３へ加えられる電圧が電源電圧より高くなり、こ
の状態で第１および第２のコンデンサ６，９からディジ
タル回路３に対して直列的に放電が行われることにな
り、第１および第２のコンデンサ６，９の直列回路の電
圧が略電源電圧になるまで、つまり、第１および第２の
コンデンサ６，９に蓄積された電荷の約半分が放出され
るまでディジタル回路３に対して放電が継続して行わ
れ、その間は電源１３を通して流れることはない。な
お、ディジタル回路３に瞬時電流が流れるときは、ディ
ジタル回路３側が低インピーダンスとなっており、第１
および第２のコンデンサ６，９の直列接続時の電圧は電
源電圧の２倍より低い値となる。実際の設計では、過渡
電流を見積り、第１および第２のコンデンサ６，９の値
を調整して電源電圧とほとんど同じになるように設計さ
れる。
【００１７】このように、ディジタル回路３に過渡的な
瞬時電流が流れるタイミングにおいて第１および第２の
コンデンサ６，９が直列状態で電源ライン１と接地ライ
ン２の間に接続されると、第１および第２のコンデンサ
６，９に充電された電荷の約半分が電源ライン１と接地
ライン２から放出されてノイズ源となるディジタル回路
３に供給されるため、従来よりも大量の電荷が放出され
ることとなり、静電容量の小さいコンデンサでもノイズ
のバイパス効果を大きくすることができ、したがって外
部へ漏れ出すノイズを十分に抑制することができる。
瞬時電流が流れるタイミングにおいて第１および第２の
コンデンサ６，９が直列状態で電源ライン１と接地ライ
ン２の間に接続されると、第１および第２のコンデンサ
６，９に充電された電荷の約半分が電源ライン１と接地
ライン２から放出されてノイズ源となるディジタル回路
３に供給されるため、従来よりも大量の電荷が放出され
ることとなり、静電容量の小さいコンデンサでもノイズ
のバイパス効果を大きくすることができ、したがって外
部へ漏れ出すノイズを十分に抑制することができる。
【００１８】つぎに、この実施の形態の半導体集積回路
装置の動作を図２を参照しながら説明する。図２におい
て、（ａ）はディジタル回路３の基本クロック、（ｂ）
はディジタル回路３の消費電流、（ｃ）は充電タイミン
グ制御信号４、（ｄ）は放電タイミング制御信号１０を
それぞれ示している。まず、電源１３から給電されてデ
ィジタル回路３が動作すると、ディジタル回路３の内部
の状態が変化するが、一定の基本クロックに同期して内
部状態が変化するディジタル回路３においては、図２
（ｂ）に示すように電力を消費するタイミングは上記基
本クロックの周期に同期する。つまり、例えば図２
（ａ）の基本クロックの立ち上がり直後の所定期間に過
渡的に電流が流れて電力を消費し、その後の期間はほと
んど電流は流れず、電力の消費はほとんどない。
装置の動作を図２を参照しながら説明する。図２におい
て、（ａ）はディジタル回路３の基本クロック、（ｂ）
はディジタル回路３の消費電流、（ｃ）は充電タイミン
グ制御信号４、（ｄ）は放電タイミング制御信号１０を
それぞれ示している。まず、電源１３から給電されてデ
ィジタル回路３が動作すると、ディジタル回路３の内部
の状態が変化するが、一定の基本クロックに同期して内
部状態が変化するディジタル回路３においては、図２
（ｂ）に示すように電力を消費するタイミングは上記基
本クロックの周期に同期する。つまり、例えば図２
（ａ）の基本クロックの立ち上がり直後の所定期間に過
渡的に電流が流れて電力を消費し、その後の期間はほと
んど電流は流れず、電力の消費はほとんどない。
【００１９】そこで、充電タイミング制御信号４を、図
２（ｃ）に示すように、ディジタル回路３が電流を消費
しないタイミングで“Ｈ”レベルとし、第１の充電用ス
イッチング素子５および第２の充電用スイッチング素子
８を導通させることにより、それぞれ第１のコンデンサ
６および第２のコンデンサ９が上記図２（ｃ）の“Ｈ”
レベル期間に充電される。このとき、放電タイミング制
御信号１０が“Ｌ”レベルであり、放電用スイッチング
素子１１は遮断している。
２（ｃ）に示すように、ディジタル回路３が電流を消費
しないタイミングで“Ｈ”レベルとし、第１の充電用ス
イッチング素子５および第２の充電用スイッチング素子
８を導通させることにより、それぞれ第１のコンデンサ
６および第２のコンデンサ９が上記図２（ｃ）の“Ｈ”
レベル期間に充電される。このとき、放電タイミング制
御信号１０が“Ｌ”レベルであり、放電用スイッチング
素子１１は遮断している。
【００２０】つぎに、図２（ｄ）に示すように、ディジ
タル回路３に消費電流が流れるタイミングで放電タイミ
ング制御信号１０を“Ｌ”レベルとし、放電用スイッチ
ング素子１１を導通させるとともに、充電タイミング制
御信号４を“Ｌ”レベルにして第１の充電用スイッチン
グ素子５および第２の充電用スイッチング素子８を遮断
することにより、充電済の第１のコンデンサ６および第
２のコンデンサ９が直列に接続される。この動作により
第１のコンデンサ６および第２のコンデンサ９に充電さ
れていた正の電荷が電源ライン１へ、また負の電荷が接
地ライン２に放出される。なお、トランジスタ１１を導
通させるタイミングは基本クロックの立ち上がりと同時
であることが必要である。もし、タイミングが前にずれ
た場合、その放出する電荷は電源側に流れていくため、
ノイズのもとになり、遅れるとノイズ抑制が十分に行わ
れない。
タル回路３に消費電流が流れるタイミングで放電タイミ
ング制御信号１０を“Ｌ”レベルとし、放電用スイッチ
ング素子１１を導通させるとともに、充電タイミング制
御信号４を“Ｌ”レベルにして第１の充電用スイッチン
グ素子５および第２の充電用スイッチング素子８を遮断
することにより、充電済の第１のコンデンサ６および第
２のコンデンサ９が直列に接続される。この動作により
第１のコンデンサ６および第２のコンデンサ９に充電さ
れていた正の電荷が電源ライン１へ、また負の電荷が接
地ライン２に放出される。なお、トランジスタ１１を導
通させるタイミングは基本クロックの立ち上がりと同時
であることが必要である。もし、タイミングが前にずれ
た場合、その放出する電荷は電源側に流れていくため、
ノイズのもとになり、遅れるとノイズ抑制が十分に行わ
れない。
【００２１】上記第１および第２のコンデンサ６，９の
放出電荷がディジタル回路３に流れる瞬時電流の供給源
となり、電源１３からの瞬時電流の供給量を低減する効
果をもつ。すなわち、電源１３から電源ライン１と接地
ライン２に流れる瞬時電流が減少するため、この実施の
形態の構成はノイズ源であるディジタル回路３のノイズ
をバイパスする役目を担い、ＥＭＩ対策として効果があ
る。
放出電荷がディジタル回路３に流れる瞬時電流の供給源
となり、電源１３からの瞬時電流の供給量を低減する効
果をもつ。すなわち、電源１３から電源ライン１と接地
ライン２に流れる瞬時電流が減少するため、この実施の
形態の構成はノイズ源であるディジタル回路３のノイズ
をバイパスする役目を担い、ＥＭＩ対策として効果があ
る。
【００２２】なお、ディジタル回路３側に過渡電流が流
れる状態においては、コンデンサ６，９側から見ると、
インピーダンスが低い状態にあるため、ディジタル回路
３に加わる電圧は、上述したように、電源電圧の２倍よ
り低くなる。実用に際してはは、耐圧に問題が生じない
程度に、過渡電流を見積もって最適なコンデンサ容量に
設計する。
れる状態においては、コンデンサ６，９側から見ると、
インピーダンスが低い状態にあるため、ディジタル回路
３に加わる電圧は、上述したように、電源電圧の２倍よ
り低くなる。実用に際してはは、耐圧に問題が生じない
程度に、過渡電流を見積もって最適なコンデンサ容量に
設計する。
【００２３】また、コンデンサ６，９の充放電について
は、充電は緩やかに行われ、放電はディジタル回路３の
過渡電流を供給するために供されるので、コンデンサ
６，９の充放電自体がノイズ源となることはない。ま
た、コンデンサ６，９は、通常のパイバスコンデンサと
同様に、ディジタル回路３に近接して配置し、電源から
は離しているため、電源とディジタル回路３間の寄生イ
ンピーダンスのため、コンデンサ６，９から電源側への
電荷の供給はわずかで、大部分の電荷はディジタル回路
３側にノイズ抑制のために供給され、ノイズ抑制効果が
得られないということはない。
は、充電は緩やかに行われ、放電はディジタル回路３の
過渡電流を供給するために供されるので、コンデンサ
６，９の充放電自体がノイズ源となることはない。ま
た、コンデンサ６，９は、通常のパイバスコンデンサと
同様に、ディジタル回路３に近接して配置し、電源から
は離しているため、電源とディジタル回路３間の寄生イ
ンピーダンスのため、コンデンサ６，９から電源側への
電荷の供給はわずかで、大部分の電荷はディジタル回路
３側にノイズ抑制のために供給され、ノイズ抑制効果が
得られないということはない。
【００２４】以上のように、この実施の形態によれば、
ディジタル回路３に過渡的な瞬時電流が流れるタイミン
グで充電済の第１のコンデンサ６および第２のコンデン
サ９を電源ライン１と接地ライン２との間で直列に接続
したことにより、第１のコンデンサ６および第２のコン
デンサ９に充電されていた電荷量の総和の約半分をディ
ジタル回路３の瞬時電流の供給源とすることができ、放
出する電荷量は従来例の数倍から十数倍となるため、同
じ容量値で比較すれば電源１３から電源ライン１と接地
ライン２に流れる瞬時電流をより一層低減することがで
きる。
ディジタル回路３に過渡的な瞬時電流が流れるタイミン
グで充電済の第１のコンデンサ６および第２のコンデン
サ９を電源ライン１と接地ライン２との間で直列に接続
したことにより、第１のコンデンサ６および第２のコン
デンサ９に充電されていた電荷量の総和の約半分をディ
ジタル回路３の瞬時電流の供給源とすることができ、放
出する電荷量は従来例の数倍から十数倍となるため、同
じ容量値で比較すれば電源１３から電源ライン１と接地
ライン２に流れる瞬時電流をより一層低減することがで
きる。
【００２５】なお、上記の実施例では、充電用スイッチ
ング素子および放電用スイッチング素子はＭＯＳトラン
ジスタであったが、バイポーラトランジスタであっても
よい。
ング素子および放電用スイッチング素子はＭＯＳトラン
ジスタであったが、バイポーラトランジスタであっても
よい。
【００２６】
【発明の効果】本発明によれば、第１および第２の２つ
のコンデンサを瞬時電流が流れないタイミングで並列的
に充電しておき、ノイズ源であるディジタル回路に瞬時
電流が流れるタイミングで第１および第２の２つの充電
済のコンデンサを電源ラインと接地ライン間で直列に接
続するために第１および第２の充電用スイッチング素子
と放電用スイッチング素子を設けたことにより、充電さ
れたコンデンサの放出電荷量を増し、電源からの瞬時電
流の供給量を低減し、外部へ漏れ出すノイズを十分に抑
制することができる優れたノイズ抑制装置を実現できる
ものである。
のコンデンサを瞬時電流が流れないタイミングで並列的
に充電しておき、ノイズ源であるディジタル回路に瞬時
電流が流れるタイミングで第１および第２の２つの充電
済のコンデンサを電源ラインと接地ライン間で直列に接
続するために第１および第２の充電用スイッチング素子
と放電用スイッチング素子を設けたことにより、充電さ
れたコンデンサの放出電荷量を増し、電源からの瞬時電
流の供給量を低減し、外部へ漏れ出すノイズを十分に抑
制することができる優れたノイズ抑制装置を実現できる
ものである。
【図１】本発明の実施の形態における半導体集積回路装
置の構成を示す回路図である。
置の構成を示す回路図である。
【図２】本発明の実施の形態における半導体集積回路装
置装置のタイミングチャートである。
置装置のタイミングチャートである。
【図３】従来の半導体集積回路装置の構成を示す回路図
である。
である。
１ 電源ライン ２ 接地ライン ３ ディジタル回路 ４ 充電タイミング制御信号 ５ 第１の充電用スイッチング素子 ６ 第１のコンデンサ ７ インバータ ８ 第２の充電用スイッチング素子 ９ 第２のコンデンサ １０ 放電タイミング制御信号 １１ 放電用スイッチング素子 １２ コンデンサ １３ 電源
フロントページの続き (56)参考文献 特開 平６−13879（ＪＰ，Ａ) 特開 平９−205357（ＪＰ，Ａ) 特開 昭56−122526（ＪＰ，Ａ) 特開 平４−255990（ＪＰ，Ａ) 特開 昭63−65662（ＪＰ，Ａ) 特開 平２−254749（ＪＰ，Ａ) 特開 平２−162917（ＪＰ，Ａ) 実開 平１−179631（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/00 H01L 27/00
Claims (3)
- 【請求項１】 基本クロックに従って動作するディジタ
ル回路を有する半導体集積回路装置に内蔵されるノイズ
抑制装置であって、 電源から前記ディジタル回路へ到る電源ラインに一端を
接続した第１のコンデンサと、前記電源から前記ディジ
タル回路へ到る接地ラインに一端を接続した第２のコン
デンサと、前記第１のコンデンサの他端と前記接地ライ
ンとの間に接続した第１の充電用スイッチング素子と、
前記第２のコンデンサの他端と前記電源ラインとの間に
接続した第２の充電用スイッチング素子と、前記第１の
コンデンサの他端と前記第２のコンデンサの他端との間
に接続した放電用スイッチング素子とを備え、 前記第１および第２の充電用スイッチング素子を前記基
本クロックに同期して前記ディジタル回路に過渡的な瞬
時電流が流れないタイミングで導通させるとともに、前
記放電用スイッチング素子を前記基本クロックに同期し
て前記ディジタル回路に過渡的な瞬時電流が流れるタイ
ミングで導通させるようにしたことを特徴とするノイズ
抑制装置。 - 【請求項２】 瞬時電流が流れるタイミングが前記瞬時
電流の流れ始めから短くとも前記瞬時電流の流れ終わり
までの期間であり、前記瞬時電流が流れないタイミング
は前記瞬時電流が流れ終わった後次に前記瞬時電流が流
れ始める直前までの期間である請求項１記載のノイズ抑
制装置。 - 【請求項３】 第１の充電用スイッチング素子がＮチャ
ネル型ＭＯＳトランジスタであり、第２の充電用スイッ
チング素子がＰチャネル型ＭＯＳトランジスタであり、
放電用スイッチング素子がＮチャネル型ＭＯＳトランジ
スタである請求項１または２記載のノイズ抑制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440896A JP3343808B2 (ja) | 1996-05-20 | 1996-05-20 | ノイズ抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12440896A JP3343808B2 (ja) | 1996-05-20 | 1996-05-20 | ノイズ抑制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312561A JPH09312561A (ja) | 1997-12-02 |
| JP3343808B2 true JP3343808B2 (ja) | 2002-11-11 |
Family
ID=14884735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12440896A Expired - Fee Related JP3343808B2 (ja) | 1996-05-20 | 1996-05-20 | ノイズ抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343808B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003201054A1 (en) * | 2002-01-12 | 2003-07-24 | Koninklijke Philips Electronics N.V. | Circuits with improved power supply rejection |
-
1996
- 1996-05-20 JP JP12440896A patent/JP3343808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09312561A (ja) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208197B1 (en) | Internal charge pump voltage limit control | |
| JP2815292B2 (ja) | 半導体集積回路装置の負電荷チャージポンプ回路 | |
| US20070285151A1 (en) | Power supply circuit | |
| EP0086090B1 (en) | Drive circuit for capacitive loads | |
| JPH0783586B2 (ja) | バックバイアス発生器 | |
| US7724073B2 (en) | Charge pump circuit | |
| JP3431774B2 (ja) | 混合電圧システムのための出力ドライバ | |
| TWI728567B (zh) | 具有改良之速度的自啟式開關電路 | |
| TWI244261B (en) | Power on reset circuit | |
| US5604454A (en) | Integrated circuit with low output buffer energy consumption and related method | |
| US8625383B2 (en) | Memory word line boost using thin dielectric capacitor | |
| JP3343808B2 (ja) | ノイズ抑制装置 | |
| US5543668A (en) | Charge stacking on-chip high-voltage generator and method | |
| JP5271850B2 (ja) | 半導体集積回路 | |
| JPS592438A (ja) | ダイナミツク型論理回路 | |
| JPH0217967B2 (ja) | ||
| JP3654878B2 (ja) | 出力回路 | |
| US20240160235A1 (en) | Semiconductor device | |
| JP2832688B2 (ja) | メモリ素子用チャージポンプ回路 | |
| JP4422287B2 (ja) | 電位制御回路 | |
| CN208462019U (zh) | Anc耳机降噪电路和anc耳机 | |
| JP4819275B2 (ja) | 小さな高調波成分を有する低電力信号ドライバ | |
| JP3547938B2 (ja) | バイアス制御回路 | |
| JP2568636B2 (ja) | インバータ回路 | |
| TW424319B (en) | System and method for limiting charge-pump internal node voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |