JP2019144729A - 電子機器 - Google Patents

Abstract

【課題】安定した動作が可能なバッテリレスの電子機器を提供する。【解決手段】本発明の代表的な実施の形態に係る電子機器（１０）は、電力を発生する発電部（１）と、前記発電部によって発生した電力を蓄える蓄電素子（２）と、前記蓄電素子に蓄えられた電力に基づいて、前記蓄電素子から出力された電圧と異なる電源電圧（ＶＣＣ）を生成する電源回路（３）と、前記電源電圧が供給される電源ライン（ＬＶＣＣ）と、前記電源ラインからの給電により動作する負荷（８）と、前記負荷の動作の停止に応じて、前記基準電位ラインと前記電源ラインとの間に電流経路を形成するスイッチ回路（６）とを備えることを特徴とする。【選択図】図１

Description

本発明は、電子機器に関し、例えば、エネルギーハーベスティング技術等によって集めた微少電力に基づいて動作する電子機器に関する。

近年、光や熱、振動等の環境エネルギーに基づいて発電するエネルギーハーベスティング技術（環境発電技術）やマイクロ波等によって電力を受電する非接触給電技術によって得られた微少電力によって動作するバッテリレスの電子機器が注目されている。

バッテリレスの電子機器としては、例えば、温度等を計測するセンサと、データ処理機能や無線通信機能等を実現するための制御回路と、エネルギーハーベスティング技術や非接触給電技術によって得られたエネルギーに基づいてセンサおよび制御回路に電力を供給する電力供給部とを備えたセンサ機器が知られている（例えば特許文献１参照）。

特開２０１７−１５８８６４号公報

ここで、従来のバッテリレスの電子機器の構成について説明する。
図６は、従来のバッテリレスの電子機器の機能ブロック構成を示す図である。
図６に示すように、従来のバッテリレスの電子機器９０は、発電部９１、蓄電素子９２、電源回路９３、センサ９４、および制御回路９５を備えている。

発電部９１は、エネルギーハーベスティング技術や非接触給電技術によって電力を発生する電力発生素子である。蓄電素子９２は、発電部９１から発生した電力を一時的に蓄える素子であり、例えばキャパシタである。

電源回路９３は、蓄電素子９２に蓄えられた電力に基づいて電源電圧ＶＣＣｘを生成する回路である。電源回路９３は、昇圧ＤＣ／ＤＣコンバータであって、スイッチ素子およびインダクタ（図示せず）と、スイッチ素子を制御するためのＤＣ／ＤＣコンバータ制御用ＩＣ９３０とを備えている。ＤＣ／ＤＣコンバータ制御用ＩＣ９３０は、入力電圧ＶＩＮｘが所定の閾値電圧Ｖｔｈ１を超えたとき動作を開始し、上記スイッチ素子を制御して電源電圧ＶＣＣｘを発生させ、電源ラインＬＶＣＣｘに供給する。電源ラインＬＶＣＣｘには、電源電圧ＶＣＣｘの安定化のための出力キャパシタＣＯＵＴｘが接続されている。

センサ９４は、温度等を計測する装置である。制御回路９５は、データ処理機能や無線通信機能等を実現するための回路である。センサ９４および制御回路９５は、電源電圧ＶＣＣｘに基づいて動作する。すなわち、センサ９４および制御回路９５は、電源回路９３の負荷である。

図６に示す電子機器９０において、発電部９１によって発生した電力は、先ず、蓄電素子９２に蓄えられる。蓄電素子９２に蓄えられた電力、すなわち蓄電素子９２の出力電圧（入力電圧ＶＩＮｘ）が所定値よりも大きくなると、電源回路９３が動作を開始し、電源電圧ＶＣＣｘとしての一定の直流電圧を生成する。

センサ９４および制御回路９５は、電源電圧ＶＣＣｘに基づいて、所定の動作を行う。制御回路９５は、誤動作防止のために最低動作電圧が定められており、電源電圧ＶＣＣｘが閾値電圧Ｖｔｈ２よりも低くなったとき、センサ９４の動作を停止するとともに自らの動作を停止する。そのため、センサ９４および制御回路９５の動作停止後は、電源回路９３は無負荷状態となる。

一般的なリチウムイオン二次電池等のバッテリを内蔵した電子機器の場合、バッテリからの供給が可能な電力が内部回路の消費電力よりも十分に大きいため、内部回路が必要とする電力の安定した供給が可能である。これに対し、エネルギーハーベスタ等の微少電力によって動作する電子機器は、内部回路の消費電力に対してエネルギーハーベスティング技術等によって得られる供給電力に余裕がないため、バッテリを内蔵した電子機器に比べて必要とする電力を内部回路に安定して供給できる時間がとても短い。

例えば、図６に示す電子機器９０の場合、蓄電素子９２に一定量のエネルギーが充電されたとき電源回路９３、制御回路９５、およびセンサ９４等の内部回路が動作を開始し、その後、内部回路が動作することによって蓄電素子９２のエネルギーが消費されて一定量を下回った場合に電力供給が不足して内部回路が停止する。内部回路が停止することにより、蓄電素子９２に再び充電が開始される、という間欠動作が行われる。このように電子機器９０では、蓄電素子９２の充電と放電が短期間に繰り返されるため、蓄電素子９２の出力電圧、すなわち電源回路９３の入力電圧ＶＩＮｘの時間変化の波形は、三角波状となることが多い。

ところで、一般的な電子機器は、電源遮断等により内部回路への電源供給を停止したとき、内部回路内のキャパシタに電荷が残る場合がある。キャパシタは、自己放電（漏れ電流）によって時間の経過と共に電荷が失われ、再び電源投入が行われたときには、放電された状態になっている、あるいは再び電源投入が行われるまで常に内部回路が正常に動作可能な電荷を保っている設計をされていることが多い。

これに対し、従来のエネルギーハーベスタ等の微少電力によって動作する電子機器９０は、上述したように、蓄電素子９２の充放電を繰り返しながら内部回路が間欠動作を行うので、動作停止後に内部回路内のキャパシタに蓄えられた電荷が十分に放電される前に、蓄電素子９２の充電が開始される状況が起こりうる。本願発明者は、従来の電子機器９０がこのような状況下において誤動作するおそれがあることを見出した。以下、詳細に説明する。

図７は、従来の電子機器９０の誤動作を示すシミュレーション結果である。
同図には、電源回路９３の入力電圧ＶＩＮｘ（蓄電素子９２の出力電圧）、電源ラインＬＶＣＣｘの電源電圧ＶＣＣｘ（電源回路９３の出力電圧）、およびセンサ９４および制御回路９５の起動の有無を示す信号ＶＰｘが示されている。ここで、信号ＶＰｘは、ハイレベルであるときにセンサ９４が起動していることを示し、ローレベルであるときにセンサ９４が停止していることを示している。

図７において、時刻ｔ９０に蓄電素子９２の充電が開始され、蓄電素子９２の出力電圧、すなわち電源回路９３の入力電圧ＶＩＮｘが上昇し始める。時刻ｔ９１において入力電圧ＶＩＮｘが閾値電圧Ｖｔｈ１を超えたとき、電源回路９３としての昇圧ＤＣ／ＤＣコンバータが起動し、電源電圧ＶＣＣｘが生成される。これにより、センサ９４および制御回路９５が動作を開始する。

センサ９４および制御回路９５の動作により蓄電素子９２のエネルギーが消費され、その後、時刻ｔ９２において入力電圧ＶＩＮｘが閾値電圧Ｖｔｈｘよりも低くなったとき、ＤＣ／ＤＣコンバータ制御用ＩＣ９３０が動作を停止し、電源回路９３が電源電圧ＶＣＣｘの生成を停止する。その後、時刻ｔ９３において電源電圧ＶＣＣｘが閾値電圧Ｖｔｈ２（最低動作電圧）よりも低くなったとき、センサ９４および制御回路９５の動作が停止し、電源回路９３は無負荷状態となる。これにより、電源ラインＬＶＣＣｘの容量成分（主に、出力キャパシタＣＯＵＴｘ）に蓄えられていた電荷は出力キャパシタＣＯＵＴｘの自己放電等によって失われるので、電源電圧ＶＣＣｘは、緩やかに低下し始める。

その一方で、蓄電素子９２が無負荷状態であるので、時刻ｔ９３において、再び蓄電素子９２の充電が開始されて入力電圧ＶＩＮｘが上昇する。このとき、電源電圧ＶＣＣｘが十分に下がりきっていない。そのため、本来であれば、入力電圧ＶＩＮｘが閾値電圧Ｖｔｈ１を超えてから昇圧ＤＣ／ＤＣコンバータが動作を開始して電源電圧ＶＣＣｘを発生させるところ、電子機器９０の昇圧ＤＣ／ＤＣコンバータは、入力電圧ＶＩＮｘが閾値電圧Ｖｔｈ１を超える前の時刻ｔ９４において、電源電圧ＶＣＣｘを生成している。このときの電源電圧ＶＣＣｘは、昇圧ＤＣ／ＤＣコンバータの誤動作によって生成されているため、蓄電素子９２にはセンサ９４および制御回路９５が動作できるほど十分な電荷が充電されていない。そのため、センサ９４および制御回路９５は正常に動作することができない。

この事象は、電源回路９３の構成要素の一つであるＤＣ／ＤＣコンバータ制御用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）９３０が正常にリセットされないことが原因で発生すると考えられる。すなわち、昇圧ＤＣ／ＤＣコンバータの入力電圧ＶＩＮｘがＤＣ／ＤＣコンバータ制御用ＩＣ９３０の最低動作電圧よりも下がった状態（図７の時刻ｔ９４）において、昇圧ＤＣ／ＤＣコンバータの出力端子（電源ラインＬＶＣＣｘ）に接続されている出力キャパシタＣＯＵＴｘを中心とする容量成分に十分な電荷が残っている場合に、ＤＣ／ＤＣコンバータ制御用ＩＣ９３０が正常にリセットされず、ＤＣ／ＤＣコンバータ制御用ＩＣ９３０が誤動作すると考えられる。このことは、ＤＣ／ＤＣコンバータ制御用ＩＣ９３０が、誤動作防止のためにヒステリシス特性を有していることに関連があると考えられる。

本発明は、上述した課題に鑑みてなされたものであり、本発明の目的は、安定した動作が可能なバッテリレスの電子機器を提供することにある。

本発明の代表的な実施の形態に係る電子機器は、電力を発生する発電部と、前記発電部によって発生した電力を蓄える蓄電素子と、固定電圧が供給される基準電位ラインと、前記蓄電素子に蓄えられた電力に基づいて、前記固定電圧よりも大きい電源電圧を生成する電源回路と、前記電源電圧が供給される電源ラインと、前記電源ラインからの給電により動作する負荷と、前記負荷の動作の停止に応じて、前記電源ラインと前記基準電位ラインとの間に電流経路を形成するスイッチ回路とを備えることを特徴とする。

本発明の一態様によれば、安定した動作が可能なバッテリレスの電子機器を提供することが可能となる。

本発明の実施の形態に係る電子機器の機能ブロック構成を示す図である。 実施の形態に係る電子機器が備えるスイッチ回路の構成の一例を示す図である。 実施の形態に係る電子機器の起動時の動作の一例を示すタイミングチャートである。 実施の形態に係る電子機器の停止時の動作の一例を示すタイミングチャートである。 図３Ｂの一部を拡大したタイミングチャートである。 実施の形態に係る電子機器の動作の一例を示すシミュレーション結果である。 スイッチ回路の変形例を示す図である。 従来のバッテリレスの電子機器の機能ブロック構成を示す図である。 従来のバッテリレスの電子機器の誤動作を示すシミュレーション結果である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。なお、以下の説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。

〔１〕本発明の代表的な実施の形態に係る電子機器（１０）は、電力を発生する発電部（１）と、前記発電部によって発生した電力を蓄える蓄電素子（２）と、前記蓄電素子に蓄えられた電力に基づいて、前記蓄電素子から出力される電圧と異なる電源電圧（ＶＣＣ）を生成する電源回路（３）と、前記電源電圧が供給される電源ライン（ＬＶＣＣ）と、前記電源ラインからの給電により動作する負荷（８）と、前記負荷の動作の停止に応じて、前記電源ラインと基準電位ラインとの間に電流経路を形成するスイッチ回路（６，６Ａ）とを備えることを特徴とする。

〔２〕上記電子機器において、前記負荷は、前記負荷が動作しているときに第１論理レベル（ハイレベルまたはローレベル）となり、前記負荷が停止しているときに第２論理レベル（ローレベルまたはハイレベル）となる信号を出力する出力端子（ＤＯ，ＤＯｘ）を有し、前記スイッチ回路は、前記基準電位ラインと前記電源ラインとの間に接続されたスイッチ素子（ＳＷ，ＳＷＡ）を含み、前記スイッチ素子は、前記負荷の前記出力端子から出力された信号が前記第１論理レベルである場合にオフし、前記負荷の前記出力端子から出力された信号が前記第２論理レベルになったときオンするようにしてもよい。

〔３〕上記電子機器において、前記第１論理レベルは、前記基準電位ラインの電圧に対応する電圧（ハイレベル）であり、前記第２論理レベルは、前記電源ラインの電圧に対応する電圧（ローレベル）であり、前記スイッチ素子は、制御電極（ゲート電極）と、前記電源ラインに接続された第１主電極（ソース電極）と、前記基準電位ラインに接続された第２主電極（ドレイン電極）とを有し、前記制御電極に対する前記第１主電極の電圧が所定の閾値を超えた場合にオンするトランジスタ（Ｐチャネル型の電界効果トランジスタ）であって、前記スイッチ回路は、前記トランジスタの前記制御電極と、前記負荷の前記出力端子との間に接続された第１抵抗（Ｒ１）と、前記負荷の前記出力端子と前記基準電位ラインとの間に接続された第２抵抗（Ｒ２）と、前記トランジスタの前記第１主電極と前記トランジスタの前記制御電極との間に接続されたキャパシタ（Ｃ１）とを更に含んでもよい。

〔４〕上記電子機器において、前記第１論理レベルは、前記基準電位ラインの電圧に対応する電圧（ローレベル）であり、前記第２論理レベルは、前記電源ラインの電圧に対応する電圧（ハイレベル）であり、前記スイッチ素子は、制御電極（ゲート電極）と、前記基準電位ラインに接続された第１主電極（ソース電極）と、前記電源ラインに接続された第２主電極（ドレイン電極）とを有し、前記第１主電極に対する前記制御電極の電圧が所定の閾値を超えた場合にオンするトランジスタ（Ｎチャネル型の電界効果トランジスタ）であって、前記スイッチ回路は、前記負荷の前記出力端子と前記電源ラインとの間に接続された第１抵抗（Ｒ１）と、前記トランジスタの前記制御電極と前記負荷の前記出力端子との間に接続された第２抵抗（Ｒ２）と、前記トランジスタの前記制御電極と前記基準電位ラインとの間に接続されたキャパシタ（Ｃ１）とを更に含んでもよい。

〔５〕上記電子機器において、前記負荷は、センサ（４）と、前記センサを制御するとともに前記センサの検知結果を外部へ送信するＩＣ（５）とを含み、前記出力端子は、前記ＩＣのデジタル出力端子（ＤＯ）であってもよい。

〔６〕上記電子機器において、前記発電部は、環境エネルギーに基づいて電力を発生するエネルギーハーベスタであってもよい。
〔７〕上記電子機器において、前記発電部は、非接触給電技術に基づいて電力を受電するアンテナ素子であってもよい。

２．実施の形態の具体例
以下、本発明の実施の形態の具体例について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。

≪本発明の実施の形態に係る電子機器１０の構成≫
図１は、本発明の実施の形態に係る電子機器の機能ブロック構成を示す図である。
図１に示す電子機器１０は、例えば、自ら発電した電力や遠方からの非接触給電に基づいて動作するバッテリレスの機器である。具体的に、電子機器１０は、発電部１、蓄電素子２、電源回路３、センサ４、制御回路５、スイッチ回路６、および出力キャパシタＣＯＵＴを備えている。

発電部１は、例えば、エネルギーハーベスティング技術や非接触給電技術によって電力を発生する電力発生素子である。電力発生素子としては、エネルギーハーベスタや、非接触給電技術に基づいて電力を受電するアンテナ素子等を例示することができる。ここでは、一例として、発電部１がエネルギーハーベスタであるとする。

蓄電素子２は、発電部１から発生した電力を一時的に蓄える素子であり、例えばキャパシタである。蓄電素子２から出力された電圧は、入力電圧ＶＩＮとして電源回路３に入力される。

電源回路３は、蓄電素子２に蓄えられた電力に基づいて、蓄電素子２から出力される電圧よりも大きい電源電圧ＶＣＣを生成する回路である。以下、蓄電素子２から出力される電圧、すなわち電源回路３に入力される電圧を「入力電圧ＶＩＮ」とも称する。

また、グラウンド電圧ＧＮＤが供給される配線を「基準電位ラインＬＧＮＤ」、電源電圧ＶＣＣが供給される配線を「電源ラインＬＶＣＣ」と表記する。

電源回路３は、例えばスイッチング電源回路であって、好ましくは、昇圧ＤＣ／ＤＣコンバータである。電源回路３は、入力電圧ＶＩＮに基づいて、グラウンド電圧ＧＮＤを基準とした一定の直流電圧を生成し、電源電圧ＶＣＣ（＞ＶＩＮ）として電源ラインＬＶＣＣに供給する。

電源回路３は、例えば、昇圧ＤＣ／ＤＣコンバータの構成要素として、スイッチ素子（例えばパワートランジスタ）、インダクタ、および上記スイッチ素子のオン／オフを制御するＤＣ／ＤＣコンバータ制御用ＩＣ３０等の電子部品を備えている。なお、図１では、一例として、ＤＣ／ＤＣコンバータ制御用ＩＣ３０のみを図示し、その他の構成要素の図示を省略している。なお、電源回路３は昇圧ＤＣ／ＤＣコンバータに限定されず、降圧ＤＣ／ＤＣコンバータであってもよい。

ＤＣ／ＤＣコンバータ制御用ＩＣ３０は、動作開始電圧として閾値電圧Ｖｔｈ１が設定されている。ＤＣ／ＤＣコンバータ制御用ＩＣ３０は、入力電圧ＶＩＮが閾値電圧Ｖｔｈ１を超えたとき動作を開始し、上述したスイッチ素子のスイッチングを開始する。これにより、電源電圧ＶＣＣとして一定の直流電圧を発生させる。

出力キャパシタＣＯＵＴは、電源電圧ＶＣＣの安定化のための電子部品である。出力キャパシタＣＯＵＴは、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に接続されている。なお、出力キャパシタＣＯＵＴは、電源回路３を構成する一要素として、図１における電源回路３の内部に設けられていてもよい。

電源ラインＬＶＣＣには、負荷８が接続されている。負荷８は、電源ラインＬＶＣＣからの電力供給により動作する。負荷８は、電子機器１０固有の機能を実現するための電子部品である。本実施の形態では、負荷８として、センサ４および制御回路５を例示するが、その他の電子部品等を含んでいてもよい。

センサ４は、物理量を検知する電子部品である。センサ４としては、温度センサや加速度センサ等を例示することができる。センサ４は、例えば、グラウンド電圧ＧＮＤを基準として電源ラインＬＶＣＣからの給電および制御回路５からの制御により動作する。

制御回路５は、電子機器１０によるデータ処理機能や無線通信機能等を実現するための電子回路である。例えば、制御回路５は、センサ４を制御するとともに、センサ４の検知結果を外部へ送信する。制御回路５は、例えば、グラウンド電圧ＧＮＤを基準として電源ラインＬＶＣＣからの給電により動作する。

制御回路５は、例えば、公知のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）製造プロセス等によって半導体基板に形成された半導体集積回路（ＩＣ）によって実現されている。本実施の形態では、一例として、制御回路５が一つまたは複数の半導体基板を一つのパッケージに収容したＩＣであるとする。

制御回路５は、制御回路５の周辺の電子部品等と接続するための複数の外部端子を有している。図１には、制御回路５が備える外部端子のうち、グラウンド電圧ＧＮＤが供給されるグラウンド端子Ｐ１、電源電圧ＶＣＣが供給される電源端子Ｐ２、センサ４を制御するための制御信号を出力する制御端子Ｐ３、および２値信号を出力するデジタル出力端子ＤＯを、代表的に図示している。

ここで、デジタル出力端子ＤＯは、制御回路５が動作しているときに第１論理レベルとなり、制御回路５が停止しているときに第２論理レベルとなる信号を出力する端子である。デジタル出力端子ＤＯは、例えばＩＣのチップイネーブル端子である。なお、バッファー回路やＤＣ／ＤＣコンバータ等のＩＣの外側に設けられる外付け回路によって、第１論理レベルと第２論理レベルの信号を出力させてもかまわない。

本実施の形態では、第１論理レベルは、電源電圧ＶＣＣに対応するハイレベルの電圧であり、第２論理レベルは、グラウンド電圧ＧＮＤに対応するローレベルの電圧であるとする。

スイッチ回路６は、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に接続され、負荷８の動作の停止に応じて、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に電流経路を形成する回路である。例えば、スイッチ回路６は、制御回路５が動作している場合に、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間を開放（オープン）し、制御回路５が停止したとき、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に電流経路を形成する。

図２は、スイッチ回路６の構成の一例を示す図である。
スイッチ回路６は、スイッチ素子ＳＷ、キャパシタＣ１、抵抗Ｒ１、および抵抗Ｒ２を有する。スイッチ素子ＳＷは、制御電極としてのゲート電極と、電源ラインＬＶＣＣに接続された第１主電極としてのソース電極と、基準電位ラインＬＧＮＤに接続された第２主電極としてのドレイン電極とを有し、ゲート電極に対するソース電極の電圧が所定の閾値を超えた場合にオンするトランジスタである。例えば、スイッチ素子ＳＷは、Ｐチャネル型の電界効果トランジスタ（ＭＯＳトランジスタ）である。以下、スイッチ素子ＳＷを「トランジスタＳＷ」とも称する。

抵抗Ｒ２は、負荷８の出力端子としての制御回路５のデジタル出力端子ＤＯと基準電位ラインＬＧＮＤとの間に接続されている。抵抗Ｒ１は、トランジスタＳＷのゲート電極と、制御回路５のデジタル出力端子ＤＯとの間に接続されている。キャパシタＣ１は、トランジスタＳＷのソース電極とトランジスタＳＷのゲート電極との間に接続されている。

≪本発明の実施の形態に係る電子機器１０の動作≫
ここで、スイッチ回路６の動作原理について説明する。
図３Ａは、電子機器１０の起動時の動作の一例を示すタイミングチャートである。同図には、電源電圧ＶＣＣ、トランジスタＳＷのゲート電圧ＶＧ、および制御回路５のデジタル出力端子ＤＯのそれぞれの電圧波形の一例が示されている。また、同図には、トランジスタＳＷのオン・オフの状態が示されている。

図３Ａに示すように、先ず、時刻ｔ０において、電源回路３が起動し、電源電圧ＶＣＣが立ち上がったとする。なお、電源電圧ＶＣＣは、実際には電子機器１０の内部回路内の容量成分（主に出力キャパシタＣＯＵＴ）への充電に時間を要するため、緩やかに立ち上がるが、図３Ａでは簡略化して図示している。

電源電圧ＶＣＣの立ち上がったとき、トランジスタＳＷのゲート電極がキャパシタＣ１を介して電源ラインＬＶＣＣ（トランジスタＳＷのソース電極）に接続されているため、トランジスタＳＷのゲート電圧ＶＧは、電源電圧ＶＣＣと略同電圧となる。

このとき、トランジスタＳＷのゲート・ソース間電圧は、ほぼ０Ｖ（ＶＧ≒ＶＣＣ）であるため、トランジスタＳＷはオフした状態となる。

電源電圧ＶＣＣの立ち上がり後、時刻ｔ１において制御回路５が動作を開始し、デジタル出力端子ＤＯがハイレベル（＝ＶＣＣ）となる。

時刻ｔ０から時刻ｔ１までの期間Ｔ１において、制御回路５（ＩＣ）の初期化が完了していないため、制御回路５のデジタル出力端子ＤＯは不定状態となり得る。しかしながら、デジタル出力端子ＤＯは抵抗Ｒ２によってプルダウンされているので、デジタル出力端子ＤＯの電圧は、時刻ｔ０から時刻ｔ１までの期間Ｔ１において、グラウンド電圧ＧＮＤとほぼ一致する。

期間Ｔ１において、キャパシタＣ１は、下記式（１）で表される時定数τで充電される。したがって、期間Ｔ１におけるトランジスタＳＷのゲート電圧ＶＧの波形は、式（２）で表すことができる。なお、デジタル出力端子ＤＯの入力インピーダンスは無視する。

ここで、時定数τは、電源電圧ＶＣＣが立ち上がってから制御回路５が起動するまでの期間Ｔ１においてトランジスタＳＷがオンしないように、設定する必要がある。すなわち、期間Ｔ１において、トランジスタＳＷのゲート・ソース間電圧がトランジスタＳＷの閾値電圧よりも大きくならない範囲で時定数τを設定する必要がある。

なお、制御回路５に電源電圧ＶＣＣが投入されてから制御回路５が起動する（デジタル出力端子ＤＯがハイレベルとなる）までの初期化時間（期間Ｔ１）は、制御回路５に依存した固定の時間であるため、上記の条件を満たすように時定数τを設定することは可能である。

時刻ｔ１において、制御回路５のデジタル出力端子ＤＯがハイレベルになると、トランジスタＳＷのゲート電圧ＶＧがハイレベルとなる。これにより、トランジスタＳＷがオフした状態が継続されるとともに、制御回路５およびセンサ４は通常の動作を開始する。

このように、電子機器１０の起動時および動作時において、スイッチ回路６は、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間を開放（オープン）とし、制御回路５やセンサ４等の負荷８の動作に悪影響を及ぼさない。

なお、制御回路５が動作しているとき、プルダウン用の抵抗Ｒ２による損失が発生する。発電部１が微少電力供給源であることを考慮すると、抵抗Ｒ２はできるだけ大きな値に設定することが望ましい。

次に、電子機器１０の動作停止におけるスイッチ回路６の動作について説明する。
図３Ｂは、電子機器１０が停止するときの動作の一例を示すタイミングチャートである。図３Ｃは、図３Ｂにおける一部の期間（時刻ｔ１１から時刻ｔ１３）を拡大したタイミングチャートである。

図３Ｂに示すように、時刻ｔ１０において、制御回路５およびセンサ４の動作によって蓄電素子２のエネルギーが消費され、電源電圧ＶＣＣが低下し始める。その後、時刻ｔ１１において、電源電圧ＶＣＣが制御回路５の最低動作電圧（閾値電圧Ｖｔｈ２）より低下したとき、制御回路５およびセンサ４の動作が停止する。

これにより、制御回路５は、デジタル出力端子ＤＯからのハイレベル（ＶＣＣ）の電圧の出力を停止する。このとき、デジタル出力端子ＤＯが抵抗Ｒ２によってプルダウンされているため、デジタル出力端子ＤＯの電圧およびトランジスタＳＷのゲート電圧ＶＧはグラウンド電圧ＧＮＤに向かって低下する。
また、このとき、キャパシタＣ１は、前記式（１）で表される時定数τで充電される。

その後、図３Ｃに示すように、トランジスタＳＷのゲート電圧ＶＧが更に低下し、時刻ｔ１２においてトランジスタＳＷのゲート・ソース間電圧がトランジスタＳＷの閾値電圧よりも大きくなると、トランジスタＳＷがオンする。これにより、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に電流経路が形成され、電源ラインＬＶＣＣを経由して蓄電素子２に蓄えられていたエネルギーが急激に消費されるとともに、電源ラインＬＶＣＣの容量成分（主に、出力キャパシタＣＯＵＴ）に蓄えられていた電荷が放電される。その結果、電源電圧ＶＣＣが急峻に低下する。

なお、正確には、非常に長い時定数τにより、トランジスタＳＷは緩やかにオフ状態からオン状態に遷移する。また放電に伴い電源電圧ＶＣＣも低下する。そのため、トランジスタＳＷを介して電源ラインＬＶＣＣから基準電位ラインＬＧＮＤに流れる短絡電流は急峻なものではないと考えられる。

その後、電源電圧ＶＣＣが更に低下し、時刻ｔ１３において、トランジスタＳＷのゲート・ソース間電圧がトランジスタＳＷの閾値電圧よりも小さくなったとき、トランジスタＳＷがオフする。これにより、電源回路３は無負荷状態となり、出力キャパシタＣＯＵＴの自己放電等により、電源電圧ＶＣＣは緩やかに低下する。

このように、スイッチ回路６は、制御回路５の動作の停止に応じて電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に電流経路を形成するので、電子機器１０の動作停止時に、電源ラインＬＶＣＣの容量成分（主に出力キャパシタＣＯＵＴ）に残留する電荷を適切に放電することができる。

なお、スイッチ回路６を設けなかった場合の電源電圧ＶＣＣは、図３Ｂにおける参照符号３００の点線で示される波形となる。すなわち、スイッチ回路６を設けなかった場合、時刻ｔ１１において制御回路５およびセンサ４の動作が停止した後、電源回路３は無負荷状態となるため、出力キャパシタＣＯＵＴの自己放電等により、電源電圧ＶＣＣは緩やかに低下することになる。

図４は、本発明の実施の形態に係る電子機器１０の動作の一例を示すシミュレーション結果である。
同図には、電源回路３の入力電圧ＶＩＮ（蓄電素子２の出力電圧）、電源ラインＬＶＣＣの電源電圧ＶＣＣ（電源回路３の出力電圧）、および制御回路５のデジタル出力端子ＤＯが示されている。

図４に示されるように、本発明の実施の形態に係る電子機器１０において、時刻ｔ９３において電源電圧ＶＣＣが閾値電圧Ｖｔｈ２（最低動作電圧）よりも低くなったとき、センサ４および制御回路５の動作が停止するが、制御回路５のデジタル出力端子ＤＯがローレベル（ＧＮＤ）となる。これにより、スイッチ素子ＳＷがオンし、電源ラインＬＶＣＣの容量成分（主に、出力キャパシタＣＯＵＴ）に蓄えられていた電荷を放電する。これにより、電源電圧ＶＣＣが更に低下する。そして、時刻ｔ９５においてスイッチ素子ＳＷがオフし、電源ラインＬＶＣＣの容量成分の放電が終了する。

このように、本発明の実施の形態に係る電子機器１０によれば、上述した従来の電子機器９０のように入力電圧ＶＩＮが閾値電圧Ｖｔｈ１を超える前に電源回路３が昇圧動作を開始することはなく、蓄電素子２の充放電に応じて適切に電源電圧ＶＣＣを生成することができる。

≪本発明の実施の形態に係る電子機器１０の効果≫
以上、本発明の実施の形態に係る電子機器１０によれば、電源ラインＬＶＣＣから電力の供給を受ける負荷８の動作の停止に応じて、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に電流経路を形成するスイッチ回路６を設けているので、負荷８が動作を停止して電源回路３が無負荷状態となった場合に、電源ラインＬＶＣＣの容量成分に蓄えられている電荷を放電することができ、電源電圧ＶＣＣを速やかに低下させることができる。これにより、電源電圧ＶＣＣの低下によって負荷８が動作を停止したときに、ＤＣ／ＤＣコンバータ制御用ＩＣ３０等の電源回路３を構成する回路を適切にリセットすることが可能となり、図４に示したように電源回路３の誤動作を防止することが可能となる。

したがって、本発明によれば、エネルギーハーベスタ等によって発生した微少電力に基づいて動作する電子機器の安定した動作を実現することが可能となる。

また、電子機器１０において、負荷８としての制御回路５は、制御回路５が動作しているときに第１論理レベルとなり、制御回路５が停止しているときに第２論理レベルとなる信号を出力するデジタル出力端子ＤＯを有し、スイッチ回路６は、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に接続されたスイッチ素子ＳＷを有している。スイッチ素子ＳＷは、デジタル出力端子ＤＯから出力された信号が第１論理レベルである場合にオフし、デジタル出力端子ＤＯから出力された信号が第２論理レベルになったときオンする。

これによれば、負荷８の動作の停止に応じて、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に電流経路を形成するスイッチ回路６を容易に実現することが可能となる。

また、電子機器１０において、第１論理レベルがハイレベル、第２論理レベルがローレベルである場合に、スイッチ回路６を図２に示した回路構成で実現することにより、従来の電子機器９０に対する回路規模およびコストの大幅な増大を抑えつつ、負荷８の動作の停止に応じて電源ラインＬＶＣＣの容量成分に蓄えられている電荷を放電する機能を容易に実現することが可能となる。

また、図２に示した回路構成によれば、上述したように、電子機器１０の起動時（蓄電素子２の充電時）および動作時に他の回路の動作に悪影響を与えることなく、電子機器１０の停止時（負荷８の停止時）に電源ラインＬＶＣＣの容量成分に蓄積された電荷を確実に放電することが容易となる。

また、電子機器１０は、スイッチ回路６を制御するための信号として制御回路５を構成するＩＣのデジタル出力端子ＤＯを用いている。これによれば、例えば既存の電子機器９０にスイッチ回路６の追加する場合に、負荷側の回路構成を見直す必要がないので、制御回路５（ＩＣ）の再設計等の追加のコストが不要となる。

≪実施の形態の拡張≫
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態において、スイッチ回路６は、図２に示した回路構成によらず、種々の回路構成を採用することができる。例えば、図２に示したスイッチ回路６の代わりに、図５に示す回路構成を有するスイッチ回路６Ａを用いてもよい。

図５において、制御回路５のデジタル出力端子ＤＯｘは、制御回路５が動作しているときにローレベルとなり、制御回路５が停止しているときにハイレベルとなる信号を出力する外部端子である。スイッチ回路６Ａは、電源ラインＬＶＣＣと基準電位ラインＬＧＮＤとの間に接続されたスイッチ素子ＳＷＡを有している。スイッチ素子ＳＷＡは、デジタル出力端子ＤＯｘから出力された信号がローレベルである場合にオフし、デジタル出力端子ＤＯｘから出力された信号がハイレベルになったときにオンする。

より具体的には、スイッチ回路６Ａにおいて、スイッチ素子ＳＷＡは、制御電極としてのゲート電極と、基準電位ラインＬＧＮＤに接続された第１主電極としてのソース電極と、電源ラインＬＶＣＣに接続された第２主電極としてのドレイン電極とを有し、ソース電極に対するゲート電極の電圧が所定の閾値を超えた場合にオンするトランジスタである。例えば、スイッチ素子ＳＷＡは、Ｎチャネル型の電界効果トランジスタ（ＭＯＳトランジスタ）である。以下、スイッチ素子ＳＷＡを「トランジスタＳＷＡ」とも称する。

抵抗Ｒ２は、負荷８の出力端子としての制御回路５のデジタル出力端子ＤＯｘとトランジスタＳＷＡのゲート電極との間に接続されている。抵抗Ｒ１は、電源ラインＬＶＣＣと制御回路５のデジタル出力端子ＤＯｘとの間に接続されている。キャパシタＣ１は、トランジスタＳＷＡのゲート電極とトランジスタＳＷのソース電極（基準電位ラインＬＧＮＤ）との間に接続されている。

スイッチ回路６Ａにおいて、制御回路５が動作しているとき（デジタル出力端子ＤＯｘがローレベル）にトランジスタＳＷＡがオフし、制御回路５が停止したとき（デジタル出力端子ＤＯｘがハイレベル）にトランジスタＳＷＡがオンする。
これにより、スイッチ回路６と同様に、負荷８（制御回路５）の動作に悪影響を与えることなく、負荷８の停止に応じて電源ラインＬＶＣＣの容量成分に蓄えられている電荷を放電することが可能となる。

また、上記実施の形態において、制御回路５が一つまたは複数の半導体基板を一つのパッケージに収容したＩＣによって構成されている場合を例示したが、制御回路５としての所望の機能を実現できるのであれば、その構成は特に限定されない。例えば、制御回路５は、複数のディスクリート部品から成る構成を有していてもよいし、ディスクリート部品から成る回路とＩＣとを組み合わせた構成を有していてもよい。

１…発電部、２…蓄電素子、３…電源回路、４…センサ、５…制御回路、６，６Ａ…スイッチ回路、８…負荷、１０…電子機器、Ｃ１…キャパシタ、ＣＯＵＴ…出力キャパシタ、ＤＯ…デジタル出力端子、３０…ＤＣ／ＤＣコンバータ制御用ＩＣ、ＬＶＣＣ…電源ライン、ＬＧＮＤ…基準電位ライン、Ｒ１，Ｒ２…抵抗、ＳＷ，ＳＷＡ…スイッチ素子（トランジスタ）、ＶＣＣ…電源電圧、ＧＮＤ…グラウンド電圧

Claims (7)

1. 電力を発生する発電部と、
   前記発電部によって発生した電力を蓄える蓄電素子と、
   前記蓄電素子に蓄えられた電力に基づいて、前記蓄電素子から出力される電圧と異なる電源電圧を生成する電源回路と、
   前記電源電圧が供給される電源ラインと、
   前記電源ラインからの給電により動作する負荷と、
   前記負荷の動作の停止に応じて、基準電位ラインと前記電源ラインとの間に電流経路を形成するスイッチ回路と、を備える
   電子機器。
2. 請求項１に記載の電子機器において、
   前記負荷は、前記負荷が動作しているときに第１論理レベルとなり、前記負荷が停止しているときに第２論理レベルとなる信号を出力する出力端子を有し、
   前記スイッチ回路は、前記基準電位ラインと前記電源ラインとの間に接続されたスイッチ素子を含み、
   前記スイッチ素子は、前記負荷の前記出力端子から出力された信号が前記第１論理レベルである場合にオフし、前記負荷の前記出力端子から出力された信号が前記第２論理レベルになったときオンする
   ことを特徴とする電子機器。
3. 請求項２に記載の電子機器において、
   前記第１論理レベルは、前記基準電位ラインの電圧に対応する電圧であり、
   前記第２論理レベルは、前記電源ラインの電圧に対応する電圧であり、
   前記スイッチ素子は、制御電極と、前記電源ラインに接続された第１主電極と、前記基準電位ラインに接続された第２主電極とを有し、前記制御電極に対する前記第１主電極の電圧が所定の閾値を超えた場合にオンするトランジスタであって、
   前記スイッチ回路は、
   前記トランジスタの前記制御電極と、前記負荷の前記出力端子との間に接続された第１抵抗と、
   前記負荷の前記出力端子と前記基準電位ラインとの間に接続された第２抵抗と、
   前記トランジスタの前記第１主電極と前記トランジスタの前記制御電極との間に接続されたキャパシタと、を更に含む
   ことを特徴とする電子機器。
4. 請求項２に記載の電子機器において、
   前記第１論理レベルは、前記基準電位ラインの電圧に対応する電圧であり、
   前記第２論理レベルは、前記電源ラインの電圧に対応する電圧であり、
   前記スイッチ素子は、制御電極と、前記基準電位ラインに接続された第１主電極と、前記電源ラインに接続された第２主電極とを有し、前記第１主電極に対する前記制御電極の電圧が所定の閾値を超えた場合にオンするトランジスタであって、
   前記スイッチ回路は、
   前記負荷の前記出力端子と前記電源ラインとの間に接続された第１抵抗と、
   前記トランジスタの前記制御電極と、前記負荷の前記出力端子との間に接続された第２抵抗と、
   前記トランジスタの前記制御電極と前記基準電位ラインとの間に接続されたキャパシタと、を更に含む
   ことを特徴とする電子機器。
5. 請求項２乃至４の何れか一項に記載の電子機器において、
   前記負荷は、
   センサと、前記センサを制御するとともに前記センサの検知結果を外部へ送信するＩＣとを含み、
   前記出力端子は、前記ＩＣのデジタル出力端子である
   ことを特徴とする電子機器。
6. 請求項１乃至５の何れか一項に記載の電子機器において、
   前記発電部は、環境エネルギーに基づいて電力を発生するエネルギーハーベスタである
   ことを特徴とする電子機器。
7. 請求項１乃至５の何れか一項に記載の電子機器において、
   前記発電部は、非接触給電技術に基づいて電力を受電するアンテナ素子である
   ことを特徴とする電子機器。

Images