CN113394213B - 集成电路芯片及其操作方法 - Google Patents

集成电路芯片及其操作方法 Download PDF

Info

Publication number
CN113394213B
CN113394213B CN202110646424.5A CN202110646424A CN113394213B CN 113394213 B CN113394213 B CN 113394213B CN 202110646424 A CN202110646424 A CN 202110646424A CN 113394213 B CN113394213 B CN 113394213B
Authority
CN
China
Prior art keywords
decoupling capacitor
circuit branches
voltage
circuit
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110646424.5A
Other languages
English (en)
Other versions
CN113394213A (zh
Inventor
南海卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202110646424.5A priority Critical patent/CN113394213B/zh
Publication of CN113394213A publication Critical patent/CN113394213A/zh
Application granted granted Critical
Publication of CN113394213B publication Critical patent/CN113394213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种集成电路芯片及其操作方法，芯片包括：多个第一电路支路，第一电路支路包括第一去耦电容单元和第一开关模块，第一开关模块被配置为：控制当前第一电路支路的第一去耦电容单元的第一端在工作中可从第一电源线接收第一电源电压和/或第二端在工作中可从第二电源线接收第二电源电压，第一电源电压不同于第二电源电压；至少一个第二开关模块，被配置为：与多个第一电路支路中对应的两个第一电路支路分别包括的第一去耦电容单元进行耦接，控制对应的两个第一电路支路的第一去耦电容单元之间的通断，使得多个第一去耦电容单元在相互并联和相互串联之间进行切换。该芯片能实现相互并联和相互串联状态的切换，从而实现额外电荷的补充释放。

Description

集成电路芯片及其操作方法
技术领域
本公开的实施例涉及一种集成电路芯片及其操作方法。
背景技术
随着半导体工艺的发展，集成电路芯片上的三极管的密度越来越高，工作时候的电流也越来越大。但由于工艺中导线的电阻、电容并没有成比例的相应减小，导致整体的电源网络的电阻仍然很大，这使得电源网络非常容易受到噪声的干扰，而电源网络的噪声会影响集成电路芯片的性能变化，也会导致集成电路芯片加速老龄化，严重时还会导致集成电路芯片不能正常工作。
发明内容
本公开至少一实施例提供了一种集成电路芯片，包括：多个第一电路支路，其中，每个所述第一电路支路包括第一去耦电容单元和第一开关模块，每个所述第一去耦电容单元包括第一端和第二端，每个所述第一电路支路的第一开关模块被配置为：控制当前所述第一电路支路的第一去耦电容单元的第一端在工作中可从第一电源线接收第一电源电压，和/或，控制当前所述第一电路支路的第一去耦电容单元的第二端在工作中可从第二电源线接收第二电源电压，所述第一电源电压不同于所述第二电源电压；至少一个第二开关模块，其中，所述至少一个第二开关模块中的每个被配置为：与所述多个第一电路支路中对应的两个所述第一电路支路分别包括的第一去耦电容单元进行耦接，控制对应的两个所述第一电路支路的第一去耦电容单元之间的通断，以使得所述多个第一去耦电容单元在相互并联和相互串联之间进行切换。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述多个第一电路支路中的每两个所述第一电路支路分别对应一个所述第二开关模块，并且所述第二开关模块的数目等于所述多个第一电路支路的数目减去1。
例如，在本公开至少一实施例提供的一种集成电路芯片中，每个所述第一电路支路的第一开关模块包括第一开关单元和第二开关单元，每个所述第一电路支路的第一去耦电容单元耦接在对应第一开关模块包括的第一开关单元和第二开关单元之间。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述至少一个第二开关模块中的每个包括第三开关单元，所述第三开关单元分别与对应的两个所述第一电路支路的其中一个第一电路支路的第一去耦电容单元的第二端和另一个第一电路支路的第一去耦电容单元的第一端耦接。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述第一电源电压大于所述第二电源电压。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述多个第一电路支路中的每个包括的第一去耦电容单元的电容大小均相等。
例如，本公开至少一实施例提供的一种集成电路芯片，还包括：一个或多个第二电路支路，其中，所述一个或多个第二电路支路与所述多个第一电路支路并联，每个所述第二电路支路包括第二去耦电容单元和第三开关模块，每个所述第二去耦电容单元包括第一端和第二端，每个所述第二电路支路的第三开关模块被配置为：控制当前所述第二电路支路的第二去耦电容单元的第一端在工作中可从所述第一电源线接收所述第一电源电压，和/或，控制当前所述第二电路支路的第二去耦电容单元的第二端在工作中可从所述第二电源线接收所述第二电源电压。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述多个第一电路支路中的每个包括的第一去耦电容单元和所述一个或多个第二电路支路中的每个包括第二去耦电容单元的电容大小均相等。
例如，在本公开至少一实施例提供的一种集成电路芯片中，每个所述第二电路支路的第三开关模块包括第四开关单元和第五开关单元，每个所述第二电路支路的第二去耦电容单元耦接在对应第三开关模块包括的第四开关单元和第五开关单元之间。
例如，本公开至少一实施例提供的一种集成电路芯片还包括：并串转换控制模块，其中，所述并串转换控制模块被配置为：根据所述集成电路芯片的对象区域，选择所述多个第一电路支路，其中，所述多个第一电路支路包括的第一去耦电容单元和第一开关模块置于对应的所述对象区域；基于选择的所述多个第一电路支路，生成开关控制信号；根据所述开关控制信号，控制选择的所述多个第一电路支路的第一开关模块以及控制耦接于所述多个第一电路支路中对应的两个所述第一电路支路分别包括的第一去耦电容单元之间的第二开关模块，使得所述多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联，以实现对所述对象区域的电荷补偿。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述并串转换控制模块包括：电压获取模块，被配置为：获取所述对象区域的实时电压；电压比较模块，被配置为：将所述实时电压和预设的阈值电压进行比较，获取电压比较结果；开关决策模块，被配置为：基于所述电压比较结果，获知用于所述对象区域的多个第一电路支路的数目，以选择所述多个第一电路支路；基于选择的所述多个第一电路支路，生成所述开关控制信号；根据所述开关控制信号，控制所述多个第一电路支路的第一开关模块以及控制所述第二开关模块，使得所述多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述电压获取模块包括电压感应模块，所述电压感应模块被配置为：通过传感所述对象区域的电压，以获取所述对象区域的实时电压。
例如，在本公开至少一实施例提供的一种集成电路芯片中，所述并串转换控制模块置于对应的所述对象区域。
本公开至少一实施例提供了一种基于上文任一所述的集成电路芯片的操作方法，所述操作方法包括：控制每个所述第一电路支路的第一开关模块，用以控制所述第一电路支路的第一去耦电容单元的第一端在工作中从第一电源线接收第一电源电压，和/或，用以控制所述第一电路支路的第一去耦电容单元的第二端在工作中从第二电源线接收第二电源电压，以及，控制耦接于所述多个第一电路支路中对应的两个所述第一电路支路分别包括的第一去耦电容单元之间的第二开关模块，用以控制对应的两个所述第一电路支路的第一去耦电容单元之间的通断，以使得所述多个第一去耦电容单元在相互并联和相互串联之间进行切换，其中，所述第一电源电压不同于所述第二电源电压。
例如，本公开至少一实施例提供的一种集成电路芯片的操作方法还包括：响应于所述多个第一去耦电容单元相互并联，所述多个第一电路支路在所述第一电源电压与所述第二电源电压之间的电压差下降时，所述集成电路芯片产生第一次释放的电荷量；响应于所述多个第一去耦电容单元由所述相互并联切换为所述相互串联，所述集成电路芯片产生第二次释放的电荷量。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一些实施例提供的集成电路芯片中包括去耦电容单元的电路支路的连接示意图；
图2为本公开一些实施例提供的集成电路芯片中包括的三个第一电路支路的连接示意图；
图2a为图2所示的三个第一电路支路在并联状态时的示意图；
图2b为图2所示的三个第一电路支路在串联状态时的示意图；
图2c-图2e为图2所示的三个第一电路支路中部分支路相互串联的示意图；
图3为本公开一些实施例提供的多个第一去耦电容单元进行并串转换时的电荷对比示意图；
图4为本公开一些实施例提供的第二次释放的电荷量除以第一次释放的电荷量得到的比值与电压降之间的关系示意图；
图5为本公开一些实施例提供的并串转换控制模块的组成示意图；以及
图6为本公开一些实施例提供的全局芯片上布置并串转换控制模块的布局示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另有定义，本公开实施例使用的所有术语(包括技术和科学术语)具有与本本公开所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非本公开实施例明确地这样定义。
本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。本公开实施例中使用了流程图用来说明根据本公开实施例的方法的步骤。应当理解的是，前面或后面的步骤不一定按照顺序来精确的进行。相反，可以按照倒序或同时处理各种步骤。同时，也可以将其他操作添加到这些过程中，或从这些过程移除某一步或数步。
对于集成电路芯片，若负载瞬态电流变化频率超出设定的电流变化频率范围时，稳压源的电压输出会出现跌落(即电压降)，发生电压波动，从而产生电源噪声。
在集成电路芯片设计的过程中，电源噪声主要来源之一是来自封装电感，例如该噪声主要是中频(比如50-300MHz)，这种噪声的特点包括：第一，噪声幅度大；第二，持续时间长(例如持续数十个时钟周期)，容易造成建立/保持违例；第三，该噪声产生于封装电感和集成电路芯片的电容之间，将会是全局噪声，从而影响整个集成电路芯片的关键路径。另外，其他高频噪声的特点包括：幅度小、持续时间短(例如不到一个时钟周期)等，同样也会一定程度地影响集成电路。
对于电源网络噪声影响集成电路芯片的问题，可以通过在集成电路芯片设计后期的剩余区域内添加去耦电容单元来减少电源网络的电压波动。
例如，可以通过在电压源的供电端口到负载之间的电源网络中插入去耦电容单元(例如，连接在电源线和地线之间)，并利用去耦电容单元局部吸附电荷，分流部分电流，由此可以缓解电压降现象。此外，在去耦电容单元对应的区域的电源电压降低至影响集成电路的功能的程度时，去耦电容单元可以通过释放所吸附的电荷，至少部分地抵消去耦电容单元对应的区域的电源电压降低对逻辑单元的不利影响。
但是在设置去耦电容单元的方案中，发明人发现以下几个问题：
第一，当需要提供多种电容单元的时候，并且小电容到大电容都需要添加到集成电路芯片中。由于大电容单元的漏电流很大，如果添加很多大电容单元，会造成集成电路芯片的漏电流功耗损失。但是如果不使用大电容单元的话，那么在电源网络电压的变化较大时，可能无法进行有效的电荷补偿。
第二，对于一些大幅度的中频噪声，即使使用了最大电容单元，也有可能无法实现有效的电荷补偿。
第三，如果集成电路芯片设计后期剩余面积十分有限，则可能不可以添加足够多数量的电容单元，进而影响电源网络受噪声影响的恢复。
本公开至少一实施例提供了一种集成电路芯片，包括：多个第一电路支路，其中，每个第一电路支路包括第一去耦电容单元和第一开关模块，每个第一去耦电容单元包括第一端和第二端，每个第一电路支路的第一开关模块被配置为：控制当前第一电路支路的第一去耦电容单元的第一端在工作中可从第一电源线接收第一电源电压，和/或，控制当前第一电路支路的第一去耦电容单元的第二端在工作中可从第二电源线接收第二电源电压，第一电源电压不同于第二电源电压；至少一个第二开关模块，其中，至少一个第二开关模块中的每个被配置为：与多个第一电路支路中对应的两个第一电路支路分别包括的第一去耦电容单元进行耦接，控制对应的两个第一电路支路的第一去耦电容单元之间的通断，以使得多个第一去耦电容单元在相互并联和相互串联之间进行切换。
本公开至少一实施例还提供对应于上述集成电路芯片的操作方法。
本公开上述实施例的集成电路芯片或其操作方法利用可开关式的多个去耦电容，使得多个去耦电容单元能实现相互并联状态和相互串联状态的切换，以实现额外电荷的补充释放，从而实现对电源网络进行有效的电荷补偿。
图1为本公开一些实施例提供的集成电路芯片中包括去耦电容单元的电路支路的连接示意图。
例如，如图1所示，集成电路芯片100包括多个第一电路支路11，每个第一电路支路11包括第一去耦电容单元111(例如图1所示的第一去耦电容单元1111、第一去耦电容单元1112、第一去耦电容单元1113直至第一去耦电容单元111n)和第一开关模块，每个第一去耦电容单元111包括第一端和第二端。每个第一电路支路11的第一开关模块被配置为：控制当前第一电路支路11的第一去耦电容单元111的第一端在工作中可从第一电源线L1接收第一电源电压V1，和/或，控制当前第一电路支路11的第一去耦电容单元111的第二端在工作中可从第二电源线L2接收第二电源电压V2。第一电源电压V1不同于第二电源电压V2。
例如，如图1所示，集成电路芯片100还包括至少一个第二开关模块12，每个第二开关模块12被配置为：与多个第一电路支路11中对应的两个第一电路支路11分别包括的第一去耦电容单元111进行耦接，控制对应的两个第一电路支路11的第一去耦电容单元111之间的通断，以使得多个第一去耦电容单元在相互并联和相互串联之间进行切换，也即使得多个第一电路支路11在相互并联和相互串联之间进行切换。
例如，在一些示例中，多个第一电路支路11的数目N大于等于2。
例如，在一些示例中，第一去耦电容单元111可通过制备三明治叠层结构的电容单元来实现，也可以通过三极管(例如nmos或pmos)的连接来实现，也即其主要利用三极管内部的电容，由此可以节省芯片面积。当然，此仅仅为示例性的，并不为本公开的实施例的限制，本公开的实施例的每个第一去耦电容单元111可以为任意形式的具有去耦功能以缓解电源电压波动的电容单元，在此也不做赘述。
例如，在一些示例中，每个第一电路支路11的第一开关模块可以为任何具有开关功能的单元或者电路，本公开的实施例对此不作限制，在此也不做赘述。
例如，如图1所示，每个第一电路支路11的第一开关模块包括第一开关单元(例如第一开关单元1121a、第一开关单元1122a、第一开关单元1123a直至第一开关单元112na)和第二开关单元(例如第二开关单元1121b、第二开关单元1122b、第二开关单元1123b直至第二开关单元112nb)，每个第一电路支路11的第一去耦电容单元111耦接在对应第一开关模块包括的第一开关单元和第二开关单元之间。
例如，第一去耦电容单元1111耦接在对应第一开关模块包括的第一开关单元1121a和第二开关单元1121b之间，第一去耦电容单元1112耦接在对应第一开关模块包括的第一开关单元1122a和第二开关单元1122b之间，第一去耦电容单元1113耦接在对应第一开关模块包括的第一开关单元1123a和第二开关单元1123b之间，第一去耦电容单元111n耦接在对应第一开关模块包括的第一开关单元112na和第二开关单元112nb之间。
需要说明的是，图1所示的第一开关模块仅为一种简单、直观的附图示意，以便于读者理解，并不为本公开的实施例的限制。
例如，在一些示例中，每个第二开关模块可以为任何具有开关功能的单元或者电路，本公开的实施例对此不作限制，在此也不做赘述。需要说明的是，图1所示的第二开关模块也仅为一种简单、直观的附图示意，以便于读者理解，并不为本公开的实施例的限制。
例如，在一些示例中，每个第二开关模块12包括第三开关单元，第三开关单元分别与对应的两个第一电路支路11的其中一个第一电路支路的第一去耦电容单元(例如第一去耦电容单元1111)的第二端和另一个第一电路支路的第一去耦电容单元(例如第一去耦电容单元1112)的第一端耦接。
例如，在一些示例中，第一电源电压V1大于第二电源电压V2。
例如，如图1所示，第一电源线L1对应的第一电源电压V1的数值大于零，第二电源线L2接地。当然，此仅仅为示例性的，并不为本公开的实施例的限制，只要第一电源电压和第二电源电压之间存在电压差而能形成电源网络即可，本公开在此不做赘述。
例如，在一些示例中，多个第一电路支路11中的每个第一电路支路中的第一去耦电容单元111的电容大小均相等。当然，本公开的实施例不仅限于此，例如，多个第一去耦电容单元111的电容大小可以部分相同，也可以完全都不相同，本公开的实施例对此不作限制，也不做赘述。
例如，在一些示例中，集成电路芯片100还包括一个或多个第二电路支路(未图示)，其中，该一个或多个第二电路支路与多个第一电路支路11并联，每个第二电路支路包括第二去耦电容单元和第三开关模块，每个第二去耦电容单元包括第一端和第二端，每个第二电路支路的第三开关模块被配置为：控制当前第二电路支路的第二去耦电容单元的第一端在工作中可从第一电源线L1接收第一电源电压V1，和/或，控制当前第二电路支路的第二去耦电容单元的第二端在工作中可从第二电源线L2接收第二电源电压V2。
需要说明的是，在一些示例中，上述的N个第一电路支路11是基于实际情况(例如根据电源网络的电压波动情况或受噪声影响程度)确定的需要将并联关系的电路支路转换为串联关系的多个电路支路，也即根据实际情况决定选择多少个(例如记为N个)并联支路转换成串联电路。
例如，集成电路芯片包括1000个并联的第二电路支路，根据电压波动情况，决定在一些局部区域选择10个并联的电路支路转换为相互串联的电路，以提供额外电荷来补充电源网络，对电源网络的电压波动起到足够保护作用，从而解决一些方案中去耦合电容对电源网络保护有限的问题，因此，这10电路支路即为10第一电路支路11，也即N＝10。
例如，在一些示例中，由于电源网络的局部区域可能因电源局部噪声而导致局部的电源电压波动，因此，本公开至少一实施例的集成电路芯片或其操作方法通过可开关式的多个去耦电容，实现额外电荷的补充释放，从而可以缓解或解决电源网络受噪声的问题。例如，在一些示例中，电源网络因受到的电源噪声会导致电源电压在某一个时间降低一定数值(例如压降ΔV)，并且发生时间随机以及能量随机，具体要视实际情况而定，在此不做赘述。
例如，在一些示例中，第二去耦电容单元可通过制备三明治叠层结构的电容单元来实现，也可通过三极管的连接来实现，具体参照上文的第一去耦电容单元的描述，这里不再赘述。
例如，在一些示例中，多个第一电路支路11中的每个第一电路支路11包括的第一去耦电容单元111和一个或多个第二电路支路中的每个第二电路支路包括第二去耦电容单元的电容大小均相等。当然，本公开的实施例不仅限于此。例如，多个第一去耦电容单元111的电容大小和多个第二去耦电容单元的电容大小可以部分相同，也可以完全都不相同，本公开的实施例对此不作限制，在此也不做赘述。
例如，在一些示例中，集成电路芯片中的每个第二电路支路的第三开关模块包括第四开关单元和第五开关单元，每个第二电路支路的第二去耦电容单元耦接在对应第三开关模块包括的第四开关单元和第五开关单元之间。该第三开关模块与第一开关模块类似，具体可参照上文第一电路支路的第一开关模块的描述，这里不再赘述。
例如，在一些示例中，第一开关单元、第二开关单元、第三开关单元、第四开关单元和第五开关单元分别通过开关元件实现，例如，该开关元件包括晶体管(例如nmos或pmos)。例如，该开关元件的开关功能可通过控制晶体管的栅极的电压实现开关。例如，该开关元件的开关功能可通过传输门(transmission gate)实现开关。当然，此仅仅为示例性的，并不为本公开的实施例的限制，本公开在此也不做赘述。
为了简洁、清楚地描述本公开实施例的方案，下文通过集成电路芯片的三个第一电路支路为例进行说明。但是本公开的实施例并不仅限于此，本公开的实施例的集成电路芯片还可以包括其他数目的第一电路支路以及本公开的实施例同样适用于其他数目的第一电路支路，具体可以根据实际需要进行自由调整，本公开的实施例在此不做穷举和赘述。
图2为本公开一些实施例提供的集成电路芯片中包括的三个第一电路支路的连接示意图。图2a为图2所示的三个第一电路支路在并联状态时的示意图。图2b为图2所示的三个第一电路支路在串联状态时的示意图。图2c～图2e为图2所示的三个第一电路支路中部分支路相互串联的示意图。
例如，如图2所示，集成电路芯片中的三个第一电路支路分别包括的第一去耦电容单元分别为第一去耦电容单元1111、第一去耦电容单元1112和第一去耦电容单元1113。第一去耦电容单元1111所在的第一电路支路的第一开关模块包括开关单元1和开关单元2，第一去耦电容单元1112所在的第一电路支路的第一开关模块包括开关单元4和开关单元5，第一去耦电容单元1113所在的第一电路支路的第一开关模块包括开关单元7和开关单元8。
例如，如图2所示，集成电路芯片包括的三个第一电路支路对应两个第二开关模块，例如，两个第二开关模块的其中一个是开关单元3，另一个是开关单元6。第一去耦电容单元1111所在的第一电路支路和第一去耦电容单元1112所在的第一电路支路对应于开关单元3，第一去耦电容单元1112所在的第一电路支路和第一去耦电容单元1113所在的第一电路支路对应于开关单元6。
例如，在一些示例中，若将图2中的开关单元3和开关单元6断开，并将开关单元1、开关单元2、开关单元4、开关单元5、开关单元7和开关单元8闭合，则三个第一电路支路相互并联，也即第一去耦电容单元1111、第一去耦电容单元1112和第一去耦电容单元1113相互并联，如图2a所示。图2a示出了可开关式的去耦电容单元在充电时的开关状态，所有的第一去耦电容单元都是并联到电源网络中进行充电，每个第一去耦电容单元并联在电源网络第一电源线和第二电源线之间。
例如，如图2a所示，第一去耦电容单元1111的第一端在工作中可从第一电源线接收第一电源电压，第一去耦电容单元1111的第二端在工作中可从第二电源线(例如接地)接收第二电源电压。第一去耦电容单元1112的第一端在工作中可从第一电源线接收第一电源电压，第一去耦电容单元1112的第二端在工作中可从第二电源线(例如接地)接收第二电源电压。第一去耦电容单元1113的第一端在工作中可从第一电源线接收第一电源电压，第一去耦电容单元1113的第二端在工作中可从第二电源线(例如接地)接收第二电源电压。
例如，在一些示例中，若将图2中的开关单元1、开关单元3、开关单元6和开关单元8闭合，并将开关单元2、开关单元4、开关单元5和开关单元7断开，则三个第一电路支路相互串联，也即第一去耦电容单元1111、第一去耦电容单元1112和第一去耦电容单元1113相互串联，如图2b所示。
例如，如图2b所示，第一去耦电容单元1111的第一端在工作中可从第一电源线接收第一电源电压，第一去耦电容单元1113的第二端在工作中可从第二电源线(例如接地)接收第二电源电压。
例如，在一些示例中，若将图2中的开关单元1、开关单元3、开关单元5、开关单元7和开关单元8闭合，并将其他的开关单元2、开关单元4和开关单元6断开，则三个第一电路支路中的两个第一电路支路是相互串联，另外的第三个第一电路支路与这两个第一电路支路串联形成的电路是并联，也即第一去耦电容单元1111、第一去耦电容单元1112相互串联，而第一去耦电容单元1113与第一去耦电容单元1111、第一去耦电容单元1112这两个电容单元是并联，如图2c所示。
例如，如图2c所示，第一去耦电容单元1111的第一端在工作中可从第一电源线接收第一电源电压，第一去耦电容单元1112的第二端在工作中可从第二电源线(例如接地)接收第二电源电压。第一去耦电容单元1113的第一端在工作中可从第一电源线接收第一电源电压，第一去耦电容单元1113的第二端在工作中可从第二电源线(例如接地)接收第二电源电压。
需要说明的是，例如，在图2c示例中，去耦电容单元1111和去耦电容单元1112所在的电路支路可以理解为上文所述的第一电路支路11(例如N＝2)，这里的去耦电容单元1111和去耦电容单元1112属于可以并串转换的第一去耦电容单元。例如根据实际的电压波动情况，比如在场景一时，选择了可开关式的去耦电容单元1111和去耦电容单元1112所在的电路支路进行并联与串联的切换，以提供额外电荷来补充电源网络。与此同时，对于相应的场景一，去耦电容单元1113所在的电路支路11c可以理解为是上文所述的与第一电路支路11a、11b并联的第二电路支路，如图2d所示，也即这时候的去耦电容单元1113属于无需进行并串转换的第二去耦电容单元，且该作为第二电路支路的电路支路11c与第一电路支路11b之间可以设置开关模块(例如开关单元6)。
换句话说，本公开的实施例描述的第一电路支路和第二电路支路旨在区分两个电路支路，而不是对两个电路支路的限制，具体需要根据实际情况而定。例如，图2c和图2d中的电路支路11c是一种在某个特定场景下(例如场景一)不需要进行并串转换的电路支路，也即针对该特定场景，去耦电容单元1113所在的电路支路11c属于上文所述的第二电路支路，此外，对于其他的场景，该电路支路11c可能需要进行并串转换进而串联到电源网络中，例如图2b所示的示例，这时候的去耦电容单元1113所在的电路支路属于需要进行并串转换的第一电路支路，而不再属于上文所述的不需要进行并串转换的第二电路支路。
基于上文所述，图2d示例中可作为第二电路支路的电路支路11c与第一电路支路(例如11b)之间可以选择设置开关模块(例如开关单元6)，例如通过控制开关单元6处于断开状态，使得电路支路11c可以作为第二电路支路。当然，除此之外，不需要进行并串转换的第二电路支路与第一电路支路之间也可以选择不设置开关模块，它们之间是始终断开和并联状态，这样一来，该第二电路支路是一种对于任何场景都不会进行并串转换的电路支路，例如图2e所示的第二去耦电容单元所在的电路支路11d，并且图2e所示的电路支路11c可以作为某一种特定场景下且需要进行并串转换的第一电路支路，这意味着，第二电路支路11d和第一电路支路11c之间未设置开关模块。因此，本公开的实施例对于第二电路支路的应用场景和电路设置不作限制，具体需要根据实际情况进行调整。
由此，本公开至少一实施例通过不同的开关状态可实现不同数目的去耦电容单元串联和并联连接，从而实现不同程度的额外电荷补充。例如，在一些示例中，若多个第一电路支路的第一去耦电容单元由相互并联转化为相互串联的时候(比如由图2a转换为图2b)，会释放更多的电荷，这些额外释放的电荷可以对电源网络的电压波动起到保护作用。
图3为本公开一些实施例提供的多个第一去耦电容单元进行并串转换时的电荷对比示意图。
例如，在一些示例中，若电源电压(也即第一电源电压V1)初始记为Vdd，在一时间段内降低的电压大小记为ΔV(也即电压降ΔV)，多个相同的第一去耦电容单元的数目记为N，第一去耦电容单元的电容值大小均为Cd。
例如，如图3所示，在公式101中，Q0_充电表示在相互并联状态时N个第一去耦电容单元在电源电压为Vdd时的初始存储电荷；在公式102中，Q0_放电表示当电源电压降低了ΔV之后在相互并联状态下的N个第一去耦电容单元存储的电荷量；在公式103中，ΔQ0表示相互并联状态下的N个第一去耦电容单元在电压降低了ΔV过程中释放的电荷量(例如记为第一次释放的电荷量)。对此，若将N个第一去耦电容单元的相互并联状态转换为相互串联状态(例如由图2a转换为图2b)，因此，在公式104中，Q1并联表示在转换之前的相互并联状态下的每个第一去耦电容单元存储的电荷量；在公式105中，Q1串联表示在转换之后的相互串联状态下的N个第一去耦电容单元的总存储的电荷量；在公式106中，ΔQ1表示并串转换过程中额外释放的电荷量(例如记为第二次释放的电荷量)；在公式107中，ΔQ1/ΔQ0表示第二次释放的电荷量与第一次释放的电荷量的比值，为了表述方便，将比值ΔQ1/ΔQ0记为R。
值得注意的是，公式104中主要描述在相互并联状态下的每个第一去耦电容单元存储的电荷量，公式105中主要描述在相互串联状态下的整个串联电路的第一去耦电容单元存储的电荷量，结合公式104和105得到公式106，其关注的是针对当前并联状态时各个第一去耦电容单元且在经过并串转换后处于整个串联电路中的该去耦电容单元所发生的额外的电荷释放量，用以获知第二次释放的电荷量与第一次释放的电荷量的比值结果，其中，电容值均为Cd的N个第一去耦电容单元在并联转为串联之后的等效电容等于1/N*Cd。需要说明的是，图3仅仅为本公开相关实施例对应的电荷计算和对比的示例，并不为本公开的实施例的限制，而且本领域技术人员根据本公开任一实施例描述的集成电路芯片或其操作方法能够得知相应状态下对应的各个电容单元以及电路支路的电荷计算和对比，本公开的实施例在此不做赘述。
还需说明的是，第二次释放的电荷量ΔQ1是在第一次释放的电荷量ΔQ0的基础上实现的额外的电荷释放，以提供额外电荷来补充电源网络，由此，对电源网络进行的电荷补偿总量等于第一次释放的电荷量ΔQ0加上第二次释放的电荷量ΔQ1之和。
例如，在一些示例中，若电源网络期待输出的目标电压大小是1V，但是由于例如电源噪声因素使得电源输出的电压仅有0.8V，则可以利用第一去耦电容单元释放出提前存储的电荷以将电压补偿到1V。
例如，当第一次释放的电荷量ΔQ0不够多，无法满足电源网络的电荷补偿需求(例如通过第一次释放的电荷量ΔQ0只能从0.8V补偿到0.9V，无法补偿到目标值1V)的时候，所以，通过并联-串联转换来释放更多的电荷，对电源网络进行更进一步地电荷补偿，使得电源网络的电压可以上升到目标值(例如1V)。
例如，在一些示例中，若第一次释放的电荷量ΔQ0的大小能够实现对电源网络的足量补充，则可以不用经过并联转串联的转换来释放额外的电荷。
例如，在一些示例中，若比值R(R等于ΔQ1/ΔQ0)的结果等于1，则说明在并联-串联转换过程中，又额外释放了与公式103中的第一次释放的电荷量相等的电荷。例如，在一些示例中，若比值R的结果大于1，则说明在并联-串联转换过程中，额外释放的电荷量大小是公式103中第一次释放的电荷量的倍数(倍数大于1)。根据公式107可知，比值R的大小取决于：串联级数(即数目N)和并联-串联转换时的电压降ΔV。
图4为本公开一些实施例提供的第二次释放的电荷量除以第一次释放的电荷量得到的比值R与电压降之间的关系示意图。
例如，如图4所示，横坐标表示电压降的大小(例如电压降数值分别为3％Vdd、5％Vdd、10％Vdd和15％Vdd)，纵坐标表示第二次释放的电荷量除以第一次释放的电荷量得到的比值R(即ΔQ1/ΔQ0)，其中，曲线S1表示N＝2时比值R与电压降ΔV之间的关系，曲线S2表示N＝3时比值R与电压降ΔV之间的关系，曲线S3表示N＝4时比值R与电压降ΔV之间的关系。
例如，如图4所示，当N越小，第二次释放的电荷量除以第一次释放的电荷量得到的比值R越大，反之，第二次释放的电荷量除以第一次释放的电荷量得到的比值R越小。当电压降ΔV越大，第二次释放的电荷量除以第一次释放的电荷量得到的比值R越小，反之，第二次释放的电荷量除以第一次释放的电荷量得到的比值R越大。
例如，在一些示例中，集成电路芯片还包括并串转换控制模块，其中，该并串转换控制模块被配置为：(i)根据集成电路芯片的对象区域，选择多个第一电路支路，其中，多个第一电路支路包括的第一去耦电容单元和第一开关模块置于对应的对象区域；(ii)基于选择的至少一个第一电路支路，生成开关控制信号；(iii)根据开关控制信号，控制选择的多个第一电路支路的第一开关模块以及控制耦接于多个第一电路支路中对应的两个第一电路支路分别包括的第一去耦电容单元之间的第二开关模块，使得多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联，以实现对该对象区域的电荷补偿。
例如，在一些示例中，该对象区域包括电源网络的局部区域，比如说，由于电源网络覆盖的区域面积比较大，对于该较大的区域面积，有些情况下它的局部会因为电源噪声(例如局部的噪声或局部的IR压降变化)导致局部的电源电压波动，因此，需要进行局部控制以及局部的电荷补偿。
图5为本公开一些实施例提供的一种并串转换控制模块的组成示意图。
例如，如图5所示，并串转换控制模块14包括电压获取模块141、电压比较模块142和开关决策模块143。电压获取模块141被配置为：获取对象区域(例如电源网络的局部区域)的实时电压。电压比较模块142被配置为：获取实时电压和预设的阈值电压V阈值，并将该实时电压和阈值电压V阈值进行比较，获取电压比较结果。开关决策模块143被配置为：(i)基于该电压比较结果，获知用于对象区域的多个第一电路支路11的数目N，以选择多个第一电路支路；(ii)基于选择的多个第一电路支路，生成开关控制信号；(iii)根据开关控制信号，控制多个第一电路支路11的第一开关模块以及控制第二开关模块12，使得多个第一电路支路11的第一去耦电容单元由相互并联切换为相互串联。
例如，在一些示例中，由于多个第一电路支路11的数目N大于等于2，为了实现N个第一电路支路11由相互并联切换为相互串联，至少需要选择两个以上第一电路支路并对其电路的开关进行相应的控制。
例如，在一些示例中，当多个第一电路支路11的数目N为2，为了将这两个第一电路支路由相互串联切换为相互并联，同时选择这两个第一电路支路11并对它们的开关模块分别进行相应的控制，实现将这两个第一电路支路的第一去耦电容单元由相互并联切换为相互串联。
例如，在一些示例中，当多个第一电路支路11的数目N大于2，为了将这N个第一电路支路由相互并联切换为相互串联，同时选择这N个第一电路支路11并对它们的开关进行相应的控制，实现将这三个以上第一电路支路的第一去耦电容单元由相互并联切换为相互串联。
例如，在一些示例中，电压获取模块141包括电压感应模块，该电压感应模块被配置为：通过传感对象区域的电压，以获取该对象区域的实时电压。当然，此仅仅为示例性的，并不为本公开实施例中电压获取模块的限制，本公开的实施例在此也不做赘述。
例如，在一些示例中，如果电源网络的电压波动可以通过并联状态下的第一次释放的电荷量来足量补偿，则不需要进行并联转串联的转换来释放额外的电荷。例如，在一些示例中，如果通过第一次释放的电荷量无法足量补偿的时候，包括：
例如，根据电压比较模块142的电压比较结果，如果电压波动比较大的时候，那么通过开关决策模块143控制实现并串转换，将较多个相互并联的第一电路支路转为相互串联状态，因为根据公式106可知，并联转为串联的第一电路支路的数目N越大，第二次释放的电荷量ΔQ1越大，即可适应于电压波动比较大的情况；又例如，根据电压比较模块142的电压比较结果，如果电压波动比较小的时候，那么通过开关决策模块143控制实现并串转换，将较少个相互并联的第一电路支路转为相互串联状态，因为根据公式106可知，并联转为串联的第一电路支路的数目N越小，第二次释放的电荷量ΔQ1越小，即可适应于电压波动比较小的情况。
例如，在一些示例中，通过电压感应模块获取对象区域的实时电压(即电压感应模块实际所感应到的电压值)，比如实时电压为0.8V，通过电压比较模块142将该实时电压(例如0.8V)和阈值电压(也可称之为参考电压值，阈值电压可以是用户给到的一个参考值，例如阈值电压为1V)进行比较，获取电压比较结果，比如得到实时电压与阈值电压之间的差值0.2V。在进行并串转换前，通过第一次释放的电荷可以进行电荷补偿，也即实时电压的大小将逐渐靠近阈值电压(即升压)，实时电压与阈值电压之间的差值越来越小。
例如，当利用电压感应模块和电压比较模块142监测到经历补偿之后的实时电压达到阈值电压，则说明通过第一次释放的电荷可以满足当前的电荷补偿需求，则不用进行后续的串并转换。但是，当利用电压感应模块和电压比较模块142监测到经历补偿之后的实时电压未达到阈值电压并且该实时电压与阈值电压之间的差值不再变化时(即升压过程停止，例如发现经过一纳秒电压达到0.9V后并不再上升)，则说明通过第一次释放的电荷不能满足当前的电荷补偿需求，那么需要进行串并转换实现额外的电荷释放，也即根据当前的实时电压与阈值电压之间的差值来确定待进行并串转换的第一电路支路的数目N。
基于上述可知，在已知公式106、电压降ΔV、任意时刻的实时电压、阈值电压和固定的电源网络的情况下，可以确定待进行并串转换的第一电路支路的数目N。由此，通过开关决策模块143执行该计算并选择相应的第一电路支路，至少生成对应的开关控制信号以控制相应的开关模块，实现N个第一电路支路的并串转换。需要说明的是，本领域技术人员可以根据本文的相关示例的描述可以获知在各种应用场景下所需的待进行并串转换的第一电路支路的数目N，本公开的实施例在此不做赘述。
例如，在一些示例中，为了既能避免由于充电电流过大进而影响集成电路芯片的功能的问题，还能有效地保护电源网络，使用者应选取合适的参数，例如：并串转化时的电压降大小以及并联转为串联的第一电路支路的数目。例如，并联转为串联的第一电路支路的数目N不能过大，也不能过小，其中，如果数目N过小，则无法释放足够的额外的电荷以有效地保护电源网络，如果数量N过大，则额外释放的电荷量太多，可能导致充电电流过大而影响集成电路芯片的功能。
例如，在一些示例中，并串转换控制模块14置于对应的对象区域。
图6为本公开一些实施例提供的全局芯片上布置并串转换控制模块的布局示意图。
例如，如图6所示，并串转换控制模块14放置在对电源波动比较敏感的一些布局区域，例如，并串转换控制模块14可以放置在关键路径或关键模块等。当然，此仅仅为示例性的，并不为本公开的实施例的限制。例如，每个并串转换控制模块14所能控制的区域可以设计优化，比如，对于某一个并串转换控制模块14，其可以设计成用于控制较大的区域(例如图6所示的局部区域301、302、303和303)，也可以设计成用于控制较小的区域(例如图6所示的局部区域305和306)，本公开的实施例对此不作限制，具体可以根据实际情况而定。
例如，在一些示例中，并串转换控制模块14对应可控制的去耦电容单元的个数或者可控制的区域面积大小也要合理，避免出现电流密度不均衡等问题。当然，此仅仅为示例性的，并不为本公开的实施例的限制，具体可以根据实际情况而定，这里不做赘述。
本公开上述至少一实施例的集成电路，利用可开关式的多个去耦电容，使得多个去耦电容单元(即多个电路支路)能实现相互并联状态和相互串联状态的切换，可以释放额外的电荷来补充电源网络，以免其受到噪声的不良影响。本公开上述至少一实施例还可以一定程度减少使用大电容单元的数目，进而减少漏电流功耗。本公开上述至少一实施例通过实现不同程度的额外电荷补充，还可以解决电源网络受到强度很大且持续时间长的噪声的影响时仍不能补充足够多的电荷的问题。本公开上述至少一实施例还能解决因集成电路芯片设计后期剩余面积过小时而不能加入足够多数量电容单元导致无法有效保护电源网络的问题。值得注意的是，本公开的实施例并不仅限于这些应用和技术效果，还能适用于其他任何的通过实现相互并联状态和相互串联状态的切换以及释放额外的电荷来补充电源网络的应用，这里不再赘述。
需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出集成电路芯片的全部组成单元。本领域技术人员可以根据具体需要提供、设置其他未示出的组成单元，本公开的实施例对此不作限制。还需要说明的是，尽管以上在描述集成电路芯片时将其划分为用于分别执行相应处理的模块，然而，本领域技术人员清楚的是，各模块执行的处理也可以在集成电路芯片不进行任何具体模块划分或者各模块之间并无明确划界的情况下执行。
本公开至少一实施例还提供了一种基于上文任一实施例的集成电路芯片的操作方法，该方法包括：控制每个第一电路支路的第一开关模块，用以控制第一电路支路的第一去耦电容单元的第一端在工作中从第一电源线接收第一电源电压和/或用以控制第一电路支路的第一去耦电容单元的第二端在工作中从第二电源线接收第二电源电压，以及，控制耦接于多个第一电路支路中对应的两个第一电路支路分别包括的第一去耦电容单元之间的第二开关模块，用以控制对应的两个第一电路支路的第一去耦电容单元之间的通断，以使得多个第一去耦电容单元在相互并联和相互串联之间进行切换，其中，第一电源电压不同于第二电源电压。
例如，在一些示例中，集成电路芯片的操作方法还包括：响应于多个第一去耦电容单元相互并联，多个第一电路支路在第一电源电压与第二电源电压之间的电压差下降时(例如上文所述的第一电源电压为Vdd，第二电源电压接地，产生电压降ΔV)，集成电路芯片产生第一次释放的电荷量；响应于多个第一去耦电容单元由相互并联切换为相互串联，集成电路芯片产生第二次释放的电荷量。
需要说明的是，关于不同实施例中的集成电路芯片的操作方法的具体过程和技术效果可以参考上文中关于集成电路芯片的描述，此处不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种集成电路芯片，包括：
多个第一电路支路，其中，每个所述第一电路支路包括第一去耦电容单元和第一开关模块，每个所述第一去耦电容单元包括第一端和第二端，每个所述第一电路支路的第一开关模块被配置为：控制当前所述第一电路支路的第一去耦电容单元的第一端在工作中可从第一电源线接收第一电源电压，和/或，控制当前所述第一电路支路的第一去耦电容单元的第二端在工作中可从第二电源线接收第二电源电压，所述第一电源电压不同于所述第二电源电压；
至少一个第二开关模块，其中，所述至少一个第二开关模块中的每个被配置为：与所述多个第一电路支路中对应的两个所述第一电路支路分别包括的第一去耦电容单元进行耦接，控制对应的两个所述第一电路支路的第一去耦电容单元之间的通断，以使得所述多个第一去耦电容单元在相互并联和相互串联之间进行切换；
所述集成电路芯片还包括并串转换控制模块，其中，所述并串转换控制模块被配置为：根据所述集成电路芯片的对象区域，选择可在相互并联和相互串联之间进行切换的所述多个第一电路支路，其中，所述多个第一电路支路包括的第一去耦电容单元和第一开关模块置于对应的所述集成电路芯片的对象区域；基于选择的所述多个第一电路支路，生成开关控制信号；根据所述开关控制信号，控制选择的所述多个第一电路支路的第一开关模块以及控制耦接于所述多个第一电路支路中对应的两个所述第一电路支路分别包括的第一去耦电容单元之间的第二开关模块，使得所述多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联，以实现对所述对象区域的电荷补偿；其中，响应于所述多个第一去耦电容单元相互并联，所述多个第一电路支路在所述第一电源电压与所述第二电源电压之间的电压差下降时，所述集成电路芯片产生第一次释放的电荷量；
所述并串转换控制模块包括：
电压获取模块，被配置为：获取所述对象区域的实时电压；其中，所述电压获取模块包括电压感应模块，所述电压感应模块被配置为：通过传感所述集成电路芯片的对象区域的电压，以获取所述对象区域的实时电压；
电压比较模块，被配置为：将所述电压感应模块的实时电压和预设的阈值电压进行比较，获取电压比较结果；
开关决策模块，被配置为：
基于所述电压比较结果，获知用于所述对象区域的可在相互并联和相互串联之间进行切换的多个第一电路支路的数目，以选择可在相互并联和相互串联之间进行切换的所述多个第一电路支路；
基于选择的所述多个第一电路支路，生成所述开关控制信号；
根据所述开关控制信号，控制所述多个第一电路支路的第一开关模块以及控制所述第二开关模块，使得所述多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联；
其中，响应于基于所述第一次释放的电荷量进行电荷补偿后的所述电压感应模块的所述实时电压小于所述阈值电压，控制使所述多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联。
2.如权利要求1所述的集成电路芯片，其中，所述多个第一电路支路中的每两个所述第一电路支路分别对应一个所述第二开关模块，并且所述第二开关模块的数目等于所述多个第一电路支路的数目减去1。
3.如权利要求1所述的集成电路芯片，其中，每个所述第一电路支路的第一开关模块包括第一开关单元和第二开关单元，每个所述第一电路支路的第一去耦电容单元耦接在对应第一开关模块包括的第一开关单元和第二开关单元之间。
4.如权利要求1所述的集成电路芯片，其中，所述至少一个第二开关模块中的每个包括第三开关单元，所述第三开关单元分别与对应的两个所述第一电路支路的其中一个第一电路支路的第一去耦电容单元的第二端和另一个第一电路支路的第一去耦电容单元的第一端耦接。
5.如权利要求1所述的集成电路芯片，其中，所述第一电源电压大于所述第二电源电压。
6.如权利要求1所述的集成电路芯片，还包括：一个或多个第二电路支路，
其中，所述一个或多个第二电路支路与所述多个第一电路支路并联，
每个所述第二电路支路包括第二去耦电容单元和第三开关模块，每个所述第二去耦电容单元包括第一端和第二端，每个所述第二电路支路的第三开关模块被配置为：控制当前所述第二电路支路的第二去耦电容单元的第一端在工作中可从所述第一电源线接收所述第一电源电压，和/或，控制当前所述第二电路支路的第二去耦电容单元的第二端在工作中可从所述第二电源线接收所述第二电源电压。
7.如权利要求6所述的集成电路芯片，其中，每个所述第二电路支路的第三开关模块包括第四开关单元和第五开关单元，每个所述第二电路支路的第二去耦电容单元耦接在对应第三开关模块包括的第四开关单元和第五开关单元之间。
8.如权利要求1所述的集成电路芯片，其中，所述并串转换控制模块置于对应的所述对象区域。
9.一种基于权利要求1～8任一所述的集成电路芯片的操作方法，所述操作方法包括：
控制每个所述第一电路支路的第一开关模块，用以控制所述第一电路支路的第一去耦电容单元的第一端在工作中从第一电源线接收第一电源电压，和/或，用以控制所述第一电路支路的第一去耦电容单元的第二端在工作中从第二电源线接收第二电源电压，以及，
控制耦接于所述多个第一电路支路中对应的两个所述第一电路支路分别包括的第一去耦电容单元之间的第二开关模块，用以控制对应的两个所述第一电路支路的第一去耦电容单元之间的通断，以使得所述多个第一去耦电容单元在相互并联和相互串联之间进行切换，其中，所述第一电源电压不同于所述第二电源电压；
响应于所述多个第一去耦电容单元相互并联，所述多个第一电路支路在所述第一电源电压与所述第二电源电压之间的电压差下降时，所述集成电路芯片产生第一次释放的电荷量；
其中，响应于基于所述第一次释放的电荷量进行电荷补偿后的所述电压感应模块的所述实时电压小于所述阈值电压，控制使所述多个第一电路支路的第一去耦电容单元由相互并联切换为相互串联。
10.如权利要求9所述的集成电路芯片的操作方法，还包括：
响应于所述多个第一去耦电容单元由所述相互并联切换为所述相互串联，所述集成电路芯片产生第二次释放的电荷量。
CN202110646424.5A 2021-06-10 2021-06-10 集成电路芯片及其操作方法 Active CN113394213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110646424.5A CN113394213B (zh) 2021-06-10 2021-06-10 集成电路芯片及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110646424.5A CN113394213B (zh) 2021-06-10 2021-06-10 集成电路芯片及其操作方法

Publications (2)

Publication Number Publication Date
CN113394213A CN113394213A (zh) 2021-09-14
CN113394213B true CN113394213B (zh) 2023-04-14

Family

ID=77620148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110646424.5A Active CN113394213B (zh) 2021-06-10 2021-06-10 集成电路芯片及其操作方法

Country Status (1)

Country Link
CN (1) CN113394213B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097288A1 (fr) * 2000-06-14 2001-12-20 Nec Corporation Dispositif a semi-conducteurs pour prevenir la generation d'un bruit
CN106575967A (zh) * 2014-08-21 2017-04-19 高通股份有限公司 降低针对cdac参考电压的信号相关性

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3834867C1 (en) * 1988-10-13 1990-01-25 Telenorma Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt, De Circuit arrangement for the parallel connection of power supply devices
DE4433899A1 (de) * 1994-09-22 1996-03-28 Siemens Ag Schaltungsanordnung zum Ausgleich von Spannungsverlusten bei Gleichspannungsreglern
US6388503B1 (en) * 2000-09-28 2002-05-14 Intel Corporation Output buffer with charge-pumped noise cancellation
EP1925072A1 (en) * 2005-09-02 2008-05-28 Nxp B.V. Charge pump circuit for rfid integrated circuits
KR100813535B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 집적 회로의 전원 노이즈 감쇄 장치
JP5271850B2 (ja) * 2009-08-26 2013-08-21 ルネサスエレクトロニクス株式会社 半導体集積回路
US8571492B2 (en) * 2010-04-20 2013-10-29 Rf Micro Devices, Inc. DC-DC converter current sensing
CN102298957B (zh) * 2010-06-23 2015-01-21 上海华虹宏力半导体制造有限公司 去耦控制电路及半导体电路
US8467261B2 (en) * 2010-07-09 2013-06-18 International Business Machines Corporation Implementing smart switched decoupling capacitors to efficiently reduce power supply noise
TWI402965B (zh) * 2010-07-19 2013-07-21 Lsi Corp 實施以金屬絕緣體金屬為基礎之去耦合電容器的缺陷率免疫技術
US8427224B2 (en) * 2011-07-26 2013-04-23 National Chiao Tung University On-chip active decoupling capacitors for regulating voltage of an integrated circuit
US9417643B2 (en) * 2013-03-15 2016-08-16 Qualcomm Incorporated Voltage regulator with variable impedance element
GB2539458A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Voltage regulators
CN112702050B (zh) * 2020-12-28 2023-03-14 海光信息技术股份有限公司 集成电路芯片和电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097288A1 (fr) * 2000-06-14 2001-12-20 Nec Corporation Dispositif a semi-conducteurs pour prevenir la generation d'un bruit
CN106575967A (zh) * 2014-08-21 2017-04-19 高通股份有限公司 降低针对cdac参考电压的信号相关性

Also Published As

Publication number Publication date
CN113394213A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
CN107005163B (zh) 用于GaN电路负载的GaN电路驱动器
CN103219718B (zh) 静电放电保护电路
US9318779B2 (en) Electric energy storage units connected in series and selectively charged/discharged via a balancing circuit or directly from a charger or to a load
CN103684381B (zh) 具有适应性漏极与源极电压的射频切换器
CN105811941B (zh) 一种上电复位电路
CN103187743B (zh) 电池保护芯片的级联平衡控制装置及电池保护芯片
US20170201102A1 (en) Electricity storage element charging method and electricity storage device
WO2020057180A1 (zh) 片内无源电源补偿电路及应用其的运算单元、芯片、算力板和计算设备
CN110022059B (zh) 电子装置及其操作方法
CN102684675B (zh) 电平移位器
CN104201897B (zh) 一种开关电源的动态过程检测方法和快速响应电路
CN113394213B (zh) 集成电路芯片及其操作方法
CN105099173A (zh) 充电泵
Allasasmeh et al. Charge reusing in switched-capacitor voltage multipliers with reduced dynamic losses
US8427224B2 (en) On-chip active decoupling capacitors for regulating voltage of an integrated circuit
CN102231597B (zh) 电荷泵及电荷泵工作方法
CN110034673B (zh) 具有电荷再循环机构的电子装置
CN209182771U (zh) 片内串联供电系统及应用其的运算单元、芯片、算力板和计算设备
CN203590181U (zh) 一种音频功放启动充电电路
CN206340029U (zh) 限时存储器和rfid电子标签
CN102204105A (zh) 一种i/o电路和集成电路
CN104377678A (zh) 一种电源钳位静电放电保护电路
CN106779018A (zh) 限时存储器和rfid电子标签
CN107276167A (zh) 用于利用多层均衡电路对电池组进行主动均衡的方法
CN1153341C (zh) 应用于低供应电压的充电泵电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant