KR20020017082A - 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈 - Google Patents

버스라인들 간의 스큐를 방지하기 위한 메모리 모듈 Download PDF

Info

Publication number
KR20020017082A
KR20020017082A KR1020000050166A KR20000050166A KR20020017082A KR 20020017082 A KR20020017082 A KR 20020017082A KR 1020000050166 A KR1020000050166 A KR 1020000050166A KR 20000050166 A KR20000050166 A KR 20000050166A KR 20020017082 A KR20020017082 A KR 20020017082A
Authority
KR
South Korea
Prior art keywords
memory
module
bus lines
memory module
circuit board
Prior art date
Application number
KR1020000050166A
Other languages
English (en)
Other versions
KR100338779B1 (ko
Inventor
송원기
정태성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000050166A priority Critical patent/KR100338779B1/ko
Priority to US09/886,552 priority patent/US6442057B1/en
Publication of KR20020017082A publication Critical patent/KR20020017082A/ko
Application granted granted Critical
Publication of KR100338779B1 publication Critical patent/KR100338779B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈에 대하여 기술된다. 메모리 모듈은 인쇄회로기판과, 메모리칩들, 모듈탭들, 그리고 버스라인들을 포함한다. 메모리칩들은 인쇄회로기판 상에 배열되고 모듈탭들은 인쇄회로기판의 일변에 배치된다. 버스라인들은 모듈탭들 각각에 연결되고 메모리칩들과 연결되며 폐쇄회로로 구성된다. 그리고, 버스라인들은 폐쇄회로의 한 지점에서 우회 경로와 짧은 경로를 통하여 메모리칩에 연결된다. 본 발명에 의하면, 메모리 모듈상의 버스라인들이 폐쇄회로된 루프를 형성하기 때문에 버스라인을 통하는 제어신호들 또는 출력데이터들 사이에 스큐가 발생하지 않는다.

Description

버스라인들 간의 스큐를 방지하기 위한 메모리 모듈{Memory module preventing skew of signal lines}
본 발명은 메모리 모듈에 관한 것으로서, 특히 메모리 모듈 내의 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈에 관한 것이다.
메모리 모듈은 다수개의 메모리칩들을 장착하고, 메모리 모듈이 꽂히는 소켓에 접촉하는 모듈탭(module tab)들을 통하여 외부장치들 예컨대, 메모리 콘트롤러와 마이크로 프로세서 등과 전기적으로 연결된다. 메모리칩들은 메모리 모듈 상에배치된 버스라인들에 의하여 서로 연결된다. 버스라인들은 모듈탭과 연결되어 외부 버스라인들과 연결되고 메모리칩들로 전송되는 명령들이나 메모리칩들로부터 나오는 데이터들이 실린다.
도 1은 종래의 메모리 모듈을 나타내는 도면이다. 메모리 모듈에는 제1 내지 제8 메모리칩들(M1,M2,…,M8)이 배열되고, 모듈탭(20)을 통하여 외부 버스라인과 연결되는 버스라인(10)에 의하여 메모리 칩들(M1,M2,…,M8)이 연결된다. 버스라인(10)은 메모리칩들(M1,M2,…,M8)과의 물리적인 거리에 따라 그 라인부하가 다르다. 예를 들어, 제1 메모리칩(M1)과 연결되는 버스라인(1)과 제5 메모리칩(M5)과 연결되는 버스라인(5), 그리고 제8 메모리칩(M8)과 연결되는 버스라인(8)으로 전달되는 신호의 파형을 살펴보면 도 2와 같다.
도 2에서, 제5 메모리칩(M5)과 연결되는 버스라인(5) 상의 신호 파형이 가장 빠르다. 이는 버스라인(10)과 가장 가까이에 제5 메모리칩(M5)이 배치되기 때문이다. 그리고 제8 메모리칩(M8)과 연결되는 버스라인(8)의 파형이 버스라인(5)의 파형에 비하여 다소 지연되어 나타나고 제1 메모리칩(M1)과 연결되는 버스라인(1)의 파형이 가장 늦게 나타난다. 이는 제1 버스라인(1)의 길이가 제5 버스라인(5) 및 제8 버스라인(8)의 길이에 비하여 상대적으로 길기 때문이다. 그리하여 제5 버스라인(5) 파형과 제1 버스라인(1) 파형 사이에는 소정의 시간지연이 생기는 데, 이를 스큐라고 하고 tSKEW로 표시한다.
이러한 tSKEW는 만약 버스라인(10)으로 전달된 신호가 동작명령에 관련되는것이라면, 메모리칩들의 동작 시점의 차이를 일으킨다. 그 결과로 메모리 모듈과 외부의 메모리 콘트롤러 또는 마이크로 프로세서와의 상호 동작에 있어서 데이터처리 상 고속 동작을 저해하는 하나의 요인이 된다.
따라서, 메모리 모듈 내의 버스라인들 간의 스큐를 줄일 수 있는 방안이 요구된다.
본 발명의 목적은 버스라인들 간의 스큐를 줄일 수 있는 메모리 모듈을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 메모리 모듈을 나타내는 도면이다.
도 2는 도 1의 버스라인들의 파형을 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 메모리 모듈을 나타내는 도면이다.
도 4는 도 3의 버스라인을 통하는 신호들의 파형을 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 모듈을 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명의 일실시예에 따른 메모리 모듈은 인쇄회로기판과, 인쇄회로기판 상에 배열되는 다수개의 메모리칩들과, 인쇄회로기판의 일변에 배치되는 모듈탭들과, 모듈탭들 각각에 연결되고 메모리칩들과 연결되며 폐쇄회로로 구성되는 버스라인들을 구비한다. 바람직하기로, 버스라인들은 폐쇄회로의 한 지점에서 우회 경로와 짧은 경로를 통하여 메모리칩에 연결된다.
본 발명의 다른 실시예에 따른 메모리 모듈은 인쇄회로기판과, 인쇄회로기판 상에 배열되는 다수개의 메모리칩들과, 인쇄회로기판의 일변에 배치되는 모듈탭들과, 모듈탭들 각각에 연결되는 버퍼들과, 버퍼들의 출력과 메모리칩들에 연결되며 폐쇄회로로 구성되는 버스라인들을 구비한다. 버퍼들은 버스라인을 통하는 신호들의 천이 속도를 빠르게 한다.
이와같은 본 발명에 의하면, 메모리 모듈상의 버스라인들이 폐쇄회로된 루프를 형성하기 때문에 버스라인을 통하는 제어신호들 또는 출력데이터들 사이에 스큐가 발생하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 3은 본 발명의 일실시예에 따른 메모리 모듈을 나타내는 도면이다. 메모리 모듈은 인쇄회로기판(100) 상에 다수개의 메모리칩들(M1,M2,…,M5)이 배열되어 있다. 인쇄회로기판(100)의 한 면의 가장자리쪽에는 모듈탭들(200)이 배치된다. 버스라인들(150)은 모듈탭들(200) 각각에 연결되고 메모리칩들과 연결된다. 버스라인들(150)은 하나의 폐쇄회로들로 구성된다. 모듈탭(200)을 통하여 버스라인(150)으로 전달되는 신호는 메모리 콘트롤러 또는 마이크로 프로세서로부터 제공되는 명령 등에 관련된 제어신호들이거나 메모리칩들(M1,M2,…,M5)에서 나오는 출력데이터들이다.
예로써, 제2 메모리칩(M2)으로 전달되는 제어신호와 제2 메모리칩(M2)에서 나오는 출력데이터가 페쇄회로된 버스라인(150)을 통하여 전달되는 것에 대하여 기술하면 다음과 같다.
먼저, 제2 메모리칩(M2)으로 전달되는 제어신호는 모듈탭(200)을 통해 버스라인(150)을 따라 A지점에 도달한다. A지점에서, 제어신호는 분기되어 직선(→)으로 표시된 경로를 따라 제2 메모리칩(M2)으로 전달된다. A지점에서 제2 메모리 모듈(M2) 까지의 우회 경로를 M2b라고, 짧은 경로를 M2s라고 하면, 제어신호는 M2s라인과 M2b 라인에 차아지셰어링되면서 제2 메모리칩(M2)으로 전달된다. M2s 라인은 종래의 메모리 모듈에서의 제2 메모리칩(M2)으로 전달되던 버스라인에 해당하는 것이다.
따라서, 본 발명에서 제2 메모리칩(M2)으로 전달되는 제어신호는 종래에 비하여 다소 늦게 전달된다. 그러나, 제2 메모리칩(M2) 이외의 나머지 메모리칩들(M1,M3,M4,M5)도 폐쇄회로된 버스라인을 통하여 제어신호들이 전달되기 때문에, 메모리칩들(M1,M2,…,M5) 입장에서는 제어신호의 전달속도가 거의 같아진다. 특히, 메모리칩들(M1,M2,…,M5)로 입력되는 제어신호들의 천이점은 거의 한점에 만나게 된다. 이는 도 4에 도시되어 있는 데, 각 메모리칩들(M1,M2,…,M5)로 전달되는 제어신호들의 스큐가 발생하지 않는다는 것으로 해석할 수 있다.
이 후, 제어신호에 의하여 동작된 제2 메모리칩(M2)의 출력데이터는 B점에서 분기되어 점선(-->)으로 표시된 경로를 따라 버스라인(150)으로 전달되고 모듈탭(200)을 통하여 외부 버스라인으로 전달된다. 이 때에도 각각의 메모리칩들(M1,M2,…,M5)의 출력데이터들이 2s 라인과 M2b 라인을 통하여 모듈탭(200)으로 전달된다. 그리하여 외부 버스라인과 연결되는 메모리 콘트롤러나 마이크로 프로세서의 입장에서는 수신되는 출력데이터들의 전송속도가 거의 동일하게 되어, 출력데이터들간의 스큐가 발생하지 않는다.
도 5는 도 3의 메모리 모듈과 거의 동일하다. 다만, 버스라인(150) 상에 버퍼(300)를 더 구비한다는 점에서 차이가 있다. 버퍼(300)는 버스라인(150) 상의 제어신호 또는 메모리칩들의 출력데이터의 천이 속도를 높이기 위하여 사용된다. 그리하여, 버스라인(150)의 부하에 의한 신호전달 지연을 줄이게 된다. 버퍼(300)는 통상의 인버터체인으로 구성될 수도 있고, 드라이버로 구성될 수도 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 메모리 모듈에 의하면, 메모리 모듈상의 버스라인들이 폐쇄회로된 루프를 형성하기 때문에 버스라인을 통하는 제어신호들 또는 출력데이터들 사이에 스큐가 발생하지 않는다.

Claims (5)

  1. 인쇄회로기판;
    상기 인쇄회로기판 상에 배열되는 다수개의 메모리칩들;
    상기 인쇄회로기판의 일변에 배치되는 모듈탭들; 및
    상기 모듈탭들 각각에 연결되고 상기 메모리칩들과 연결되며 폐쇄회로로 구성되는 버스라인들을 구비하는 것을 특징으로 하는 메모리 모듈.
  2. 제1항에 있어서, 상기 버스라인들은
    상기 폐쇄회로의 한 지점에서 우회 경로와 짧은 경로를 통하여 상기 메모리칩에 연결되는 것을 특징으로 하는 메모리 모듈.
  3. 인쇄회로기판;
    상기 인쇄회로기판 상에 배열되는 다수개의 메모리칩들;
    상기 인쇄회로기판의 일변에 배치되는 모듈탭들; 및
    상기 모듈탭들 각각에 연결되는 버퍼들; 및
    상기 버퍼들의 출력과 상기 메모리칩들에 연결되며 폐쇄회로로 구성되는 버스라인들을 구비하는 것을 특징으로 하는 메모리 모듈.
  4. 제3항에 있어서, 상기 버스라인들은
    상기 폐쇄회로의 한 지점에서 우회 경로와 짧은 경로를 통하여 상기 메모리칩에 연결되는 것을 특징으로 하는 메모리 모듈.
  5. 제3항에 있어서, 상기 버퍼들은
    상기 버스라인을 통하는 신호들의 천이 속도를 빠르게 하는 것을 특징으로 하는 메모리 모듈.
KR1020000050166A 2000-08-28 2000-08-28 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈 KR100338779B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000050166A KR100338779B1 (ko) 2000-08-28 2000-08-28 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈
US09/886,552 US6442057B1 (en) 2000-08-28 2001-06-21 Memory module for preventing skew between bus lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000050166A KR100338779B1 (ko) 2000-08-28 2000-08-28 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈

Publications (2)

Publication Number Publication Date
KR20020017082A true KR20020017082A (ko) 2002-03-07
KR100338779B1 KR100338779B1 (ko) 2002-05-31

Family

ID=19685656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050166A KR100338779B1 (ko) 2000-08-28 2000-08-28 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈

Country Status (2)

Country Link
US (1) US6442057B1 (ko)
KR (1) KR100338779B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789002B1 (ko) * 2005-07-08 2007-12-26 인피니언 테크놀로지스 아게 반도체 메모리 모듈

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US7851666B2 (en) * 2002-06-07 2010-12-14 Kimberly-Clark Worldwide, Inc. Components of articles including contrasting printed blocks
US7334895B2 (en) * 2002-08-16 2008-02-26 Ontest Corporation Method, system and device for detecting ocular dysfunctions
US7332818B2 (en) * 2005-05-12 2008-02-19 Endicott Interconnect Technologies, Inc. Multi-chip electronic package with reduced line skew and circuitized substrate for use therein
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7800184B2 (en) * 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
US8627134B2 (en) * 2007-07-13 2014-01-07 SK Hynix Inc. Semiconductor apparatus and local skew detecting circuit therefor
KR100892646B1 (ko) * 2007-07-13 2009-04-09 주식회사 하이닉스반도체 반도체 메모리 장치의 로컬 스큐 감지회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769558A (en) 1986-07-09 1988-09-06 Eta Systems, Inc. Integrated circuit clock bus layout delay system
JPH05101205A (ja) 1991-10-04 1993-04-23 Toshiba Corp 半導体集積回路
JP3077866B2 (ja) * 1993-11-18 2000-08-21 日本電気株式会社 メモリモジュール
JP3011851B2 (ja) 1994-03-16 2000-02-21 株式会社ピーエフユー バス配線方法
JP3455040B2 (ja) * 1996-12-16 2003-10-06 株式会社日立製作所 ソースクロック同期式メモリシステムおよびメモリユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789002B1 (ko) * 2005-07-08 2007-12-26 인피니언 테크놀로지스 아게 반도체 메모리 모듈

Also Published As

Publication number Publication date
US20020024833A1 (en) 2002-02-28
KR100338779B1 (ko) 2002-05-31
US6442057B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
KR100567065B1 (ko) 메모리 장치용 입력 회로
US6834318B2 (en) Bidirectional bus repeater for communications on a chip
US6894379B2 (en) Sharing of multiple-access signal line in a printed circuit board
KR20020017082A (ko) 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈
US5994924A (en) Clock distribution network with dual wire routing
US6128347A (en) Signal transmission circuit with protection line driven with signal having same phase as transmission signal
JPS61119060A (ja) 半導体集積回路の信号伝送路
US6803783B2 (en) Time borrowing using dynamic clock shift for bus speed performance
JP3198999B2 (ja) スキャンパス回路のクロックツリー形成方法
US6144224A (en) Clock distribution network with dual wire routing
JPS6248846B2 (ko)
KR100510478B1 (ko) 지연 검출 회로를 구비한 입력회로 및 이를 이용한 데이터 입력
JP3271609B2 (ja) クロック位相制御回路及びそれを用いた装置
US6487673B1 (en) Clock circuit and a computer system having said clock circuit
EP1540828B1 (en) Coding of information in integrated circuits
JPH04290261A (ja) 半導体回路のレイアウト方法
JPH0993108A (ja) 入出力（ｉ／ｏ）バッファ回路
CN116015278A (zh) 一种加速芯片中长走线建立时间的电路
JPH01143521A (ja) 集積回路構成
JP2811744B2 (ja) 半導体集積回路
JPH05102394A (ja) 半導体集積回路装置
JPH02125356A (ja) 双方向性バッファ回路
US7567107B2 (en) Reduction of the time for executing an externally commanded transfer of data in an integrated device
KR19990032841A (ko) 우선처리 제어장치
JP2000114468A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee