JPS60254654A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS60254654A
JPS60254654A JP59110158A JP11015884A JPS60254654A JP S60254654 A JPS60254654 A JP S60254654A JP 59110158 A JP59110158 A JP 59110158A JP 11015884 A JP11015884 A JP 11015884A JP S60254654 A JPS60254654 A JP S60254654A
Authority
JP
Japan
Prior art keywords
signal lines
layers
noise
differential
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59110158A
Other languages
English (en)
Other versions
JPH0251253B2 (ja
Inventor
Takeshi Mizukami
武 水上
Masumi Nakao
真澄 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59110158A priority Critical patent/JPS60254654A/ja
Publication of JPS60254654A publication Critical patent/JPS60254654A/ja
Publication of JPH0251253B2 publication Critical patent/JPH0251253B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体集積回路に関し、特に差動増巾回路を使
った半導体集積回路のパターン構成法に関するものでお
る。
（従来技術） 半導体集積回路は、大規模化が進むＫつれて。
パターンの微細化、多層化及び回路のダイナミック化４
ｆＭみ一芸動増巾回路が使用されることが多い。第１図
＋８）、　（ｂ）は従来のＭＯ８型集積回路の一例の平
面図及びＡ、Ａ’面断面図を示す。第１図＋８）、　ｔ
ｂ）において、Ｄ、Ｄは差動信号を形成する金属配線層
、１．２は信号線を形成する金属配線層。
３はグランド又は電源を形成する金属配線層、４はＮ型
拡散層、５は金属配線層３とＮ型拡散層４とのコンタク
ト、６はトランジスタのゲートや層間絶縁膜を形成する
シリコンの酸化膜、７はパシベーションと呼ばれる保護
膜で通常はシリコンの酸化鵬窒化膜、リンガラス等が使
われる。８はシリコン基板でおる。
また第２図は差動増巾回路の一例の回路図を示Ｔ６第２
図において、Ｐは増巾器のプリチャージ信号線、Ｓは差
動増巾回路の駆動信号線、　Ｄ、　Ｄは差動増巾回路の
入出力信号である差動信号線。
ＶＤＤ　は電源電圧である。
こうした半導体集積回路は、大規模化が進むにつれて、
パターンの微細化が行なわれるが、各層の厚さ方向の変
化は、金属配線層のエレクトロマイグレーション等の信
頼性確保のためにほとんど変化しない。従って、電気力
線の影響で隣接配線間の容量が増大する。例えば、２５
６にメモリー程度のパターンでは、パシベーションが１
〜２μｍ。
金属配線層の幅が３〜４μｍ、その間隔が２μｍ。
厚さが１μｍ、金属配線層と基板との距離が１μｍくら
いであり、隣接配線間容量は、全配線容量の約２０％位
になる。従って、隣接する配線で一方の信号線の電位が
変化すると他方の信号線に雑音を生じる。この雑音は１
例えば、差動信号線の一方に生じると差動増巾回路の誤
動作を引き起こす場合がある。こうした問題の対策とし
て１通常はグランド電位に印加された層を上、下に形成
したしゃへいが考えられるが、半導体集積回路では。
多層化は不利となる。
（発明の目的） 本発明の目的は、前記した欠点を除去し、微細パターン
における差動信号線の雑音を減少させるパターン構成法
を適用した半導体集積回路を提供するにある。
（発明の構成） 本廃明の半導体集積回路は、差動増巾回路を含む半導体
集積回路において、差動信号線の２本の配線を平行に隣
接して形成し、その外側に定電位に印加された２本の配
線を配置することによ〕構成される。
（実施例） 以下、本発明の実施例について１図面を参照して説明す
る。
第３図（ａ）、　（ｂ）は本発明の一実施例の要部平面
図及びＢ−Ｂ’面の断面図である。第３図（ａ）、　（
ｂ）に示すように本突施例では、シリコン基板８上に形
成されたシリコン酸化膜６上には、差動信号線を形成す
る２本の金属配線層り、Ｄが平行に隣接して形成され、
その配線の外側の両側には金属配線層３が形成され、こ
の２本の配線には定電位が印加される。そしてその外側
に信号線を形成する金属配線層１，２が配置され構成さ
れている。なお７はパックベージ、ンで°必δ。
この実施例において、仮に信号線１又は２の電位を急激
に変化させた場合、その内側にある金属配線層３は定電
位に保持されているため外側の配線からの雑音をし中へ
いし雑音を生じない。従ってその内側の差動信号線り、
Ｄには雑音を生じることはない。従って、差動信号値は
変らない。
本笑施例によれば、定電位に印加された２本の金属配線
層３は、し中へいのために配置するだけでなく１通常の
定電圧源としても使用できる。
また、定電位に印加された２本の金属配線層は、同電位
にする必要がないため、一方をグランド電位、他方を電
源電：圧としても使用できる。
（発明の効果） 以上説明したように、不発明によれば、差動増幅回路を
含む半導体集積回路において、微細パターンでも差動信
号線の雑音の発生を抑え１回路を安定動作させることが
できる。
【図面の簡単な説明】
第１図（ａ）、　（ｂ）は、従来のＭＯ８集積回路を示
す要部平面図及びそのＡ−Ａ’面断面図、第２図は従来
の差動増巾器の一例の回路図、第３図（ａ）、　（ｂ）
は１本発明の一実施例の要部平面図及びそのＢ−Ｂ′面
断面図である。 Ｄ、　Ｄ・・・・・・差動信号を形成する金属配線層、
１゜２・・・・・・信号線全形成する金属配線層、３・
・・・・・定電位に印加された金属配線層、４・・・・
・・Ｎ型拡散層。 ５・・・・・・Ｎ型拡散層と金属配線層とのコンタクト
。 ６・・・・・・シリコン酸化ｌｌ、　７・・川・パシベ
ーション、８・・・・・・シリコン基板、　ＶＤＤ・・
・・・・電源電圧、Ｐ・・川・プリチャージ信号。 （ａラ ルジ 筋１７ 第２辺

Claims (1)

  1. 【特許請求の範囲】 差動増巾回路を含む半導体集積回路において。 差動信号線の２本の配線全平行に隣接して形成し。 その外側に定電位に印加された２本の配線を配置するこ
    とを特徴とする半導体集積回路。
JP59110158A 1984-05-30 1984-05-30 半導体集積回路 Granted JPS60254654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59110158A JPS60254654A (ja) 1984-05-30 1984-05-30 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59110158A JPS60254654A (ja) 1984-05-30 1984-05-30 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS60254654A true JPS60254654A (ja) 1985-12-16
JPH0251253B2 JPH0251253B2 (ja) 1990-11-06

Family

ID=14528517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59110158A Granted JPS60254654A (ja) 1984-05-30 1984-05-30 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS60254654A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251252A (ja) * 1988-08-15 1990-02-21 Toshiba Corp 集積回路の配線構造
FR2690026A1 (fr) * 1991-11-28 1993-10-15 Samsung Electronics Co Ltd Dispositif de mémoire destiné à supprimer le bruit produit entre des lignes de signaux.
US5317185A (en) * 1990-11-06 1994-05-31 Motorola, Inc. Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same
US8378930B2 (en) 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
WO2023162814A1 (ja) * 2022-02-28 2023-08-31 ローム株式会社 増幅器、増幅回路、および電流検出装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251252A (ja) * 1988-08-15 1990-02-21 Toshiba Corp 集積回路の配線構造
US5317185A (en) * 1990-11-06 1994-05-31 Motorola, Inc. Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same
FR2690026A1 (fr) * 1991-11-28 1993-10-15 Samsung Electronics Co Ltd Dispositif de mémoire destiné à supprimer le bruit produit entre des lignes de signaux.
US8937581B2 (en) 2004-05-28 2015-01-20 Sony Corporation Display device having shared column lines
US8519915B2 (en) 2004-05-28 2013-08-27 Sony Corporation Pixel circuit and display device having an electrooptic element
US8643572B2 (en) 2004-05-28 2014-02-04 Sony Corporation Pixel circuit and display device having an electrooptic element controlled in luminance by a signal line
US8378930B2 (en) 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
US8988327B2 (en) 2004-05-28 2015-03-24 Sony Corporation Display device having shared column lines
US9202424B2 (en) 2004-05-28 2015-12-01 Sony Corporation Display device having shared column lines
US9460669B2 (en) 2004-05-28 2016-10-04 Sony Corporation Display device having shared column lines
US9711086B2 (en) 2004-05-28 2017-07-18 Sony Corporation Display device having shared column lines
US9934726B2 (en) 2004-05-28 2018-04-03 Sony Corporation Display device having shared column lines
US10170042B2 (en) 2004-05-28 2019-01-01 Sony Corporation Display device having shared column lines
WO2023162814A1 (ja) * 2022-02-28 2023-08-31 ローム株式会社 増幅器、増幅回路、および電流検出装置

Also Published As

Publication number Publication date
JPH0251253B2 (ja) 1990-11-06

Similar Documents

Publication Publication Date Title
JP3160586B2 (ja) Ｃｍｏｓインバータ及びそれを用いたスタンダードセル
KR100197989B1 (ko) 정전기 보호회로를 구비한 반도체장치
JPS60254654A (ja) 半導体集積回路
JPH06132481A (ja) Ｃｍｏｓ集積回路
JPH0547943A (ja) 半導体集積装置
JPS6035537A (ja) 半導体集積回路
JPS60165752A (ja) 半導体集積回路
US7190077B2 (en) Semiconductor structure integrated under a pad
JPH08125130A (ja) 半導体集積回路
JP2676801B2 (ja) 出力バッファ回路を備えた半導体集積回路装置
JPH0669080B2 (ja) 半導体集積回路装置
KR100277250B1 (ko) 반도체 장치 및 그 제조 방법
US20030016568A1 (en) Semiconductor device
JP3010911B2 (ja) 半導体装置
WO2023127385A1 (ja) 半導体集積回路装置
JP2727799B2 (ja) 半導体集積回路
JP2778235B2 (ja) 半導体装置
JPH02246373A (ja) 半導体装置
JPH0566737B2 (ja)
JPH06334157A (ja) 集積回路とその製造方法
JPH04271142A (ja) 半導体集積回路装置
JPH0677442A (ja) 半導体集積回路の製造方法
JPH08316323A (ja) 電源配線の形成方法及びそれを用いた回路装置
JPH01298745A (ja) シールドされた多層配線をもつ半導体集積回路装置
JPS63266854A (ja) 半導体集積回路装置