JPH02246373A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置に関し、 ゲート電極とソース電極間の寄生容量とゲート電極とド
レイン電極間の寄生容量とを等しくすることができ、ソ
ース拡散層とドレイン拡散層の抵抗成分を等しくするこ
とができ、トランジスタの電気的特性を均一にすること
ができる半導体装置を提供することを目的とし、 半導体基板と逆の導電型の不純物をゲート電極をマスク
にして注入して形成されたドレインとソースを有するＭ
ＩＳ　　トランジスタを具備し、該ＭＩＳ　　トランジ
スタは２分割されて２つのゲート電極が並行になるよう
に配され、２分割された該ＭＩＳ　トランジスタのゲー
ト電極を共通に接続し、一方のドレインと他方のソース
、一方のソースと他方のドレインとを接続し、回路的に
は１つのＭＩＳ　　トランジスタとして動作するように
構成する。

〔産業上の利用分野〕

本発明は、半導体装置に係り、差動増幅器等に使用する
ＭＩＳ　　トランジスタに適用することができ、詳しく
は特に、均一なトランジスタ特性を得ることができる半
導体装置に関する。

ＭＩＳ　トランジスタ等で構成される差動増幅器は半導
体装置における基本的な回路の一つであり、通常二つの
ＭＩＳ　　トランジスタを対称形に接続し、それらのゲ
ートに二つの入力信号を入れ、その差に比例した出力信
号をソース・ドレイン間から取り出すものである。いま
、差動増幅器を構成するＭＩＳ　　トランジスタＴ＋、
Ｔｚの各入力信号をＶ、　ＳＶ、とし、各ドレインに出
る出力信号をＶ、　、Ｖ、とすると差動利得Ｇｃｍは（
■１−ｖ４”）／　（ｖｔ−ｖ、）となる、コノ差動増
幅器は、入力信号（ｖＩ　’／ｚ）がゼロのとき、出力
信号（Ｖ３　　Ｖ４）がゼロであるのが望ましい。

この条件を満たすものが、平衡度の良い差動増幅器であ
り、この平衡の良し悪しが差動増幅器の良し悪しにつな
がる。このためには差動増幅器を構成する各トランジス
タＴ、　、Ｔ、はトランジスタ特性の全く等しいものを
使用することが望まれる。

〔従来の技術〕

第５図（ａ）、（ｂ）は従来の半導体装置の構造の詳細
を示す図であり、第５図（ａ）は素子平面図、第５図（
ｂ）は第５図（ａ）に示すＡｌ−Ａ２方向の断面図であ
る。図示例の半導体装置はＭＯＳ　　トランジスタ（Ｍ
ＩＳ　　ｌ−ランジスタであればよい）に適用する場合
である。

この図において、２１は例えばＳｉからなり例えばｐ型
の基板、２２は例えばｎ゛型のソース拡散層、２３は例
えばｎ”型のドレイン拡散層、２４は例えばＳｔＯ，か
らなるゲート絶縁膜、２５は例えば５ｉ０８からなるフ
ィールド酸化膜、２６は例えばポリシリコンからなるゲ
ート電極、２７ａは例えばＡｌからなるソース電極で、
ソース拡散層２２とコンタクトされている。２７ｂは例
えばＡ２からなるドレイン電極で、ドレイン拡散層２３
とコンタクトされている。２８ａ、２８ｂはコンタクト
領域で、コンタクト領域２８ａはソース拡散層２２とソ
ース電極２７ａがコンタクトされている領域であり、コ
ンタクト領域２８ｂはドレイン拡散層２３とドレイン電
極２７ｂがコンタクトされている領域である。

第５図（ａ）、（ｂ）に示す半導体装置は、ソース拡散
層２２とドレイン拡散層２３の間（チャネルと称する）
の上にゲート絶縁膜２４を介してゲート電極２６を設け
、ゲート電極２６に印加する電圧を適宜調整することで
チャネル電流を制御するものである。

そして、このような半導体装置は差動増幅器によ（用い
られる。ここで、差動増幅器について図面を用いて具体
的に説明する。

第６図及び第７図は差動増幅器を説明する図であり、第
６図は差動増幅器の回路図、第７図は差動増幅器の動作
図である。

これらの図において、Ｔｌ　ａ、Ｔｌ　ｂ、Ｔ３はＮチ
ャネルＭＯＳデプリーション型トランジスタ、Ｔ２ａ、
Ｔ２ｂはＮチャネルＭＯＳエンハンスメント型トランジ
スタである。

なお、ここではトランジスタＴｌａとトランジスタＴｌ
ｂ、及びトランジスタＴ２ａとトランジスタＴ２ｂとは
全く同じ電気的（電流・電圧）特性を示すトランジスタ
であるとする。また、トランジスタＴ２ａのゲートが入
力に接続されており、トランジスタＴ２ｂのゲートが基
準電圧となるＶｒｅｆに接続されている。

その動作としては、入力電圧と基準電圧が等しい場合、
節点Ｎｌａの電圧と節点Ｎｉｂの電圧が全（等しい電圧
となる。これはトランジスタＴ１ａとトランジスタＴｌ
ｂ、及びトランジスタＴ２ａとトランジスタＴ２ｂとが
全く同じ電気的特性を有するためである。入力電圧と基
準電圧に少しでも電圧差があると節点Ｎｌａと節点Ｎｉ
ｂの電圧差は太き（なる。特に差動増幅器では最初に入
力覚圧と基準電圧を等しくしておき、入力電圧の微細な
変化を検出することが多い。そのためには各トランジス
タの特性は完璧に等しくしなければならない。これはＤ
Ｃ的な特性の場合であるが、ＡＣ的な特性も考えると、
節点Ｎｌａの寄生容量と節点Ｎｉｂの寄生容量を等しく
しなければならない。

〔発明が解決しようとする課題〕

しかしながら、第５図（ａ）、（ｂ）に示すような従来
の半導体装置にあっては、第８図に示すように、ソース
拡散１２２及びドレイン拡散層２３の形成を、イオン注
入法によりゲート電極２６をマスクとして不純物イオン
のビーム２９を基板２１垂直方向に対して数度（Ｍ部、
例えば７度）（１１けて照射し、不純物を基板２１に導
入して不純物領域３０ａ、３０ｂを形成した後、熱拡散
することによって行っていた。ここで、ビーム２９を基
板２１垂直方向に対して数度傾けて照射し不純物を基板
２１に導入するのは、通常シリコン基板２１は（１００
）面で面方位が揃っているため、シリコン基板２１に深
（不純物が入り過ぎてしまうのを防止するために行って
いるのである。なお、真上からビーム２９を照射して不
純物をシリコン基板２１に導入すると不純物が基板２１
に深く入り過ぎてしまうのである。

したがって、ソース側とドレイン側とではゲート電極２
６に対して影となる部分が異なり（ここでは、ソース側
の方が大きい）、ソース拡散Ｊｉ２２とドレイン拡散［
２３がゲート電極２６に対して非対称に形成されてしま
うため（ここではドレイン拡散層２３の方が大きくなる
）、第５図（ａ）、（ｂ）に示すゲート電極２６とソー
ス電極２７ａ間の寄生容量とゲート電極２６とドレイン
電極２７ｂ間の寄生容量とが異なり（ここではゲート電
極２６とドレイン電極２７ｂ間の方が大きい）、ソース
拡散層２２とドレイン拡散層２３の抵抗成分とが異なり
（ここではドレイン拡散層２３の方が大きい）、トラン
ジスタの電気的特性が均一でなくなってしまうという問
題があった。

このような非対称に形成されたソース拡散Ｊｌｉ！２２
とドレイン拡散層２３とを有する構造の半導体装置で第
９図（ａ）に示すような差動増幅器を構成した場合を考
える。Ｔ２ａはゲート電極２６、ドレイン拡散層２３及
びソース拡散層２２よりなるトランジスタである。Ｔ２
ｂはゲート電極２６、ドレイン拡散層２３及びソース拡
散層２２よりなるトランジスタである。すると、Ｔ２ａ
とＴ２ｂのソース拡散層抵抗、あるいはドレイン拡散層
抵抗が異なるため（ここではソース拡散層抵抗はＴ２ａ
の方がＴ２ｂより大きく、ドレイン拡散層抵抗はＴ２ｂ
の方がＴ２ａより大きい）、Ｔ２ａとＴ２ｂの電気的特
性が不揃いになる。更に、第９図（ｂ）に示すように、
入力と節点Ｎｌａの寄生容ｉｔｃ　（小）とＶｒｅｆと
節点Ｎｉｂの寄生容ＩＣ（大）及び入力と節点Ｎ２とＶ
ｒｅｆと節点Ｎよの寄生容ｉｔｃ　（小）とが等しくな
らず所定の特性を得ることができなくなってしまうので
ある。なお、第９図（ａ）、（ｂ）において、第５図（
ａ）、（ｂ）及び第６図と同−符号及び同一記号は同一
または相当部分を示す。

そこで本発明は、ゲート電極とソース電極間の寄生容量
とゲート電極とドレイン電極間の寄生容量°を等しくす
ることができ、ソース拡散層とドレイン拡散層の抵抗成
分とを等しくすることができ、トランジスタの電気的特
性を均一にすることができる半導体装置を提供すること
を目的としている。

（課題を解決するための手段〕 本発明による半導体装置は上記目的達成のため、半導体
基板と逆の導電型の不純物をゲート電極をマスクにして
注入して形成されたドレインとソースを有するＭＩＳ　
　トランジスタを具備し、該ＭＩＳ　　トランジスタは
２分割されて２つのゲート電極が平行になるように配さ
れ、２分割された該ＭＩＳ　　トランジスタのゲート電
極を共通に接続し、一方のドレインと他方のソース、一
方のソースと他方のドレインとを接続し、回路的には１
つのＭＩＳ　　トランジスタとして動作するようにした
ものである。

〔作用〕

本発明は、第１図（ａ）、（ｂ）に示すように、基板１
上にゲート絶縁膜４を介して２つの配線層６ａ、６ｂが
並行になるように配置され、２つの配線層６ａ、６ｂが
接続されるように配線されてゲート電極が形成され、ゲ
ート電極となる２つの配線層６ａ、６ｂ間の基板１に配
線層６ａをゲート電極どするトランジスタのソース拡散
Ｎ（ドレイン拡散層にしてもよい）と配線１６ｂをゲー
ト電極とするトランジスタのドレイン拡散Ｎ（ソース拡
散層にしてもよい）となる第１の基板拡散層２が形成さ
れ、ゲート電極となる２つの配線層６ａ、６ｂを介して
第１の基板拡散層２を挟むように基板１にドレイン拡散
層（ソース拡散層にしてもよい）となる第２の基板拡散
Ｎ３ａとソース拡散層（ドレイン拡散層にしてもよい）
となる第３の基板拡散Ｎ３ｂが形成され、第２の基板拡
散層３ａと第３の基板拡散層３ｂとが接続されるように
配線されてなるように構成される。

したがって、ゲート電極となる配線層６ａ、６ｂとソー
ス電極となる金属配線層７ｂ間の寄生容量とゲート電極
となる配線層６ａ、６ｂとドレイン電極となる金属配線
Ｍ１ａ、７ｂ間の寄生容量とを等しくすることができる
ようになり、ソース拡散層となる第１、第２の基板拡散
層のソース抵抗成分とドレイン拡散層となる第１、第３
の基板拡散層のト°レイン抵抗成分とを等しくすること
ができるようになり、トランジスタの電気的特性を均一
にすることができるようになる。

〔実施例〕 第１図〜第３図は本発明に係る半導体装置の一実施例を
説明する図であり、第１図（ａ）、（ｂ）は一実施例の
構造の詳細を示す図、第２図は一実施例の半導体装置で
構成した差動増幅器の構造を示す断面図、第３図は一実
施例の効果を説明する図である。なお、ここで第１図（
ａ）は素子平面図、第１図（ｂ）は第１図（ａ）に示す
Ｘｌ−Ｘ２方向の断面図である。

これらの図において、第６図（ａ）と同一記号は同一ま
たは相当部分を示し、１は例えばＳｔからなり例えばＰ
型の基板、２はドレイン拡散層として機能する例えばｎ
゛型の第１の基板拡散層、３ａは例えばｎ゛型の第２の
基板拡散層、３ｂは例えばｎ゛型の第３の基板拡散層で
、第２の基板拡散Ｎ３ａ及び第３の基板拡散層３ｂがソ
ース拡散層として機能する。４は例えばＳｉｎ、からな
るゲート絶縁膜、５は例えばｓｉｏ、からなるフィール
ド酸化膜、６ａ、６ｂは例えポリシリコンからなる配線
層で、配線層６ａ、６ｂがゲート電極として機能する。

７ａ、７ｂ、７ｃは例えばＡ２からなる金属配線層で、
金属配線Ｎ７ａ、７ｃがドレイン電極として機能し、金
属配線層７ｂがソース電極として機能する。

な：Ｂ＜ここでの第１の基板拡散層２、第２の基板拡散
層３ａ及び第３の基板拡散層３ｂの形成は、従来注入法
と同様イオン法によりゲート電極となる配線１６ａ、６
ｂをマスクとしてビームを基板１垂直方向に対して散文
（例えば７度）傾けて照射し不純物を基板１に導入した
後、熱拡散することによって行っている。このため、ゲ
ート電極となる配線層６ａとドレイン電極となる金属配
線層７ａ間の寄生容量とゲート電極となる配線層６ａと
ソース電極となる金属配線層７ｂ間の寄生容量とは異な
りゲート電極となる配線Ｊｉ６ａとソース電極となる金
属配線Ｎ７ｂ間の寄生容量の方が太き（なっており、第
２の基板拡散層３ａと第１の基板拡散層２を構成する拡
散層２ａの抵抗成分とが異なりソース拡ｒｉＩ１．Ｎ２
ａの抵抗成分の方が太き（なっている、一方、ゲート電
極となる配線層６ｂとソース電極となる金属配線層７ｂ
間の寄生容量とゲート電極となる配線１６ｂと金属配線
層７０間の寄生容量とは異なりゲート電極となる配線層
６ｂとドレイン電極となる金属配線層７０間の寄生容量
の方が大きくなっており、第１の基板拡散層２を構成す
る拡散ＪＩｉ２ｂ（ソース拡散層２２に該当する）と第
３の基板拡散層３ｂ（ドレイン拡散層２３に該当する）
の抵抗成分とが異なり第３の基板拡散層３ｂの抵抗成分
の方が大きくなっている。

すなわち、上記実施例では、第１図（ａ）、（ｂ）に示
すように、トランジスタをいわゆる２分割して構成して
おり、具体的には、基板１上にゲート絶縁膜４を介して
２つの配線層６ａ、６ｂが並行となるように配置し、２
つの配線層６ａ、６ｂを接続するように配線してゲート
電極を形成し、ゲート電極となる２つの配線Ｊｉｉ６ａ
、６ｂ間の基板ｌに配線層６ａをゲート電極とするトラ
ンジスタのソース拡散Ｎ（ドレイン拡散層にしてもよい
）と配線Ｎ６ｂをゲート電極とするトランジスタのドレ
イン拡散層（ソース拡散層にしてもよい）となる第１の
基板拡散層２を形成し、ゲート電極となる２つの配線Ｊ
ｉ６ａ、６ｂを介して第１の基板拡散層２を挟むように
基板１にドレイン拡散層（ソース拡散層にしてもよい）
となる第２の基板拡散Ｎ３ａとソース拡散層（ドレイン
拡散層にしてもよい）となる第３の基板拡散１１３ｂを
形成し、第２の基板拡散層３ａと第３の基板拡散層３ｂ
とを接続するように配線して構成したので、ゲート電極
となる配線Ｎ６ａ、６ｂとソース電極となる金属配線１
７ｂ間の寄生容量とゲート電極となる配線Ｊｉ６ａ、６
ｂとドレイン電極となる金属配線層７ａ、７ｂ間の寄生
容量とを等しくすることができ、ソース拡散層となる第
１、第２の基板拡散層のソース抵抗成分とドレイン拡散
層となる第１、第３の基板拡散層の抵抗成分とを等しく
することができ、トランジスタの電気的特性を均一にす
ることができる。このように２分割されたトランジスタ
はあたかもソースとドレインが非対称でない１個のトラ
ンジスタとみなすことができ、実質的に１個のドレイン
とソースが対称なトランジスタと同じトランジスタ特性
を得ることができる。

そして、このような実質的に均一なトランジスタ特性を
得ることができる半導体装置で第２図に示すように差動
増幅器を構成した場合、第３図に示すように入力と節点
Ｎｌａ間の寄生容ｆｆ１ｃｃｔＪ〜十Ｃ大）とＶ　ｒｅ
ｆと節点Ｎｉｂ間の寄生容量（Ｃ小＋Ｃ大）、及び入力
と節点Ｎ２間の寄生容量（Ｃ小＋Ｃ大）とＶｒｅｆと節
点Ｎ２間の寄生容量（Ｃ小＋Ｃ大）というように等しく
することができ、理想的な所定の特性を得ることができ
る。

なお、本発明においては、第４図（ａ）、（ｂ）に示す
ように、２分割されたゲート電極１１をソース１２（ド
レインでもよい）を取り囲むように共通に接続し、ゲー
ト電極１１を取り囲むようにドレイン１３（ソースでも
よい）を形成するように構成する場合であってもよい。

〔発明の効果〕

本発明によれば、ゲート電極とソース電極間の寄生容量
とゲート電極とドレイン電極間の寄生容量とを等しくす
ることができ、ソース拡散層とドレイン拡散層の抵抗成
分を等しくすることができ、トランジスタ特性を均一に
することができるという効果がある。

【図面の簡単な説明】

第１図〜第３図は本発明に係る半導体装置の一実施例を
説明する図であり、 第１図は一実施例の構造の詳細を示す図、第２図は一実
施例の半導体装置で構成した差動増幅器の構成を示す断
面図、 第３図は一実施例の効果を説明する図、第４図は他の実
施例を説明する図、 第５図は従来例の構造の詳細を示す図、第６図は差動増
幅器の回路図、 第７図は差動増幅器の動作図、 第８図及び第９図は従来例の課題を説明する図である。 １・・・・・・基板、 ２・・・・・・第１の基板拡散層、 ３ａ・・・・・・第２の基板拡ｒＰＬＮ、３ｂ・・・・
・・第３の基板拡散層、 ４・・・・・・ゲート絶縁膜、 ５・・・・・・フィールド酸化膜、 ６ａ、６ｂ・・・・・・配線層、 ７ａ、７ｂ、７ｃ・・・・・・金属配線層。 （ＣＩ） （ｂ） 一実施例の構造の詳細を示す図 第 図 第 図 一実施例の効果を説明する図 第 図 （α） （ｂ） 従来例の構造の詳細を示す図 第５図 （０■） 差動増幅器の回路図 第６図 ｒｅｆ 差動増幅器の動作図 従来例の課題を説明する図 第 図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板と逆の導電型の不純物をゲート電極を
   マスクにして注入して形成されたドレインとソースを有
   するＭＩＳトランジスタを具備し、該ＭＩＳトランジス
   タは２分割されて２つのゲート電極が並行になるように
   配され、 ２分割された該ＭＩＳトランジスタのゲート電極を共通
   に接続し、 一方のドレインと他方のソース、一方のソースと他方の
   ドレインとを接続し、 回路的には１つのＭＩＳトランジスタとして動作するよ
   うに構成したことを特徴とする半導体装置。
2. （２）２分割されたゲート電極がソースまたはドレイン
   を取り囲むように共通に接続され、ゲート電極を取り囲
   むようにソースまたはドレインが形成されていることを
   特徴とする請求項１記載の半導体装置。