JPH0336301B2 - - Google Patents
Info
- Publication number
- JPH0336301B2 JPH0336301B2 JP9105882A JP9105882A JPH0336301B2 JP H0336301 B2 JPH0336301 B2 JP H0336301B2 JP 9105882 A JP9105882 A JP 9105882A JP 9105882 A JP9105882 A JP 9105882A JP H0336301 B2 JPH0336301 B2 JP H0336301B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transistors
- mos transistor
- gate electrode
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、MOS（メタル・オキサイド・セミコ
ンダクタ）形半導体集積回路装置の製造方法にお
いて、MOSトランジスタの電気的特性が方向性
をもたないようにした構造のMOSトランジスタ
の製造方法に関する。
ンダクタ）形半導体集積回路装置の製造方法にお
いて、MOSトランジスタの電気的特性が方向性
をもたないようにした構造のMOSトランジスタ
の製造方法に関する。
近年、MOS形半導体集積回路装置においては、
MOSトランジスタのソース、ドレイン領域をイ
オン注入で形成するようになつてきた。このイオ
ン注入には、シリコン酸化膜上の多結晶シリコン
によつて形成されたMOSトランジスタゲート電
極をマスクとし、その両隣に不純物を注入する、
いわゆるセルフ・アライン方式が用いられてい
る。このセルフ・アライン方式では、必ずしもイ
オン注入がウエハース面と垂直には行えず、ある
角度をもつて行われてしまうことが多い。このた
め、前記ゲート電極をマスクとしてイオン注入を
行つた場合には、その影となる部分が断面的に見
て傾斜を持つので、ゲート電極の両隣に形成され
るソース、ドレイン領域は非対称性になる欠点が
ある。
MOSトランジスタのソース、ドレイン領域をイ
オン注入で形成するようになつてきた。このイオ
ン注入には、シリコン酸化膜上の多結晶シリコン
によつて形成されたMOSトランジスタゲート電
極をマスクとし、その両隣に不純物を注入する、
いわゆるセルフ・アライン方式が用いられてい
る。このセルフ・アライン方式では、必ずしもイ
オン注入がウエハース面と垂直には行えず、ある
角度をもつて行われてしまうことが多い。このた
め、前記ゲート電極をマスクとしてイオン注入を
行つた場合には、その影となる部分が断面的に見
て傾斜を持つので、ゲート電極の両隣に形成され
るソース、ドレイン領域は非対称性になる欠点が
ある。
このように、イオン注入によつて形成される
MOSトランジスタの電気的特性はそのイオン注
入角度、入射方向に応じてウエハース上にわずか
であるが方向性を生じることが知られている。こ
のことは、大部分のMOSトランジスタ回路にお
いては上記の影響は無視されるので、レイアウト
上の問題は生じない。しかし、微小信号を検出増
幅する回路、たとえば半導体記憶回路装置のセン
スアンプ等のようにバランスが特に要求される回
路においては性能が十分でなくなる欠点がある。
MOSトランジスタの電気的特性はそのイオン注
入角度、入射方向に応じてウエハース上にわずか
であるが方向性を生じることが知られている。こ
のことは、大部分のMOSトランジスタ回路にお
いては上記の影響は無視されるので、レイアウト
上の問題は生じない。しかし、微小信号を検出増
幅する回路、たとえば半導体記憶回路装置のセン
スアンプ等のようにバランスが特に要求される回
路においては性能が十分でなくなる欠点がある。
すなわち、イオン注入以外の従来技術で製造さ
れたMOSトランジスタにおいては、ソース、ド
レイン領域を交換しても導電係数などが変化しな
かつたものが、最近のイオン注入によるMOSト
ランジスタではそれらが変化するようになつた
（これをMOSトランジスタの非対称性と称する）。
れたMOSトランジスタにおいては、ソース、ド
レイン領域を交換しても導電係数などが変化しな
かつたものが、最近のイオン注入によるMOSト
ランジスタではそれらが変化するようになつた
（これをMOSトランジスタの非対称性と称する）。
従来、第１図に示すようなセンスアツプのペア
トランジスタは、トランジスタの非対称性がなか
つたため、第２図のような素子構造で実現でき
た。第１図および第２図においては、１１，１
２，２１，２２はゲート電極、１３，１４，２
３，２４はドレイン領域、１５，２５はソース領
域である。
トランジスタは、トランジスタの非対称性がなか
つたため、第２図のような素子構造で実現でき
た。第１図および第２図においては、１１，１
２，２１，２２はゲート電極、１３，１４，２
３，２４はドレイン領域、１５，２５はソース領
域である。
ところが近年、上述したように、MOSトラン
ジスタの非対称性の現象が、特にゲート長が3μm
以下のシヨートチヤンネルMOSトランジスタに
おいて現れてきたために、この素子構造ではペア
トランジスタのウエハース上での電流の向きが反
対となり、非対称性が現れて導電係数などに差を
生じ、そのためにセンスアンプの感度、速度が劣
化する欠点が顕在化するに至つた。この対策とし
て、第３図に示すような素子構造にすると、導電
係数などの差を小さくできる構成が可能となる
が、レイアウト設計上に様々な制約をもたらし、
チツプ面積を増大させ、有利な解決方法とはなら
ない。なお、第３図において、３１，３２はゲー
ト電極、３３，３４はドレイン領域、３５はソー
ス領域である。
ジスタの非対称性の現象が、特にゲート長が3μm
以下のシヨートチヤンネルMOSトランジスタに
おいて現れてきたために、この素子構造ではペア
トランジスタのウエハース上での電流の向きが反
対となり、非対称性が現れて導電係数などに差を
生じ、そのためにセンスアンプの感度、速度が劣
化する欠点が顕在化するに至つた。この対策とし
て、第３図に示すような素子構造にすると、導電
係数などの差を小さくできる構成が可能となる
が、レイアウト設計上に様々な制約をもたらし、
チツプ面積を増大させ、有利な解決方法とはなら
ない。なお、第３図において、３１，３２はゲー
ト電極、３３，３４はドレイン領域、３５はソー
ス領域である。
なお、上述のMOSトランジスタの電気的方向
性に関する文献としては、 “AN ASYMMETRIC EFFECT OF
SHORT CHANNEL MOSFETs”1981
SYMPOSIUM OF VLSI TECHNOLOGY DIGEST OF THCHNICAL PAPERS、
SEPT 1981 がある。
性に関する文献としては、 “AN ASYMMETRIC EFFECT OF
SHORT CHANNEL MOSFETs”1981
SYMPOSIUM OF VLSI TECHNOLOGY DIGEST OF THCHNICAL PAPERS、
SEPT 1981 がある。
本発明の目的は、センスアツプのペアトランジ
スタの電気的特性が非対称性によりバラつかない
素子構造のペアトランジスタを製造する方法を提
供することにある。
スタの電気的特性が非対称性によりバラつかない
素子構造のペアトランジスタを製造する方法を提
供することにある。
本発明は、同一半導体基板上にそのソース領域
を共通領域とするペアトランジスタを形成するペ
アMOSトランジスタの製造方法において、前記
ペアMOSトランジスタのゲート電極を同一の略
Ｕ字形状で同一方向に形成し、次いで前記ペアト
ランジスタのソース領域およびドレイン領域を前
記ゲート電極をマスクとするイオン注入法により
形成することを特徴とする。なお、ペアトランジ
スタのゲート長を3μm以下にすることができる。
を共通領域とするペアトランジスタを形成するペ
アMOSトランジスタの製造方法において、前記
ペアMOSトランジスタのゲート電極を同一の略
Ｕ字形状で同一方向に形成し、次いで前記ペアト
ランジスタのソース領域およびドレイン領域を前
記ゲート電極をマスクとするイオン注入法により
形成することを特徴とする。なお、ペアトランジ
スタのゲート長を3μm以下にすることができる。
第４図は、本発明実施例によつて製造されるペ
アトランジスタの素子構造を示す図であり、第１
図に示すセンスアツプのペアトランジスタの素子
構造である。
アトランジスタの素子構造を示す図であり、第１
図に示すセンスアツプのペアトランジスタの素子
構造である。
第４図において、Ｐ形あるいはＮ形基板上にＵ
字形のゲート電極４１，４２を形成し、Ｕ字の内
側部分をそれぞれドレイン領域４３，４４、外側
の共通部分をソース領域４５とする。
字形のゲート電極４１，４２を形成し、Ｕ字の内
側部分をそれぞれドレイン領域４３，４４、外側
の共通部分をソース領域４５とする。
このようにペアトランジスタのゲート電極４
１，４２をＵ字形にすると、それぞれのトランジ
スタがＵ字形の平行部分において両方向の電流成
分を有するので、この電流が相互に打ち消し合
い、このため非対称性が打ち消され、対称性に優
れたペアトランジスタを構成できる。これによ
り、差動形増幅回路（特に微小信号を取扱う。）
のペアトランジスタの電気的特性の対称性が確保
され、差動形増幅回路の感度、速度が向上する。
１，４２をＵ字形にすると、それぞれのトランジ
スタがＵ字形の平行部分において両方向の電流成
分を有するので、この電流が相互に打ち消し合
い、このため非対称性が打ち消され、対称性に優
れたペアトランジスタを構成できる。これによ
り、差動形増幅回路（特に微小信号を取扱う。）
のペアトランジスタの電気的特性の対称性が確保
され、差動形増幅回路の感度、速度が向上する。
以上の説明においては、第１図の回路構成のみ
を例示したが、ペアトランジスタが交叉接続され
たフリツプフロツプ（帰還）形の差動形増幅回路
やこれらを複数組合せた差動形増幅回路等への適
用を妨げるものではない。また、ゲート電極の形
状についても、厳密に対称なＵ字形である必要は
なく、Ｖ字状に近い場合もあり得る。要は、両方
向の電流成分が生じて非対称を打ち消す構造とな
る広義のＵ字形のゲート電極形状を形成すればよ
い。
を例示したが、ペアトランジスタが交叉接続され
たフリツプフロツプ（帰還）形の差動形増幅回路
やこれらを複数組合せた差動形増幅回路等への適
用を妨げるものではない。また、ゲート電極の形
状についても、厳密に対称なＵ字形である必要は
なく、Ｖ字状に近い場合もあり得る。要は、両方
向の電流成分が生じて非対称を打ち消す構造とな
る広義のＵ字形のゲート電極形状を形成すればよ
い。
本発明は、上述の構成・作用によるものである
から、センスアンプを構成しているペアトランジ
スタの電気的特性の差をわずかなものにすること
ができ、これにより差動形増幅回路を一層に高感
度、高速度なものにすることができる。そして、
近年におけるMOS形半導体集積回路装置の速度
向上はめざましいものであるから、本発明が果た
す効果は非常に大きい。
から、センスアンプを構成しているペアトランジ
スタの電気的特性の差をわずかなものにすること
ができ、これにより差動形増幅回路を一層に高感
度、高速度なものにすることができる。そして、
近年におけるMOS形半導体集積回路装置の速度
向上はめざましいものであるから、本発明が果た
す効果は非常に大きい。
第１図は差動形増幅回路のペアトランジスタ部
の回路図。第２図、第３図は第１図の回路を実現
した従来例での素子構造を示す図。第４図は第１
図の回路を実現した本発明実施例での素子構造を
示す図。 ４１，４２…ゲート電極、４３，４４…ドレイ
ン領域、４５…ソース領域。
の回路図。第２図、第３図は第１図の回路を実現
した従来例での素子構造を示す図。第４図は第１
図の回路を実現した本発明実施例での素子構造を
示す図。 ４１，４２…ゲート電極、４３，４４…ドレイ
ン領域、４５…ソース領域。
Claims (1)
- 【特許請求の範囲】 １ 同一の半導体基板上にそのソース領域を共通
領域とするペアトランジスタを形成するペア
MOSトランジスタの製造方法において、 前記ペアMOSトランジスタのゲート電極を同
一の略Ｕ字形状で同一方向に形成し、 次いで前記ペアトランジスタのソース領域およ
びドレイン領域を前記ゲート電極をマスクとする
イオン注入法により形成する ことを特徴とするペアMOSトランジスタの製造
方法。 ２ ゲート電極の長さが3μm以下である特許請求
の範囲第１項に記載のペアMOSトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9105882A JPS58207677A (ja) | 1982-05-28 | 1982-05-28 | ペアｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9105882A JPS58207677A (ja) | 1982-05-28 | 1982-05-28 | ペアｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207677A JPS58207677A (ja) | 1983-12-03 |
| JPH0336301B2 true JPH0336301B2 (ja) | 1991-05-31 |
Family
ID=14015896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9105882A Granted JPS58207677A (ja) | 1982-05-28 | 1982-05-28 | ペアｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207677A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105507A (ja) * | 1986-10-23 | 1988-05-10 | Oki Electric Ind Co Ltd | 差動増幅器 |
| JPH06105775B2 (ja) * | 1987-07-14 | 1994-12-21 | 株式会社東芝 | 半導体集積回路 |
| JPH0192992A (ja) * | 1987-10-02 | 1989-04-12 | Matsushita Electric Ind Co Ltd | センスアンプ回路 |
| EP0434234B1 (en) * | 1989-12-22 | 1995-05-24 | AT&T Corp. | MOS devices having improved electrical match |
| US5389810A (en) * | 1992-03-27 | 1995-02-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having at least one symmetrical pair of MOSFETs |
-
1982
- 1982-05-28 JP JP9105882A patent/JPS58207677A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58207677A (ja) | 1983-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053916A (en) | Silicon on sapphire MOS transistor | |
| JPH0491480A (ja) | 半導体装置 | |
| JP3110799B2 (ja) | 半導体装置 | |
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6043693B2 (ja) | 駆動回路 | |
| JPH0336301B2 (ja) | ||
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6170748A (ja) | 半導体装置 | |
| JP2676888B2 (ja) | 半導体装置 | |
| EP0113540A2 (en) | Improvements in or relating to semiconductor devices, and methods of making same | |
| JPS6123669B2 (ja) | ||
| JPH02280380A (ja) | 半導体装置 | |
| JPS60134468A (ja) | 半導体装置 | |
| JPH02292833A (ja) | Ｌｄｄトランジスタ | |
| JPS62274778A (ja) | 半導体装置 | |
| JPS58148464A (ja) | Ｍｅｓ型電界効果トランジスタ | |
| JPH0424877B2 (ja) | ||
| JPS592386B2 (ja) | 接合型電界効果トランジスタ | |
| JPS6048108B2 (ja) | フリツプフロツプ回路 | |
| JP2915507B2 (ja) | 電界効果トランジスタ | |
| JP2557876B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5918676A (ja) | 半導体集積回路 | |
| JPS60124872A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH01162378A (ja) | 半導体装置 | |
| JPS6410941B2 (ja) |