JPS58207677A - ペアｍｏｓトランジスタの製造方法 - Google Patents

ペアｍｏｓトランジスタの製造方法

Info

Publication number
JPS58207677A
JPS58207677A JP9105882A JP9105882A JPS58207677A JP S58207677 A JPS58207677 A JP S58207677A JP 9105882 A JP9105882 A JP 9105882A JP 9105882 A JP9105882 A JP 9105882A JP S58207677 A JPS58207677 A JP S58207677A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
transistors
integrated circuit
shaped
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9105882A
Other languages
English (en)
Other versions
JPH0336301B2 (ja
Inventor
Nobuyuki Harashima
原島　信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP9105882A priority Critical patent/JPS58207677A/ja
Publication of JPS58207677A publication Critical patent/JPS58207677A/ja
Publication of JPH0336301B2 publication Critical patent/JPH0336301B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、ＭＯＳ（メタル・オキサイド・セミコンダク
タ）形半導体集積回路装置において、ＭＯＳ）コンダク
タの電気的特性が方向性をもたないようにした構造の半
導体集積回路装置に関するものである。
〔従来技術の説明〕
近年、ＭＯＳ形半導体集積回路装置においては、ＭＯＳ
）コンダクタのソース、ドレイン電極をイオン注入で形
成するようになって来た。このイオン注入には、シリコ
ン酸化膜上に多結晶シリコンによって形成されたＭ　’
ＯＳ　）コンダクタゲート電極をマスクとし、その両隣
に不純物を注入する、いわゆるセルフ・アライン方式が
用いられている。
このセルフ・アライン方式では、必ずしもイオン注入が
ウェハース面と垂直には行えず、ある角度をもって行わ
れてし１うことが多い。このため、前記ゲート電極をマ
スクとしてイオン注入を行った場合には、その影となる
部分が断面的に見て傾斜を持つので、ゲート電極の両隣
に形成されるソース、ドレイン電極は非対称性になる欠
点がある。
このように、イオン注入によって形成されるＭＯＳトラ
ンジスタの電気的特性はそのイオン注入角度、入射方向
に応じてウニ・・−ス上にわずかであるが方向性を生じ
ることが知られている。このことは、大部分のＭＯＳ　
）コンダクタ回路においてｔよ上記の影響は無視される
ので、レイアウト上の問題は生じない。しかし、微小信
号を横用増幅する回路、たとえば半導体記憶回路装置の
センスアンプ等のようにバランスが特に要求される回路
におりては性能が十分でなくなる欠点がある。
すなわち、イオン注入以外の従来技術で製造されたＭＯ
Ｓ　）ランジスタにおいては、ソース、ドレイン電極を
交換しても導電係数などが変化しなかったものが、最近
のイオン注入によるＭＯＳ　）ランジスタではそれらが
変化するようになった（これをＭＯＳ）ランジスタの非
対称性と称する）。
従来、第１図に示すようなセンスアンプのベアートラン
ジスタは、トランジスタの非対称性がなかったため、第
２図のような素子構造で実現できた。第１図および第２
図において、１１．１２．２１．２２はゲート電極、１
３．１４．２３．２４はドレイン電極、１５．２５はソ
ース電極である。
ところが近年、上述したように、ＭＯＳ　）ランジスタ
の非対称性の現象が、特にゲート長が５μｍ以下のショ
ートチャンネルＭＯＥＩ　）ランジスタにおいて現われ
てきたためＶＣｌこの素子構造ではベアートランジスタ
のウェハース上での電流の向きが反対となり、非対称性
が現われて導電係数などに差を生じ、そのためにセンス
アンプの感度、速度が劣化する欠点が顕在化するに至っ
た。この対策として、第３図に示すような素子構造にす
ると、導電係数などの差を小さくできる構成が可能とな
るが、レイアウト設計上に様々な制約をもたらし、チッ
プ面積を増大させ、有利な解決方法とけならない。なお
、第３図において、３１．３２はゲート電極、３３．３
４はドレイン電極、３５はソース電極である。
なお、上述のＭＯＳ　）ランジスタの電気的方向性に関
する文献としては、 ＡＮ　　ＡＢＹＭＭＦ２ＴＲＩＣ！　　ＫＦＦＥＣＴ　
　ＯＦ　　５ＨＯＲＴ　　Ｃ！ＨＡＮＩすＥＬＭＯ８Ｆ
ＥＴｅ　　　　　１９８４　　ＳＹＭＰＯ８工ＵＭ　　
ＯＦ　　ＶＬＳＩＴＥＣ■（ＮＯＬＯＧＹ ］）Ｉ（ＪＥｌｉＳＴ　ＯＦ　ＴＥＣＨＮＩＣＡＬ　Ｐ
ＡＰＥＲ８，５ＥＰＴ　１９１Ｎがある。
〔発明の目的〕
本発明の目的は、センスアンプのベアートランジスタの
電気的特性が非対称性によりバラつかない素子構造とし
た半導体集積回路装置を提供することにある。
〔発明の要点〕
本発明は、イオン注入により製造されるＭＯ８トランジ
スタを用いた差動形増幅回路を含むＭＯ８形半導体集積
回路装置において、上記増幅回路に含まれるベアートラ
ンジスタのゲート長が５μｍ以下で、上記ベアートラン
ジスタのケート［極の構造が略Ｕ字形であることを特徴
とする。
〔実施例による説、明〕
第４図は、本発明実施例装置の素子構造を示す図であり
、第１図に示すセンスアンプのベアートランジスタの素
子構造である。
第４図におりで、Ｐ形あるいはＮ形基板上にＵ字形のゲ
ート電極４１．４２を形成し、Ｕ字の内側部分をそれぞ
れドレイン電極４３．４４、外側の共通部分をソース電
極４５とする。
このようにベアートランジスタのゲート電極４１゜４２
をＵ字形にすると、それぞれのトランジスタがＵ字の並
行部分において両方向の電流成分を有するのでこの電流
が相互に打ち消し合い、このため非対称性が打ち消され
、対称性の優れたベアートランジスタを構成できる。こ
れにより、差動形増幅回路（特に微小信号を取扱う。）
のベアートランジスタの電気的特性の対称性が確保され
、差動形増幅回路の感度、速度が向上する。
以上の説明においては、第１図の回路構成のみを例示し
たが、ベアートランジスタが交叉接続されたフリップフ
ロップ（帰還）形の差動形増幅回路やこれらを複数組合
せた差動形増幅回路等への適用を妨げるものではない。
また、ゲート電極の形状についても、厳密に対称なＵ字
形である必要はなく、Ｊ字形Ｖ字形に近い場合もあシ得
る。要は、両方向の電流成分が生じて非対称性を打ち消
す構造となる広義のＵ字形のゲート電極形状であればよ
い。
〔効果の説明〕
本発明は、上述の構成・作用によるものであるカラ、セ
ンスアンプを構成しているペアートランジスタの電気的
特性の差をわずかなものにすることができ、これにより
差動形増幅回路を一層に高感度、高速度なものにするこ
とができる。そして、近年におけるＭＯ８形半導体集積
回路装置の速度向上はめざ甘しいものであるから、本発
明が果す効果は非常に大きい。
【図面の簡単な説明】
第１図は差動形増幅回路のベアートランジスタ部の回路
図。 第２図、第６図は第１図の回路を実現した従来装置での
素子構造を示す図。 第４図は第１図の回路を実現した本発明実施例装置での
素子構造を示す図。 ４１．４２・・・ゲート”Ｈ極、４３．４４・−・ドレ
イン電極、４５・・・ソース電極。 兇　１　図　　　　　　　児　２図 兇３図　　　Ｍ４反 ３６

Claims (2)

    【特許請求の範囲】
  1. （１）　ＭＯＳトランジスタを用いた差動形増幅回路を
    含むＭＯＳ形半導体集積回路装置において、上記差動形
    増幅回路に含まれるベアートランジスタのゲート電極が
    略Ｕ字形状に形成されたことを特徴とする半導体集積回
    路装置。
  2. （２）ゲート電極の長さが５　ｐｍ以下である特許請求
    の範囲第（１）項に記載の半導体集積回路装置。
JP9105882A 1982-05-28 1982-05-28 ペアｍｏｓトランジスタの製造方法 Granted JPS58207677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9105882A JPS58207677A (ja) 1982-05-28 1982-05-28 ペアｍｏｓトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9105882A JPS58207677A (ja) 1982-05-28 1982-05-28 ペアｍｏｓトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS58207677A true JPS58207677A (ja) 1983-12-03
JPH0336301B2 JPH0336301B2 (ja) 1991-05-31

Family

ID=14015896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9105882A Granted JPS58207677A (ja) 1982-05-28 1982-05-28 ペアｍｏｓトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS58207677A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63105507A (ja) * 1986-10-23 1988-05-10 Oki Electric Ind Co Ltd 差動増幅器
JPS6418250A (en) * 1987-07-14 1989-01-23 Toshiba Corp Semiconductor integrated circuit
JPH0192992A (ja) * 1987-10-02 1989-04-12 Matsushita Electric Ind Co Ltd センスアンプ回路
EP0434234A2 (en) * 1989-12-22 1991-06-26 AT&T Corp. MOS devices having improved electrical match
US5389810A (en) * 1992-03-27 1995-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device having at least one symmetrical pair of MOSFETs

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63105507A (ja) * 1986-10-23 1988-05-10 Oki Electric Ind Co Ltd 差動増幅器
JPS6418250A (en) * 1987-07-14 1989-01-23 Toshiba Corp Semiconductor integrated circuit
JPH0192992A (ja) * 1987-10-02 1989-04-12 Matsushita Electric Ind Co Ltd センスアンプ回路
USRE38647E1 (en) 1987-10-02 2004-11-09 Matsushita Electric Industrial Co., Ltd. Sense amplifier circuit
EP0434234A2 (en) * 1989-12-22 1991-06-26 AT&T Corp. MOS devices having improved electrical match
US5389810A (en) * 1992-03-27 1995-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device having at least one symmetrical pair of MOSFETs

Also Published As

Publication number Publication date
JPH0336301B2 (ja) 1991-05-31

Similar Documents

Publication Publication Date Title
JPH0491480A (ja) 半導体装置
JPS58207677A (ja) ペアｍｏｓトランジスタの製造方法
JPS61258475A (ja) Ｌｄｄ構造をもつ半導体装置の製造方法
JPH0382163A (ja) パワーｍｏｓｆｅｔおよびその製造方法
JPS6195570A (ja) 接合ゲ−ト型電界効果トランジスタ
JPH0329326A (ja) 接合型電界効果型トランジスタ
JPS60134468A (ja) 半導体装置
JPS61100975A (ja) 接合形電界効果トランジスタ
JPS6276675A (ja) 半導体装置
JPH0334571A (ja) 半導体装置
JPS5918676A (ja) 半導体集積回路
JPS6211516B2 (ja)
JPS61177780A (ja) 半導体装置の製造方法
JPH0233938A (ja) 電界効果トランジスタ
JPH04150073A (ja) 接合型電界効果トランジスタ
JPS58107675A (ja) 絶縁ゲ−ト型半導体装置の製造方法
JPS59181669A (ja) Ｍｏｓ型半導体装置
JPS5966174A (ja) 接合型電界効果トランジスタの製造方法
JPS63308385A (ja) 埋込みゲ−ト型電界効果トランジスタの製造方法
JPS62195178A (ja) ＧａＡｓシヨツトキゲ−ト電界効果トランジスタの製造方法
JPH02250332A (ja) Ｍｏｓ型トランジスタ
JPS58161376A (ja) 半導体装置およびその製造方法
JPS61174773A (ja) 電界効果トランジスタの製造方法
JPS5957469A (ja) 半導体装置
JPH01117362A (ja) 半導体集積回路装置の製造方法