FR2690026A1 - Dispositif de mémoire destiné à supprimer le bruit produit entre des lignes de signaux. - Google Patents
Dispositif de mémoire destiné à supprimer le bruit produit entre des lignes de signaux. Download PDFInfo
- Publication number
- FR2690026A1 FR2690026A1 FR9211892A FR9211892A FR2690026A1 FR 2690026 A1 FR2690026 A1 FR 2690026A1 FR 9211892 A FR9211892 A FR 9211892A FR 9211892 A FR9211892 A FR 9211892A FR 2690026 A1 FR2690026 A1 FR 2690026A1
- Authority
- FR
- France
- Prior art keywords
- signal line
- group
- signal lines
- signal
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
a) Procédé de câble des lignes de signaux d'un dispositif de mémoire à semi-conducteurs; b) procédé caractérisé en ce qu'il comprend l'étape consistant à introduire un blindage donné entre une première ligne de signal et une seconde ligne de signal adjacentes l'une à l'autre, afin que cette première ligne de signal ou cette seconde ligne de signal ne soit pas influencée par le bruit généré respectivement par une opération de transition de la seconde ligne de signal ou de la première ligne de signal.
Description
"Dispositif de mémoire destiné à supprimer le bruit produit entre des
lignes de signaux" La présente invention concerne un dispositif
de mémoire à semi-conducteurs et, plus particulière-
ment, un procédé de câblage de chaque ligne de signal
d'un circuit périphérique d'un bloc de réseau de mé-
moire dans une puce de semi-conducteurs.
Un circuit périphérique d'un bloc de réseau
de mémoire d'un dispositif de mémoire à semi-
conducteurs, comporte un certain nombre de lignes de
signaux telles qu'un bus de données et un bus de com-
mande transportant respectivement un signal de données et un signal de commande, de sorte qu'on a produit des
interférences mutuelles entre les lignes de signaux.
Dans le cas par exemple o un signal présentant un ni-
veau de tension irrégulier tel qu'un niveau de signal TTL (TransistorTransistor Logique), est appliqué au circuit périphérique, l'interférence est beaucoup trop
importante pour qu'on obtienne un fonctionnement nor-
mal du circuit périphérique, ce qui constitue donc l'un des facteurs de dégradation de la fiabilité dans
un dispositif de mémoire à semi-conducteurs à intégra-
tion élevée.
La figure 1 est un schéma représentant un procédé de câblage classique de lignes de signaux Le procédé de câblage des lignes de signaux représenté à
la figure 1 est bien connu de la technique, et les li-
gnes de signaux constituées par des lignes métalliques
ou en polysilicium, etc, sont placées dans une dispo-
sition parallèle, croisée, ou d'empilement les unes
sur les autres Cependant, comme chaque ligne de si-
gnal est placée au voisinage des autres sans blindage, du bruit apparaît dans chaque ligne de signal du fait
de la résistance spécifique et de la capacité de cou-
plage de cette ligne de signal Le bruit a une in-
fluence sur la ligne de signal adjacente, ce qui pro-
voque ainsi un défaut de fonctionnement de la puce.
Par exemple, lorsqu'une ligne de signal quelconque ef-
fectue une opération de basculement pour passer d'un état logique "haut" à un état logique "bas", ou d'un état logique "bas" à un état logique "haut", comme une ligne de signal adjacente à celle-ci ne se maintient pas dans un état précédent, il se produit un phénomène
tel qu'un phénomène d'étincelle produisant une impul-
sion d'onde momentanée, de sorte que la puce risque
alors de présenter un défaut de fonctionnement.
La figure 2 A est un schéma électrique repré-
sentant la modélisation de la ligne de signal de la
figure 1 La figure 2 B est un schéma partiel, plus dé-
taillé, de la figure 2 A, et la figure 2 C est un schéma
électrique équivalent à celui de la figure 2 B L'in-
fluence du bruit sur une ligne de signal adjacente, dans la construction de la figure 1, sera exprimée en
se référant aux figures 2 B et 2 C Les conditions ini-
tiales sont les suivantes 1 Si l'on suppose que l'épaisseur d d'un
diélectrique compris entre le substrat et le conduc-
teur A, est la même que l'épaisseur d' d'un diélectri-
que compris entre le substrat et le conducteur B, le diélectrique se trouvant sous le conducteur A étant réalisé dans la même substance que le diélectrique se
trouvant sous le conducteur B, et si l'on suppose éga-
lement que la largeur b du conducteur A est la même
que la largeur b' du conducteur B tandis que la lon-
gueur e du conducteur A est la même que la longueur e' du conducteur B, on peut alors estimer que la capacité CA entre le conducteur A et le substrat est la même que la capacité CB entre le conducteur B et le substrat, c'est à dire que CA = CB; 2 Si l'on suppose que les conditions de
tension initiales des conducteurs A et B sont les mê-
mes, on peut alors estimer que la tension VA du con-
ducteur A est la même que la tension VB du conducteur B, c'est à dire que VA = VB;
3 Si l'on suppose que l'épaisseur a du con-
ducteur A et l'épaisseur a' du conducteur B sont les
mêmes, et s'il existe un intervalle 1 entre le conduc-
teur A et le conducteur B, la capacité entre le con-
ducteur A et le conducteur B est alors CAB.
Dans les conditions initiales ci-dessus, c'est à dire CA = CB, VA = VB et a = a', si un bruit
MVA est généré par le conducteur A, ce bruit AVA pré-
sente une influence sur le conducteur B sous la forme d'un bruit AVB Pour calculer le bruit AVB, on peut introduire l'équation suivante à savoir
V = Q/C
o V, Q et C sont respectivement la tension,
la charge et la capacité.
On obtient alors facilement l'équation sui-
vante
AVB = CAB (VA+AVA-VB) / CAB+CB)
et les conditions initiales ci-dessus s'ap-
pliquent pour donner:
AVB = CAB AVA / (CAB+CB)
Par suite, le bruit AVB présente un effet sur le conducteur B Le bruit AVB est généré à chaque
fois qu'une ligne de signal donnée effectue l'opéra-
tion de basculement et, dans un dispositif de mémoire à semi-conducteurs à haute intégration comportant des transistors de petite taille, le bruit est beaucoup
trop élevé.
Par suite, la présente invention a pour but de créer un procédé de câblage des lignes de signaux
permettant de minimiser la génération du bruit.
Un autre but de la présente invention est de créer un dispositif de mémoire à semi-conducteurs qui permette d'obtenir un fonctionnement de circuit stable
en supprimant le bruit entre les lignes de signaux.
A cet effet, la présente invention concerne,
sous un premier aspect de celle-ci, un procédé de câ-
blage des lignes de signaux d'un dispositif de mémoire à semiconducteurs, procédé caractérisé en ce qu'il comprend l'étape consistant à introduire un blindage
donné entre une première ligne de signal et une secon-
de ligne de signal adjacentes l'une à l'autre, afin que cette première ligne de signal ou cette seconde ligne de signal ne soit pas influencée par le bruit généré respectivement par une opération de - transition de la seconde ligne de signal ou de la première ligne
de signal.
Selon une autre caractéristique de l'inven-
tion, le niveau de tension du blindage est fixé à un
niveau constant tel que le niveau de tension d'alimen-
tation ou le niveau de la terre.
Selon un autre aspect de la présente inven-
tion, celle-ci concerne un dispositif de mémoire à se-
mi-conducteurs comportant un bloc de réseau de mémoire muni d'une cellule de mémoire donnée et utilisant un
circuit périphérique pour fournir un signal de déclen-
chement d'une opération du bloc de réseau de mémoire, dispositif de mémoire à semi-conducteurs caractérisé en ce qu'il comprend des blindages introduits entre un
certain nombre des lignes de signaux du circuit péri-
phérique, de manière à supprimer ainsi le bruit et à empêcher un défaut de fonctionnement d'une puce
lorsqu'une ligne de signal donnée effectue une opéra-
tion de transition.
Selon une autre caractéristique de l'inven-
tion, le niveau de tension du blindage est maintenu à
un niveau de tension constant.
Selon un autre aspect encore de la présente invention, celle-ci concerne un procédé de câblage
d'une ligne de signal d'un dispositif de mémoire à se-
mi-conducteurs, procédé caractérisé en ce qu'il com-
prend l'étape consistant à introduire un blindage don-
né entre un premier groupe et un second groupe de li-
gnes de signaux, afin que ce premier groupe ou ce se-
cond groupe de lignes de signaux ne soit pas influencé par le bruit généré respectivement par une opération de transition du second groupe ou du premier groupe de
lignes de signaux.
Les buts ci-dessus ainsi que d'autre buts et avantages de la présente invention apparaîtront plus
clairement à la lecture de la description détaillée
qui suit et qui se réfère aux dessins ci-joints dans lesquels: la figure 1 est un schéma représentant un procédé de câblage selon l'art antérieur;
la figure 2 A est un schéma électrique re-
présentant la modélisation de la ligne de signal de la figure 1; la figure 2 B est un schéma partiel, plus détaillé, de la figure 2 A; la figure 2 C est un schéma de circuit équivalent à celui de la figure 2 B; la figure 3 est un schéma représentant un
procédé de câblage selon un exemple d'une forme préfé-
rée de réalisation de la présente invention;
la figure 4 A est un schéma électrique re-
présentant la modélisation de la ligne de signal de la figure 3; la figure 4 B est un schéma partiel, plus détaillé, de la figure 4 A; la figure 4 C est un schéma de circuit équivalent à celui de la figure 4 B; la figure 5 est un schéma représentant un procédé de câblage selon un autre exemple d'une forme préférée de réalisation de la présente invention; et
la figure 6 est un schéma électrique re-
présentant la modélisation de la ligne de signal de la
figure 5.
On remarquera qu'un blindage introduit entre
une première ligne de signal donnée et une seconde li-
gne de signal donnée, est monté entre des lignes de signaux comprises dans un circuit périphérique d'un bloc de réseau de mémoire d'une puce De plus, un blindage introduit dans un premier groupe donné et dans un second groupe donné de lignes de signaux, est monté entre des groupes de lignes de signaux compris
dans un bloc de réseau de mémoire et/ou un circuit pé-
riphérique d'un bloc de réseau de mémoire d'une puce.
En se référant maintenant à la figure 3, les blocs ha-
churés Si à 53 sont des blindages Chaque blindage est
monté entre des lignes de signaux dans le circuit pé-
riphérique du bloc de réseau de mémoire de la puce.
Par suite, même si une ligne de signal 01 effectue une
opération de basculement ou de transition, cette opé-
ration de transition n'a que peu d'effet sur une ligne de signal 02 du fait de la présence du blindage Si De la même manière, on obtient le même effet dans le cas des lignes de signaux 03 ou 04 L'influence du bruit sur une ligne de signal adjacente dans la construction
de la figure 3, sera décrite en se référant aux figu-
res 4 B et 4 C On suppose que les conditions initiales sont les suivantes 1 Si l'on suppose que les épaisseurs d, d' et d" des diélectriques respectifs entre le substrat
et les conducteurs X, Y et Z, sont les mêmes, les dié-
lectriques se trouvant sous les conducteurs X, Y et Z
étant réalisés dans la même substance, et si l'on sup-
pose également que les largeurs b, b' et b" des con-
ducteurs X, Y et Z sont les mêmes, tandis que les lon-
gueurs e, e' et e" des conducteurs X, Y et Z sont les mêmes, on peut alors estimer que les capacités Cx, Cy et Cz entre les conducteurs X, Y, Z et le substrat,
sont les mêmes, c'est à dire que Cx = Cy = Cz.
2 Si l'on suppose que les épaisseurs a, a'et a" des conducteurs X, Y et Z sont les mêmes, que les longueurs e, e' et e" des conducteurs X, Y et Z
sont les mêmes, et que l'intervalle 1 entre le conduc-
teur X et le conducteur Y est le même que l'intervalle l' entre le conducteur X et le conducteur Z, on peut alors estimer que la capacité Cxy entre le conducteur X et le conducteur Y est la même que la capacité Cyz entre le conducteur Y et le conducteur Z, c'est à dire
que Cxy = Cyz.
3 Si l'on suppose que les conditions de tension initiales des conducteurs X, Y et Z sont les mêmes, on peut alors estimer que les tensions Vx, Vy et Vz des conducteurs X, Y et Z sont les mêmes, c'est
à dire que Vx = Vy = Vz.
Dans les conditions initiales ci-dessus, si le conducteur X génère un bruit A Vx, ce bruit A Vx exerce sur le conducteur Z un effet se traduisant par
un bruit A Vz La valeur du bruit A Vz doit être compa-
rée à celle du bruit AVB du procédé selon l'art anté-
rieur De plus, le bruit A Vx exerce sur le conducteur Y une influence se traduisant par un bruit A Vy Par un certain nombre de calculs, on obtient le bruit A Vy sous la forme de l'équation suivante:
A Vy = Cxe (Vx+A Vx-Vy) / (Cy+Cy+Cyz).
Si l'on applique les conditions initiales ci-dessus,
A Vy = Cxy A Vx/( 2 Cy+Cy).
Si toutes les conditions initiales du procé-
dé selon l'art antérieur et du procédé selon la pré-
sente invention sont les mêmes, on peut en conclure que le bruit A Vy est inférieur au bruit AVB lorsqu'on introduit le conducteur Y. Le bruit A Vy a influencé séquentiellement le
conducteur Z Dans ce cas, on obtient l'équation sui-
vante:
A Vz = Cyz (Vy+a Vy-Vz(Cyz+Cz).
Si l'on applique également les conditions initiales ci-dessus,
A Vz = Cxz A Vy/Cxz+Cz).
En se rappelant que A Vy = Cy AVX/2 Cy+Cy), A Vz = CXZ/(Cxz+Cz)} {Cxz A Vx/( 2 Cxz+Cz)} = (Cxz a Vx) / (Cxz+Cz) {Cxz/( 2 Cxz+Cz) Le terme {Cxz/( 2 Cxz+Cz)} est inférieur à 1,
c'est à dire que {Cxz/( 2 Cxz+Cz)} < 1.
Si toutes les conditions initiales du procé-
dé selon l'art antérieur et du procédé selon la pré-
sente invention sont les mêmes, on peut estimer faci-
lement que A Vz <AVB.
Par suite, même si la tension Vz du conduc-
teur Z est influencée par le bruit A Vx, la valeur de Vz+A Vz devient faible Ainsi, on obtient un effet du bruit A Vy lorsqu'on introduit le conducteur Y entre le conducteur X et le conducteur Z et, dans le cas o le conducteur Y est branché par exemple à une ligne de tension d'alimentation, comme le rendement de couplage devient faible, on peut supprimer le bruit transmis
aux conducteurs adjacents.
En se référant à la figure 5, un bloc hachu-
ré Si est un blindage Dans la construction de la fi-
gure 3, le blindage est monté entre les lignes de si-
gnaux comprises dans le circuit périphérique du bloc de réseau de mémoire Cependant, dans la construction de la figure 5, le blindage est monté entre le premier
groupe et le second groupe de lignes de signaux com-
pris dans le bloc de réseau de mémoire ou/et dans le
circuit périphérique du bloc de réseau de mémoire.
Dans le bloc de réseau de mémoire ou dans le circuit périphérique du bloc de réseau de mémoire, on trouve un groupe de lignes de signaux d'adresses de rangées, un groupe de lignes de signaux d'adresses de colonnes, un groupe de lignes de signaux destinés à décoder une
adresse de rangée, un groupe de lignes de signaux des-
tinés à décoder une adresse de colonne, et analogues.
Dans le cas o les groupes de lignes de signaux indi-
qués ci-dessus sont adjacents les uns aux autres, dans le bloc de réseau de mémoire utilisé pour définir une règle dans une plage inférieure au micromètre, si le
groupe de lignes de signaux d'adresses de rangées ef-
fectue par exemple une opération de transition, le
groupe de lignes de signaux d'adresses de colonnes ad-
jacent à celui-ci est influencé par l'opération de transition.
A ce moment, on peut empêcher très simple-
ment l'effet du bruit de transmission par le blindage
Sul Ainsi, on peut monter le blindage Si X respective-
ment dans le bloc de réseau de mémoire, dans le cir-
cuit périphérique du bloc de réseau de mémoire, ou
dans le bloc de réseau de mémoire et le circuit péri-
phérique De plus, le blindage est constitué par une ligne métallique ou par du polysilicium, etc, et l'on
peut fixer son niveau de tension en utilisant un con-
ducteur quelconque conservant un état flottant, une ligne de tension d'alimentation ou une ligne de terre. Pendant ce temps, lorsque le blindage de la figure 3
introduit entre les lignes de signaux du circuit péri-
phérique du bloc de réseau de mémoire, est monté dans le bloc de réseau de mémoire, on doit considérer le
degré d'intégration.
Comme décrit ci-dessus, étant donné que le
blindage coupe un chemin de transmission du bruit pro-
duit par la capacité de couplage entre des lignes de signaux adjacentes, on supprime le bruit généré dans chaque ligne de signal du circuit périphérique du bloc de réseau de mémoire de la puce De plus, comme on coupe le chemin de bruit entre des groupes de lignes de signaux adjacents les uns aux autres, on évite les
défauts de fonctionnement de la puce et l'on peut aug-
menter la fiabilité du dispositif de mémoire à semi-
conducteurs.
Bien qu'on ait plus particulièrement repré-
senté et décrit des formes de réalisation préférées de la présente invention, il apparaîtra à l'évidence aux
spécialistes de la question qu'on peut apporter d'au-
tres modifications de formes et de détails sans sortir
de l'esprit et du cadre de la présente invention.
L 1
Claims (3)
- R E V E N D I C A TI O N S) Procédé de câblage des lignes de signaux d'un dispositif de mémoire à semi-conducteurs, procédé caractérisé en ce qu'il comprend l'introduction d'un blindage donné entre une première ligne de signal etune seconde ligne de signal adjacentes l'une à l'au-tre, afin que cette première ligne de signal ou cette seconde ligne de signal ne soit pas influencée par le bruit généré respectivement par une opération detransition de la seconde ligne de signal ou de la pre-mière ligne de signal.
- 2 ) Procédé de câblage de lignes de signauxselon la revendication 1, caractérisé en ce que le ni-veau de tension du blindage est fixé à un niveau con-stant tel que le niveau de tension d'alimentation oule niveau de la terre.
- 3 ) Dispositif de mémoire à semi-conducteurs comportant un bloc de réseau de mémoire muni d'unecellule de mémoire donnée et utilisant un circuit pé-riphérique pour fournir un signal de déclenchementd'une opération du bloc de réseau de mémoire, disposi-tif de mémoire à semi-conducteurs caractérisé en cequ'il comprend des blindages introduits entre un cer-tain nombre des lignes de signaux du circuit périphé-rique, de manière à supprimer ainsi le bruit et à em-pêcher un défaut de fonctionnement d'une pucelorsqu'une ligne de signal donnée effectue une opéra-tion de transition.) Dispositif de mémoire à semi-conducteursselon la revendication 3, caractérisé en ce que le ni-veau de tension du blindage est maintenu à un niveaude tension constant.) Procédé de câblage d'une ligne de signal d'un dispositif de mémoire à semi-conducteurs, procédé caractérisé en ce qu'il comprend l'étape consistant à introduire un blindage donné entre un premier groupe et un second groupe de lignes de signaux, afin que cepremier groupe ou ce second groupe de lignes de si-gnaux ne soit pas influencé par le bruit généré res-pectivement par une opération de transition du secondgroupe ou du premier groupe de lignes de signaux.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910021539A KR940008132B1 (ko) | 1991-11-28 | 1991-11-28 | 신호선간의 잡음을 억제하는 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2690026A1 true FR2690026A1 (fr) | 1993-10-15 |
Family
ID=19323732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9211892A Pending FR2690026A1 (fr) | 1991-11-28 | 1992-10-07 | Dispositif de mémoire destiné à supprimer le bruit produit entre des lignes de signaux. |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH05226340A (fr) |
| KR (1) | KR940008132B1 (fr) |
| DE (1) | DE4235177A1 (fr) |
| FR (1) | FR2690026A1 (fr) |
| GB (1) | GB2261991A (fr) |
| IT (1) | IT1256448B (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0650194B1 (fr) * | 1993-10-21 | 1999-11-10 | Advanced Micro Devices, Inc. | Bus dynamique à haute densité |
| GB2286286B (en) * | 1993-12-31 | 1998-05-27 | Hyundai Electronics Ind | Improvements in or relating to the fabrication of semiconductor devices |
| US5966317A (en) * | 1999-02-10 | 1999-10-12 | Lucent Technologies Inc. | Shielded bitlines for static RAMs |
| US6510545B1 (en) * | 2000-01-19 | 2003-01-21 | Sun Microsystems, Inc. | Automated shielding algorithm for dynamic circuits |
| US7943436B2 (en) | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
| US7739624B2 (en) | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
| JP3987847B2 (ja) | 2003-10-17 | 2007-10-10 | Ｎｅｃエレクトロニクス株式会社 | Ｍｉｍ構造抵抗体を搭載した半導体装置 |
| JP4939804B2 (ja) | 2005-12-21 | 2012-05-30 | 三星電子株式会社 | 不揮発性半導体記憶装置 |
| JP2007207380A (ja) | 2006-02-03 | 2007-08-16 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254654A (ja) * | 1984-05-30 | 1985-12-16 | Nec Corp | 半導体集積回路 |
| EP0352664A1 (fr) * | 1988-07-26 | 1990-01-31 | Nec Corporation | Dispositif de mémoire à semi-conducteur présentant des lignes de données moins sensibles aux influences des lignes voisines |
| JPH0265238A (ja) * | 1988-08-31 | 1990-03-05 | Seiko Epson Corp | 半導体集積装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514749A (en) * | 1983-01-18 | 1985-04-30 | At&T Bell Laboratories | VLSI Chip with ground shielding |
| JPH021928A (ja) * | 1988-06-10 | 1990-01-08 | Toshiba Corp | 半導体集積回路 |
-
1991
- 1991-11-28 KR KR1019910021539A patent/KR940008132B1/ko not_active IP Right Cessation
-
1992
- 1992-10-07 FR FR9211892A patent/FR2690026A1/fr active Pending
- 1992-10-19 DE DE4235177A patent/DE4235177A1/de not_active Withdrawn
- 1992-11-25 IT ITMI922697A patent/IT1256448B/it active IP Right Grant
- 1992-11-26 GB GB9224770A patent/GB2261991A/en not_active Withdrawn
- 1992-11-27 JP JP4318074A patent/JPH05226340A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254654A (ja) * | 1984-05-30 | 1985-12-16 | Nec Corp | 半導体集積回路 |
| EP0352664A1 (fr) * | 1988-07-26 | 1990-01-31 | Nec Corporation | Dispositif de mémoire à semi-conducteur présentant des lignes de données moins sensibles aux influences des lignes voisines |
| JPH0265238A (ja) * | 1988-08-31 | 1990-03-05 | Seiko Epson Corp | 半導体集積装置 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 121 (E - 401) 7 May 1986 (1986-05-07) * |
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 239 (E - 930) 21 May 1990 (1990-05-21) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4235177A1 (de) | 1993-06-03 |
| ITMI922697A1 (it) | 1994-05-25 |
| ITMI922697A0 (it) | 1992-11-25 |
| KR930010974A (ko) | 1993-06-23 |
| GB2261991A (en) | 1993-06-02 |
| JPH05226340A (ja) | 1993-09-03 |
| GB9224770D0 (en) | 1993-01-13 |
| IT1256448B (it) | 1995-12-05 |
| KR940008132B1 (ko) | 1994-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2690026A1 (fr) | Dispositif de mémoire destiné à supprimer le bruit produit entre des lignes de signaux. | |
| EP0911638B1 (fr) | Circuit générateur d'impulsions pour réflectomètre temporel | |
| US20040202027A1 (en) | Buffer amplifier architecture for semiconductor memory circuits | |
| FR2682521A1 (fr) | Dispositif integre a memoire a semiconducteurs. | |
| FR2656725A1 (fr) | ||
| EP0020999B1 (fr) | Procédé de mesure du temps d'accès d'adresse de mémoires, mettant en oeuvre la technique de recirculation des données, et testeur en résultant | |
| EP0069183A1 (fr) | Procédé et dispositif pour transmettre des signaux logiques entre microplaquettes | |
| EP0306392B1 (fr) | Circuit de détection de transitions d'adresses | |
| CA1231757A (fr) | Materiel pour localiser un point de reflexion de signaux dans une ligne de transmission | |
| FR2653915A1 (fr) | Dispositif de controle de demandes d'acces a des blocs dans un systeme de traitement de donnees numeriques. | |
| DE60204156T2 (de) | Adaptiver entzerrerer zur verzerrungsverminderung in einem kommunikstionskanal | |
| JP4017518B2 (ja) | タイミングスキュー除去手段を備えた送信機回路 | |
| EP0463964B1 (fr) | Système d'émission-réception d'ultrasons | |
| FR2679672A1 (fr) | Circuit de transmission de donnees avec des lignes d'entree/sortie segmentees. | |
| FR2632439A1 (fr) | Circuit distribue de controle de detection pour amplificateur de detection de composant memoire | |
| JPS61152041A (ja) | 回路基板 | |
| EP1128292A1 (fr) | Procédé d'évaluation d'aptitude d'un circuit à très haute intégration à résister aux bruits diaphonie | |
| EP0087707A2 (fr) | Circuit retardateur d'impulsions | |
| EP0703584B1 (fr) | Procédé de décodage d'addresse dans une mémoire en circuit intégré et circuit mémoire mettant en oeuvre le procédé | |
| FR2499788A1 (fr) | Circuit generateur d'impulsions utilisant une source de courant et ensemble de memorisation utilisant un tel circuit | |
| JPS63276797A (ja) | サンプルホールド回路 | |
| CN111241773B (zh) | 电路布线设计方法以及电路布线设计系统 | |
| EP0899921B1 (fr) | Circuit d'attaque de ligne symétrique | |
| US3965368A (en) | Technique for reduction of electrical input noise in charge coupled devices | |
| CA1141439A (fr) | Reseau de compensation a ligne a retard |