DE4235177A1 - Speichervorrichtung zur unterdrueckung von rauschen, das zwischen signal-leitungen hervorgerufen wird - Google Patents

Speichervorrichtung zur unterdrueckung von rauschen, das zwischen signal-leitungen hervorgerufen wird

Info

Publication number
DE4235177A1
DE4235177A1 DE4235177A DE4235177A DE4235177A1 DE 4235177 A1 DE4235177 A1 DE 4235177A1 DE 4235177 A DE4235177 A DE 4235177A DE 4235177 A DE4235177 A DE 4235177A DE 4235177 A1 DE4235177 A1 DE 4235177A1
Authority
DE
Germany
Prior art keywords
line
signal
noise
signal line
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4235177A
Other languages
English (en)
Inventor
Kyung-Ho Kim
Hong-Sun Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4235177A1 publication Critical patent/DE4235177A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleiter-Speicher­ vorrichtung und insbesondere Leitungs-Verdrahtungsverfahren von jeder Signal-Leitung eines peripheren Schaltkreises eines Speicher-Matrix-Blocks in einem Halbleiter-Mikrochip.
Ein peripherer Schaltkreis eines Speicher-Matrix-Blocks (Speicher-Array-Block) in einer Halbleiter-Speichervorrich­ tung besitzt eine Anzahl von Signal-Leitungen, wie bei­ spielsweise ein Datenbus-Leitungssystem und ein Steuerbus- Leitungssystem, die jeweils Datensignale und Steuersignale übertragen, mit der Folge, daß eine gegenseitige Beeinflus­ sung zwischen den Signal-Leitungen hierbei erzeugt worden ist. Zum Beispiel ist die Beeinflussung in dem Fall, daß ein Signal mit einem unnormalen Spannungsniveau ähnlich einem TTL-Signalniveau (Transistor-Transistor Logic) zu einem peripheren Schaltkreis zugeführt wird, viel zu groß hin­ sichtlich eines regulären Betriebs eines peripheren Schalt­ kreises, und demzufolge ist dies einer der Faktoren für die Abnahme der Zuverlässigkeit in einer hochintegriert aufge­ bauten Halbleiter-Speichervorrichtung.
Fig. 5 zeigt ein Diagramm eines herkömmlichen Verdrahtungs­ verfahrens von Signal-Leitungen. Das Verdrahtungsverfahren der Signal-Leitungen, die in Fig. 5 gezeigt sind, ist nach dem Stand der Technik bekannt, und Signal-Leitungen, die aus einer Metall-Leitung oder Polysilizium usw. aufgebaut sind, sind zueinander parallel, kreuzweise oder übereinanderge­ stapelt zueinander angeordnet. Allerdings tritt, da jede Signal-Leitung benachbart zu einer anderen ohne Abschirmung angeordnet ist, Rauschen in jeder Signal-Leitung infolge eines spezifischen Widerstands und der kapazitiven Kopplung der Signal-Leitungen auf. Das Rauschen hat einen Einfluß auf eine benachbarte Signal-Leitung, wodurch eine Fehlfunktion eines Mikrochips verursacht wird. Zum Beispiel unterliegt der Mikrochip, wenn irgendeine Signal-Leitung einen Schwing­ vorgang von einem logischen Zustand "high" zu einem lo­ gischen Zustand "low" oder von einem logischen Zustand "low" zu einem logischen Zustand "high" durchführt, da eine Sig­ nal-Leitung benachbart hierzu nicht ihren vorherigen Zustand aufrechterhält, wie beispielsweise das Phänomen einer Wel­ lendeformation, die durch eine momentane Impulswelle verur­ sacht wird, einer Fehlfunktion.
Die Fig. 6A zeigt ein Schaltkreis-Diagramm, das die Sig­ nal-Leitungen der Fig. 5 und 6B als Ersatzschaltbild zeigt. Fig. 6B stellt ein etwas detaillierteres Block­ schaltbild der Fig. 6A und 6C dar und ist äquivalent zu dem Schaltkreis-Diagramm der Fig. 6B. Der Einfluß des Rauschens in einer angrenzenden Signal-Leitung in dem Aufbau nach der Fig. 5 wird unter Bezugnahme auf die Fig. 6B und 6C erläutert. Die Anfangsbedingungen sind die folgenden:
  • 1. Falls angenommen wird, daß die Dicke d eines Dielektri­ kums zwischen dem Substrat und der Leitung A die gleiche wie die Dicke d′ eines Dielektrikums zwischen dem Subs­ trat und der Leitung B ist, ist das Dielektrikum unter der Leitung A die gleiche Substanz wie das Dielektrikum unter der Leitung B; die Breite b der Leitung ist die gleiche wie die Breite b′ der Leitung B; und die Länge e ist dieselbe wie die Länge e der Leitung B, wobei dann angenommen werden kann, daß die Kapazität CA zwischen der Leitung A und dem Substrat und der Kapazität CB zwischen der Leitung B und dem Substrat dieselbe ist, wobei gilt CA = CB.
  • 2. Falls angenommen wird, daß die Bedingungen der Anfangs­ spannung der Leitungen A und der Leitungen B dieselben sind, kann erwartet werden, daß die Spannung VA der Leitung A und die Spannung VB der Leitung B die gleiche ist, wobei gilt VA = VB.
  • 3. Es wird angenommen, daß die Dicke a der Leitung A und die Dicke a′ der Leitung B dieselben sind und daß ein vorge­ gebenes Abstandsintervall 1 zwischen der Leitung A und der Leitung B vorhanden ist.
Unter den vorstehend angegebenen Anfangsbedingungen, zum Beispiel CA=CB, VA=VB und a=a′, hat, falls ein Rauschen -VA durch die Leitung A erzeugt wird, das Rauschen ΔVA einen Einfluß auf die Leitung B infolge eines Rauschens ΔVB. Um das Rauschen ΔVB zu berechnen, wird von der nachfolgenden Gleichung ausgegangen:
V = Q/C,
wobei V, Q und C Spannung, Ladung und Kapazität jeweils bezeichnen. Hieraus ist die nachfolgende Gleichung einfach zu erhalten:
ΔVB = CAB · (VA + ΔVA-VB)/(CAB+CB).
und die obigen Anfangsbedingungen führen zu
ΔVB = CAB · ΔVA/(CAB+CB).
Demzufolge hat das Rauschen ΔVB eine Auswirkung auf die Leitung B. Das Rauschen ΔVB wird immer dann erzeugt, wenn eine vorgegebene Signal-Leitung einen Schwingvorgang aus­ führt, und in einer hochintegrierten Halbleiter-Speichervor­ richtung, die Transistoren von kleiner Baugröße aufweist, wirkt sich das Rauschen zu stark aus.
Zusammenfassung der Erfindung
Daher ist eine Aufgabe der Erfindung darin zu sehen, ein Verfahren zur Anordnung von Signal-Leitungen anzugeben, mit dem die Erzeugung von Rauschen minimiert wird.
Eine weitere Aufgabe der Erfindung ist darin zu sehen, eine Halbleiter-Speichervorrichtung anzugeben, die dazu geeignet ist, einen stabilen Schaltkreisbetrieb durch Unterdrückung eines Rauschens zwischen den Signal-Leitungen durchzuführen.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung wird eine vorgegebene abgeschirmte Leitung zwischen einer vorgegebenen ersten und zweiten Signal-Leitung, die zuein­ ander benachbart sind, eingesetzt, damit die erste und die zweite Signal-Leitung nicht durch das Rauschen, das durch einen Schwingvorgang der zweiten oder der ersten Signal-Lei­ tung hervorgerufen wird, beeinflußt wird.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Abschirmleitung zwischen den Gruppen der ersten und der zweiten Signal-Leitung benachbart zueinander eingesetzt, damit nicht die Gruppe der ersten oder zweiten Signal-Lei­ tung durch das Rauschen, das von einem Übergangs-Vorgang der Gruppe der ersten oder der zweiten Signal-Leitung hervorge­ rufen wird, beeinflußt wird. Weiterhin wird ein Spannungs­ niveau der Abschirmleitung als ein vorgegebenes Spannungs­ niveau erhalten, und es entspricht einem schwebenden Zu­ standsniveau (floating state level) oder einem Versorgungs­ spannungsniveau oder einem Grundspannungsniveau (Massepoten­ tial).
Genaue Beschreibung der Zeichnungen
Die vorstehenden Aufgabenpunkte und weitere Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detail­ lierten Beschreibung der bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen ersichtlich. In den Zeichnungen zeigen:
Fig. 1 ein Schaltbild, das ein Verdrahtungsverfahren als Beispiel einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 2A ein Schaltkreis-Diagramm, das den Signal-Leitungs­ bau nach der Fig. 1 darstellt;
Fig. 2B eine teilweise detailliertere Darstellung der Fig. 2A;
Fig. 2C ein der Fig. 2B entsprechendes Schaltkreis-Dia­ gramm;
Fig. 3 ein Diagramm, das ein Verdrahtungsanordnungsver­ fahren gemäß einem weiteren Beispiel einer bevor­ zugten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 4 ein Schaltkreis-Diagramm, das den Aufbau der Sig­ nal-Leitung nach Fig. 3 darstellt;
Fig. 5 ein Diagramm, das ein herkömmliches Verfahren für eine Verdrahtungsanordnung darstellt;
Fig. 6A ein Schaltkreis-Diagramm, das den Signal-Leitungs­ aufbau nach Fig. 5 darstellt;
Fig. 6B eine teilweise detailliertere Darstellung der Fig. 6A; und
Fig. 6C ein der Fig. 6B entsprechendes Schaltkreis-Dia­ gramm.
Detaillierte Beschreibung der Ausführungsform
Es ist anzumerken, daß eine Abschirmverdrahtung, die zwi­ schen vorgegebenen ersten und zweiten Signal-Leitungen eingesetzt wird, zwischen den Signal-Leitungen, die in einem peripheren Schaltkreis eines Halbleiter-Matrix-Blocks in einem Mikrochip installiert sind, eingesetzt wird. Weiterhin wird eine Abschirmverdrahtung, die in Gruppen von vorgege­ benen ersten und zweiten Signal-Leitungen eingesetzt sind, zwischen Gruppen von Signal-Leitungen installiert, die in einem Halbleiter-Matrix-Block und/oder einem peripheren Schaltkreis eines Speicher-Matrix-Blocks in einem Mikrochip enthalten sind. Wie die Fig. 1 zeigt, sind die schraffier­ ten Blöcke S1 und S3 Abschirmleitungen. Die Abschirmleitung ist zwischen Signal-Leitungen in dem peripheren Schaltkreis des Speicher-Matrix-Blocks in dem Mikrochip angeordnet. Daher hat gerade dann, wenn eine Signal-Leitung Φ1 einen Schwingvorgang ausführt, der Schwingvorgang eine geringe Auswirkung auf eine Signal-Leitung Φ2 aufgrund der Ab­ schirm-Leitung S1. Ähnlich wird in dem Fall der Signal-Lei­ tungen Φ3 oder Φ4 derselbe Effekt erhalten. Der Einfluß des Rauschens auf eine benachbarte Signal-Leitung in dem Aufbau nach der Fig. 1 wird nachfolgend unter Bezugnahme auf die Fig. 2B und 2C beschrieben. Es wird angenommen, daß die anfänglichen Bedingungen die folgenden sind:
  • 1. Es wird angenommen, daß die Dicken d, d′ und d′′ der jeweiligen Dielektrika zwischen dem Substrat und den Leitungen X, Y und Z die gleichen sind und die Dielektri­ ka unter den Leitungen X, Y und Z von der gleichen Subs­ tanz sind; die Breiten b, b′ und b′′ der Leitungen X, Y und Z sind die gleichen; und die Längen e, e′ und e′′ der Leitungen X, Y und Z sind die gleichen, wobei dann ange­ nommen werden kann, daß die Kapazitäten CX, CY und CZ zwischen den Leitungen X, Y und Z und dem Substrat die gleichen sind, wobei gilt CX=CY=CZ.
  • 2. Falls angenommen wird, daß die Dicken a, a′ und a′′ der Leitung X, Y und Z dieselben sind; die Längen e, e′ und e′′ der Leitungen X, Y und Z dieselben sind; und die Intervallabstände l zwischen der Leitung X und der Lei­ tung Y dieselben sind wie das Abstandsintervall l′ zwi­ schen der Leitung Y und der Leitung Z, kann angenommen werden, daß die Kapazität CXY zwischen der Leitung X und die Kapazität CYZ zwischen der Leitung Y und der Lei­ tung Z dieselben sind, wobei gilt CXY =CYZ.
  • 3. Falls angenommen wird, daß die anfänglichen Spannungsbe­ dingungen der Leitungen X, Y und Z die gleichen sind, kann angenommen werden, daß die Spannung VX, VY und VZ der Leitungen X, Y und Z die gleichen sind, wobei gilt VX=VY=VZ.
Unter den vorstehenden Anfangsbedingungen hat, falls die Leitung X ein Rauschen ΔVX erzeugt, das Rauschen ΔVX einen Effekt auf die Leitung Z in Form eines Rauschens ΔVZ. Der Wert des Rauschens ΔVZ wird mit dem des Rauschens ΔVB nach einem herkömmlichen Verfahren verglichen. Weiterhin hat das Rauschen ΔVX einen Einfluß auf die Leitung Y in Form eines Rauschens ΔVY. Nach einigen Umrechnungen wird das Rauschen ΔVY durch die folgende Gleichung erhalten:
ΔVY = CXY · (VX+ΔVX-VY)/(CXY+CY+CYZ).
Die vorstehend angegebenen Anfangsbedingungen führen zu
ΔVY = CXY · ΔVX/(2CXY+CY).
Falls sämtliche Anfangsbedingungen des herkömmlichen Ver­ fahrens und des Verfahrens nach der vorliegenden Erfindung dieselben sind, kann daraus geschlossen werden, daß das Rauschen ΔVCY geringer als das Rauschen ΔVB durch das Einsetzen der Leitung Y ist.
Demzufolge hat das Rauschen ΔVY einen Einfluß auf die Leitung Z. In diesem Fall wird folgende Gleichung erhalten:
ΔVZ = CYZ · (VY+ΔVY-VZ)/(CYZ+CZ).
Falls die vorstehend angegebenen Anfangsbedingungen eben­ falls vorausgesetzt werden, gilt
ΔVZ = CXZ · ΔVY/(CXZ+CZ).
Unter Berücksichtigung, daß ΔVY = CXY · ΔVX/(2CXY+CY) ist, folgt
ΔVZ = |CXZ/(CXZ+CZ)|·| CXZ · ΔVX/(2CXZ+CZ)|
= (CXZ · ΔVX)/(CXZ+CZ) ·|CXZ/(2CXZ+CZ)|.
Der Ausdruck |CXZ/(2CXZ+CZ)| ist kleiner als 1, wobei gilt |CXZ/(2CXZ+CZ)| < 1. Falls alle Anfangsbedingungen des herkömmlichen Verfahrens und der vorliegenden Erfindung die gleichen sind, kann schnell abgeschätzt werden, daß
ΔVZ < ΔVB,
ist. Demzufolge wird gerade dann, wenn die Spannung VZ der Leitung Z durch das Rauschen ΔVX beeinflußt wird, der Wert VZ+ΔVZ klein. Hieraus folgt, daß ein Effekt des Rauschens ΔVY durch die Leitung Y, die zwischen der Leitung X und der Leitung Z eingesetzt wird, und in dem Fall, daß die Lei­ tung Y beispielsweise mit einer Stromversorgungsleitung verbunden ist, das Rauschen, da die Kopplungseffekte ge­ ringer werden, hinsichtlich der Leitungen, die benachbart zueinander sind, unterdrückt wird.
In Fig. 3 ist ein schraffierter Block S1 eine Abschirmlei­ tung. In dem Aufbau nach der Fig. 1 ist die Abschirmleitung zwischen den Signal-Leitungen, die in dem peripheren Schalt­ kreis des Speicher-Matrix-Blocks vorhanden ist, eingesetzt. Allerdings ist in dem Aufbau nach Fig. 3 die Abschirmlei­ tung zwischen Gruppen der ersten und der zweiten Signal-Lei­ tung, die in dem Speicher-Matrix-Block und/oder dem peri­ pheren Schaltkreis des Speicher-Matrix-Blocks vorhanden ist, eingesetzt. In dem Speicher-Matrix-Block oder in dem peri­ pheren Schaltkreis des Speicher-Matrix-Blocks sind eine Reihe von Adreß-Signal-Leitungsgruppen, eine Spalten- Adreß-Signal-Leitungsgruppe, eine Signal-Leitungsgruppe zur Decodierung einer Zeilenadresse, eine Signal-Leitungsgruppe zur Decodierung einer Spalten-Adresse und ähnliche vorhan­ den. In dem Fall, daß die vorstehend erwähnten Signal-Lei­ tungsgruppen benachbart zueinander in dem Speicher-Matrix- Block infolge von Design-Vorgaben einer Sub-Micron-Struktur vorhanden sind, wird, falls die Zeilen-Adreß-Signalgruppen einen Übertragungsvorgang durchführen, zum Beispiel die Spalten-Adreß-Signal-Leitungsgruppe benachbart hierzu durch den Übertragungsvorgang beeinflußt. Zu diesem Zeitpunkt kann der Effekt des Rauschens infolge der Übertragung einfach durch die Abschirmleitung S11 verhindert werden. Demzufolge kann die Abschirmleitung S11 jeweils in dem Speicher-Ma­ trix-Block, in dem peripheren Schaltkreis des Speicher-Ma­ trix-Blocks oder in dem Speicher-Matrix-Block und dem peri­ pheren Schaltkreis eingesetzt werden. Weiterhin ist die Abschirmleitung in Form einer Metall-Leitung oder Polysi­ lizium usw. aufgebaut und ein Spannungsniveau von dieser kann durch die Verwendung irgend einer Leitung festgelegt werden, die einen Schwebezustand, eine Spannungsversorgungs­ leitung oder eine Grundspannungsleitung, beibehält. Gleich­ zeitig kann, wenn die Abschirmleitung nach der Fig. 1 zwischen Signal-Leitungen in dem peripheren Schaltkreis des Speicher-Matrix-Blocks in dem Speicher-Matrix-Block einge­ setzt wird, der Grad der Integration berücksichtigt werden.
Wie vorstehend beschrieben ist, wird, da die Abschirmlei­ tung einen Übertragungsweg des Rauschens, der durch die Kopplung der Kapazität zwischen benachbarten Signal-Lei­ tungen verursacht wird, unterbricht, das Rauschen in jeder Signal-Leitung des peripheren Schaltkreises des Speicher-Ma­ trix-Blocks in dem Mikrochip unterdrückt werden. Weiterhin werden, da der Rauschpfad zwischen den Gruppen der Signal- Leitungen, die benachbart zueinander verlaufen, unterbrochen wird, Fehlfunktionen des Mikrochips verhindert und die Zuverlässigkeit der Halbleiter-Speichervorrichtung kann verbessert werden.
Während bevorzugte Ausführungsformen der vorliegenden Erfin­ dung beschrieben wurden, ist für den Fachmann ersichtlich, daß Änderungen im Rahmen des allgemeinen Erfindungsgedankens vorgenommen werden können.

Claims (5)

1. Verfahren für die Anwendung von Signal-Leitungen einer Halbleiter-Speichervorrichtung, das den Verfahrens­ schritt des Einsetzens einer vorgegebenen Abschirmlei­ tung zwischen ersten und zweiten Signal-Leitungen be­ nachbart zueinander umfaßt, damit die erste oder die zweite Signal-Leitung nicht durch das Rauschen, das durch einen Übertragungsvorgang der ersten oder zweiten Signal-Leitung verursacht wird, beeinflußt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Spannungsniveau der Abschirmleitung auf ein konstan­ tes Spannungsniveau festgelegt wird, wie beispielsweise ein Versorgungsspannungsniveau oder ein Grundspannungs­ niveau.
3. Halbleiter-Speichervorrichtung mit einem Speicher-Ma­ trix-Block, der mit einer vorgegebenen Speicherzelle ausgestattet ist und der einen peripheren Schaltkreis aufweist, um ein Signal zur Freigabe einer Operation des Speicher-Matrix-Blocks zu bilden, der Abschirm-Leitungen besitzt, die zwischen einer Zahl von Signal-Leitungen in dem peripheren Schaltkreis eingesetzt sind, um so ein Rauschen zu unterdrücken und eine Fehlfunktion eines Mikrochips zu verhindern, wenn eine vorgegebene Signal- Leitung eine Übertragungsoperation durchführt.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß ein Spannungsniveau der Abschirmleitungen als konstantes Spannungsniveau aufrechterhalten wird.
5. Verfahren für die Anordnung einer Signal-Leitung einer Halbleiter-Speichervorrichtung, die den Verfahrens­ schritt des Einsetzens einer vorgegebenen Abschirmlei­ tung zwischen der ersten und zweiten Signal-Leitungs­ gruppe umfaßt, damit die erste oder die zweite Signal- Leitungsgruppe nicht durch das Rauschen, das durch eine Übergangsoperation der zweiten oder ersten Signal-Lei­ tungsgruppe hervorgerufen wird, beeinflußt wird.
DE4235177A 1991-11-28 1992-10-19 Speichervorrichtung zur unterdrueckung von rauschen, das zwischen signal-leitungen hervorgerufen wird Withdrawn DE4235177A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021539A KR940008132B1 (ko) 1991-11-28 1991-11-28 신호선간의 잡음을 억제하는 메모리 소자

Publications (1)

Publication Number Publication Date
DE4235177A1 true DE4235177A1 (de) 1993-06-03

Family

ID=19323732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4235177A Withdrawn DE4235177A1 (de) 1991-11-28 1992-10-19 Speichervorrichtung zur unterdrueckung von rauschen, das zwischen signal-leitungen hervorgerufen wird

Country Status (6)

Country Link
JP (1) JPH05226340A (de)
KR (1) KR940008132B1 (de)
DE (1) DE4235177A1 (de)
FR (1) FR2690026A1 (de)
GB (1) GB2261991A (de)
IT (1) IT1256448B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0650194A1 (de) * 1993-10-21 1995-04-26 Advanced Micro Devices, Inc. Dynamischer Bus von hoher Dichte

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286286B (en) * 1993-12-31 1998-05-27 Hyundai Electronics Ind Improvements in or relating to the fabrication of semiconductor devices
US5966317A (en) * 1999-02-10 1999-10-12 Lucent Technologies Inc. Shielded bitlines for static RAMs
US6510545B1 (en) * 2000-01-19 2003-01-21 Sun Microsystems, Inc. Automated shielding algorithm for dynamic circuits
US7739624B2 (en) 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
JP3987847B2 (ja) 2003-10-17 2007-10-10 Ｎｅｃエレクトロニクス株式会社 Ｍｉｍ構造抵抗体を搭載した半導体装置
JP4939804B2 (ja) 2005-12-21 2012-05-30 三星電子株式会社 不揮発性半導体記憶装置
JP2007207380A (ja) 2006-02-03 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
JPS60254654A (ja) * 1984-05-30 1985-12-16 Nec Corp 半導体集積回路
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
JPH0235771A (ja) * 1988-07-26 1990-02-06 Nec Corp 半導体記憶装置
JPH0265238A (ja) * 1988-08-31 1990-03-05 Seiko Epson Corp 半導体集積装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0650194A1 (de) * 1993-10-21 1995-04-26 Advanced Micro Devices, Inc. Dynamischer Bus von hoher Dichte

Also Published As

Publication number Publication date
IT1256448B (it) 1995-12-05
FR2690026A1 (fr) 1993-10-15
KR940008132B1 (ko) 1994-09-03
GB2261991A (en) 1993-06-02
ITMI922697A1 (it) 1994-05-25
KR930010974A (ko) 1993-06-23
ITMI922697A0 (it) 1992-11-25
GB9224770D0 (en) 1993-01-13
JPH05226340A (ja) 1993-09-03

Similar Documents

Publication Publication Date Title
DE10233865B4 (de) Speichermodul
DE3712178C2 (de)
DE69910281T2 (de) Verbesserte Signalübertragung durch verlängerte Übertragungsleitungen bei &#39;DIMM&#39; Speichermodulen
DE19959164A1 (de) Elektronische Vorrichtung
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE10136285B4 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Anbringen von Schaltungsblöcken in der integrierten Halbleiterschaltungsvorrichtung
DE19540647A1 (de) Integrierte Halbleiterschaltungseinrichtung
DE3623735A1 (de) Signaluebertragungsschaltung
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE4235177A1 (de) Speichervorrichtung zur unterdrueckung von rauschen, das zwischen signal-leitungen hervorgerufen wird
DE19536217C2 (de) Stromgesteuerte Logikschaltung
DE2217537A1 (de) Transistor-Transistor-Logikschaltung
DE10012700A1 (de) Halbleitervorrichtung
DE2558549A1 (de) Einrichtung zur regelung einer spannung fuer eine ladungsgekoppelte schaltung, insbesondere in mos speichern
DE10022479A1 (de) Anordnung zur Übertragung von Signalen zwischen einer Datenverarbeitungseinrichtung und einer Funktionseinheit
DE3802066C2 (de)
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
DE69934937T2 (de) Integrierte Schaltung mit Ausgangstreiber
DE69830561T2 (de) Integrierte Halbleiterschaltung
DE19704289A1 (de) Integrierte Halbleiterschaltung, die separat zu Eingangsschaltungen geführte Netzleitungen hat und Schaltungseinheit damit
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3700403A1 (de) Halbleiterspeichereinrichtung
DE4336883C2 (de) Ausgangstreiberschaltung
DE19950359B4 (de) Eingabe-Ausgabe-Puffer mit verringertem Rückkoppelungseffekt
DE602004000651T2 (de) Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee