DE602004000651T2 - Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren - Google Patents

Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren Download PDF

Info

Publication number
DE602004000651T2
DE602004000651T2 DE602004000651T DE602004000651T DE602004000651T2 DE 602004000651 T2 DE602004000651 T2 DE 602004000651T2 DE 602004000651 T DE602004000651 T DE 602004000651T DE 602004000651 T DE602004000651 T DE 602004000651T DE 602004000651 T2 DE602004000651 T2 DE 602004000651T2
Authority
DE
Germany
Prior art keywords
rail
transistors
integrated circuit
gnd
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE602004000651T
Other languages
English (en)
Other versions
DE602004000651D1 (de
Inventor
Fabrice Blisson
Gilles Debeurme
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of DE602004000651D1 publication Critical patent/DE602004000651D1/de
Application granted granted Critical
Publication of DE602004000651T2 publication Critical patent/DE602004000651T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft die Versorgung von integrierten Schaltkreisen, insbesondere die Integration eines oder mehrerer Spannungsregler in den Schaltkreis, für den dieser bzw. diese Spannung liefern soll bzw. sollen. Die vorliegende Erfindung betrifft insbesondere lineare Gleichstrom-/Gleichstrom-Regler. Solche Regler umfassen im wesentlichen eine Steuerstufe und eine oder mehrere Leistungsstufen.
  • Die 1 zeigt eine schematische Teilansicht eines Linearreglers des Typs, auf den die Erfindung anzuwenden ist.
  • Eine Leistungsstufe 1 wird aus einem oder mehreren MOS-Transistoren 2 mit einem Leistungsanschluß 3 (Drain oder Source) gebildet, der mit einer Gleichstromversorgung Vps verbunden ist, wobei dessen deren anderer Leistungsanschluß 4 (source oder drain) die geregelte Spannung Vdd ausgibt. Das Gate 5 oder der Steueranschluß des Leistungstransistors 2 ist mit dem Ausgang einer Steuerstufe 10 des Reglers verbunden. Diese Steuerstufe umfaßt im wesentlichen einen Vergleicher 11 (COMP), der eine Spannung, welche die geregelte Ausgangsspannung Vdd wiedergibt, mit einer Referenzspannung Vref vergleicht. Diese Referenzspannung wird üblicherweise von einer Schaltung 12 vorgesehen, die im allgemeinen "Bandgap"-Schaltung bzw. „Bandlücken"-Schaltung genannt wird. In dem dargestellten Beispiel ergibt sich die Spannung, welche die geregelte Ausgangsspannung wiedergibt, zumindest aus einem Widerstands-Spannungsteiler, der von zwei Widerständen R1 und R2 gebildet wird, die zwischen dem Anschluß 4 und der Masse GND in Serie vorgesehen sind. Schließlich gleicht ein Kondensator 6 die von dem Vergleicher 11 vorgesehenen Vorzeichenveränderungen aus, indem er das Gate 5 des Transistors 2 mit der Masse GND verbindet. Die Schaltung 12 und der Vergleicher 11 werden im allgemeinen mit der Spannung Vdd versorgt. Eine einzelne Steuerstufe 10 kann mehrere Leistungsstufen 1 steuern, die alle an der Ausgabe der Spannung Vdd teilhaben (gestrichelter Block 1 in der 1). Alle diese Stufen empfangen dann das gleiche Steuersignal CTRL der Stufe 10. In gleicher Weise empfangen auf der Seite einer derartigen Leistungsstufe alle Transistoren das gleiche Steuersignal.
  • Das Funktionsprinzip eines seriellen Gleichstrom/Gleichstrom-Reglers ist bereits aus dem Stand der Technik bekannt. Der in der vorliegenden Beschreibung verwendete Begriff des Leistungstransistors bezieht sich nicht auf hohe Spannungen, wobei die Leistungsstufe jedoch tatsächlich einen relativ beträchtlichen Versorgungsstrom handhaben kann (im allgemeinen zwischen einigen Mikroampere bis zu 1 Ampere).
  • Die Verwendung eines Gleichstrom-/Gleichstrom-Reglers in einem integrierten Schaltkreis basiert auf dem Vorliegen einer Versorgungsspannung Vps, die an den Schaltkreis ausgegeben wird, und die größer als die Versorgungsspannung Vdd der internen Komponenten des Schaltkreises ist.
  • Die geregelte Spannung Vdd ist dafür vorgesehen, verschiedene Funktionen zu versorgen, die mit der Anwendung verknüpft sind, die dem integrierten Schaltkreis zugehören. Die Schaltkreise, welche diese Funktionen ausführen, sind im allgemeinen in etwas integriert, das Kern der Schaltung und des Reglers genannt wird, und insbesondere können die Leistungsstufen in etwas integriert sein, das Randbereich des integrierten Schaltkreises genannt wird.
  • Die 2 zeigt eine schematische Teilaufsicht eines üblichen Umsetzungsbeispiels eines integrierten Schaltkreises 20. In dem Beispiel der 2 integriert der Kern 21 (CORE) des Schaltkreises die mit der Anwendung verbundenen Funktionen sowie die Steuerstufe(n) (nicht detailliert dargestellt) der Spannungsregler. Die Leistungsstufen des oder der Spannungsregler selbst sind in dem Randbereich des integrierten Schaltkreises integriert. Dieser Randbereich umgibt den Kern 21.
  • Der Randbereich 22 umfaßt im allgemeinen eine Versorgungsschiene 23 (RING), die zwei Leiter 24 und 25 umfaßt, welche die potentiale Vps und GND tragen, die positiver bzw. negativer als die Versorgung des integrierten Schaltkreises sind. Die Versorgungsschiene kann in dem integrierten Schaltkreis auch nur teilweise im Randbereich oder auf eine andere Weise dort vorgesehen sein (beispielsweise in der Mitte). Der Begriff des Kerns umfaßt die integrierten Elemente, unabhängig von deren Position, die verschiedene Funktionen vorsehen, welche mit der Anwendung des integrierten Schaltkreises verknüpft sind, und die in dieser Form von einer Schiene versorgt werden.
  • Ein Beispiel eines integrierten Schaltkreises, in dem die Spannungsregler-Leistungsstufen in einem Eingangs-/Ausgangs-Randbereich eines IC-Chips angeordnet sind, ist in der US Anmeldung 2002-0014914 beschrieben. Die in diesem Dokument beschriebene Lösung besteht darin, an den Stellen des Randbereichs, die für die Eingangs-/Ausgangskontakte des Schaltkreises vorgesehen sind, die Leistungsstufen und insbesondere die Leistungstransistoren des Reglers zu integrieren. Die Versorgungsschienen werden dort nicht angesprochen.
  • Abhängig vom Typ des integrierten Schaltkreises kann die umfängliche Umschließung des integrierten Schaltkreises entweder mit der Anzahl der Kern-Schaltkreise oder mit der Anzahl der Eingangs-/Ausgangskontakte verknüpft sein, die für dessen externe Verbindungen notwendig sind.
  • In dem ersten Fall ist der Schaltkreis ein "core limited"-Schaltkreis, wobei dies bedeutet, daß seine Größe durch die Oberfläche des Kerns der Schaltung beschränkt ist, und nicht durch seinen Umfang, der notwendig ist, um alle Eingangs-/Ausgangskontakte an seinen Rändern anzuordnen. Daher wird die von den Eingangs-/Ausgangskontakten innerhalb des Randbereichs nicht verwendete Fläche von dem Kern eingenommen. Die Realisierung der Leistungsblöcke in dem Randbereich verringert ferner die von dem Kern belegten Zonen, wobei dadurch die Größe des Schaltkreises erhöht wird.
  • Im anderen Fall wird der Schaltkreis als "pad limited" bezeichnet, da die Größe der Vorrichtung durch die Anordnung der Eingangs-/Ausgangskontakte und nicht durch die Oberfläche des Kerns beschränkt ist. Bei einer konstanten Anzahl an Eingangs-/Ausgangskontakten erweitert sich die Ausbildung der Leistungsblocks in dem Randbereich bis zu dem Umfang des Kerns, und erhöht somit die Oberfläche des Schaltkreises.
  • Ferner erfordert die durch die Integration der Leistungsstufen belegte Oberfläche den Austausch von zusätzlichen Signalen, die jedesmal vom Kern zum Randbereich geleitet werden, wie es in der oben beschriebenen US-Patentanmeldung der Fall ist.
  • Die vorliegende Erfindung sieht eine Verbesserung der bekannten Lösungen vor, indem die Umschließung der Spannungsregler in den Schaltkreisen verringert wird, deren Kern Anwendungsfunktionen integriert.
  • Die Erfindung betrifft insbesondere die Minimierung der Umschließung der Spannungsregler-Leistungsstufen in integrierten Schaltkreisen.
  • Die Erfindung betrifft ferner die Minimierung der durch den Randbereich des integrierten Schaltkreises belegte Oberfläche durch Integration von Spannungsregler-Leistungsstufen.
  • Die Erfindung betrifft zudem das Vorsehen der Oberfläche des integrierten Schaltkreises so unabhängig wie möglich von der Oberfläche der Leistungsblöcke.
  • Um diese und weitere Aufgaben zu erreichen, sieht die vorliegende Erfindung einen integrierten Schaltkreis mit einem Gleichstrom/Gleichstrom-Spannungsregler vor, der zumindest eine mit mindestens zwei Transistoren ausgestattete Leistungsstufe, sowie mindestens einen Kondensator, der eine Transistor-Steuerelektrode mit einer Potentialreferenz verbindet, und eine gemeinsame Steuerstufe des Reglers umfaßt, die ein Steuersignal für die Transistoren vorsieht, wobei die Leistungsstufe unter einer Schiene ausgebildet ist, die zur Verteilung der Versorgungssignale des integrierten Schaltkreises dient, wobei die Schiene mindestens zwei Extrempotentiale (Vps, GND), die von außerhalb des integrierten Schaltkreises stammen, und mindestens ein Potential (Vdd) verteilt, das von dem Spannungsregler geregelt wird.
  • Gemäß einer Ausführung der vorliegenden Erfindung verteilt die Schiene ferner das Steuersignal.
  • Gemäß einer Ausführung der vorliegenden Erfindung sind die Transistoren in einem aktiven Bereich unterhalb von zwei Leitern benachbart zu dem Verteiler der Extrempotentiale und des geregelten Potentials ausgebildet.
  • Gemäß einer Ausführung der vorliegenden Erfindung ist der Kondensator lotrecht zu einem Leiter angeordnet, der ein Referenzpotential verteilt, das einem der Extrempotentiale entspricht.
  • Gemäß einer Ausführung der vorliegenden Erfindung sind die Steuerelektroden der Transistoren aus parallelen Leiterbahnen ausgebildet, die senkrecht zu den Leitern der Schiene angeordnet sind.
  • Gemäß einer Ausführung der vorliegenden Erfindung werden die Potentiale in einer ersten Metallisierungsebene des integrierten Schaltkreises verteilt.
  • Gemäß einer Ausführung der vorliegenden Erfindung ist die Steuerstufe in einem Kern des integrierten Schaltkreises ausgebildet, um den herum die Schiene innerhalb eines Eingangs-/Ausgangs-Randabschnitts des Schaltkreises vorgesehen ist.
  • Die Erfindung sieht ferner ein Herstellungsverfahren für mindestens eine Leistungsstufe eines Spannungsreglers vor, der mindestens zwei MOS-Transistoren sowie mindestens einen Kondensator, der eine Steuerelektrode der Transistoren mit einem Referenzpotential verbindet, aufweist, wobei das Verfahren das Ausbilden der Transistoren unterhalb einer Schiene zur Verteilung von Versorgungssignalen des integrierten Schaltkreises innerhalb eines Eingangs-/Ausgangs-Randabschnitts des integrierten Schaltkreises umfaßt, wobei die Schiene mindestens das Referenzpotential, ein von den Leistungsstufen vorgesehenes geregeltes Potential und ein Potential zur Versorgung der Leistungsstufen verteilt.
  • Gemäß einer Ausführung der vorliegenden Erfindung wird der Kondensator unterhalb der Schiene ausgebildet.
  • Diese Aufgaben, Merkmale und Vorteile sowie Weiteres der vorliegenden Erfindung ergeben sich detailliert aus der folgenden Beschreibung der einzelnen Ausführungsformen. Die Beschreibung ist nicht beschränkend und bezieht sich auf die beigefügten Figuren, welche im einzelnen darstellen:
  • Die oben beschriebenen 1 und 2 dienen zur Darstellung des Stands der Technik und der bestehenden Aufgabe;
  • 3 zeigt ein elektrisches Schaltbild, das einer Versorgungsschiene eines integrierten Schaltkreises gemäß der vorliegenden Erfindung entspricht;
  • 4 ist eine perspektivische Ansicht der Leiterebenen, die erfindungsgemäß in einer Versorgungsschiene verwendet werden;
  • 5 ist eine Aufsicht der Darstellung der 4; und
  • 6 ist eine Schnittansicht der Versorgungsschiene entlang der Linie VI-VI der 5.
  • In den verschiedenen Figuren sind die gleichen Elemente mit den gleichen Bezugszeichen bezeichnet. Aus Klarheitsgründen sind lediglich die zum Verständnis der Erfindung notwendigen Elemente in den Figuren dargestellt und werden im folgenden beschrieben. Insbesondere sind die von den erfindungsgemäßen integrierten Schaltkreisen realisierten Funktionen nicht detailliert dargestellt, sowie diejenigen, die sich auf die Funktionen beziehen, die in dem Kern des Schaltkreises integriert sind. Ferner ist die Umsetzung einer oder mehrerer Steuerstufen des Spannungsreglers nicht detailliert dargestellt. Diese Umsetzung ist üblicherweise in dem Kern des Schaltkreises vorgesehen und betrifft übliche Umsetzungen.
  • Ein Merkmal der vorliegenden Erfindung liegt darin, unter eine Versorgungsschiene eines Randbereichs einer integrierten Schaltung die Spannungsreglerstufe(n) zu integrieren, die zur Versorgung des integrierten Schaltkreises dient bzw. dienen. Ein weiteres Merkmal der vorliegenden Erfindung liegt darin, in der Randversorgungsschiene des Schaltkreises mindestens drei Leiter vorzusehen, die die Extremversorgungen der Spannungsregler (im allgemeinen die Masse und die vergleichsweise hohe Versorgungsspannung) sowie die geregelte Spannung verteilen. Vorzugsweise ist ein vierter Leiter vorgesehen, der ein Steuersignal führt, das gemeinsam für die Leistungsstufen des Reglers oder zumindest die Transistoren der gleichen Stufe in der Randversorgungsschiene vorgesehen wird.
  • Die 3 zeigt eine Versorgungsschiene 33 gemäß einer bevorzugten Ausführung eines erfindungsgemäßen integrierten Schaltkreises in schematischer Darstellung. In der 3 ist die Versorgungsschiene nicht durch ihre Leiter dargestellt, wobei das Schaltbild der Komponenten der integrierten Leistungsstufen erfindungsgemäß unter dieser Schiene dargestellt ist.
  • Die Schiene 33 verteilt, wie oben bemerkt, zwei Extrempotentiale (Vps und GND) zur Versorgung des integrierten Schaltkreises mittels der Leiter 34 und 35. Das Potential Vps stammt von außerhalb des Schaltkreises und entspricht beispielsweise der Versorgungsspannung, die an einer gedruckten Leiterplatte angelegt ist, auf die der integrierte Schaltkreis befestigt ist. Das GND-Potential entspricht im allgemeinen der Masse des Schaltkreises. Es ist ersichtlich, daß es sich um relative Potentiale handelt, und daß der Schaltkreis auch mit einer Spannung betrieben werden kann, die in bezug zu einer externen Masse negativ ist.
  • Gemäß der vorliegenden Erfindung verteilt die Versorgungsschiene 33 ferner zumindest die geregelte Spannung Vdd über einen Leiter 36, vorzugsweise ein Steuersignal CTRL, das für die Leistungsstufen 1 des Reglers gemeinsam vorgesehen ist. Dieses Signal CTRL wird über einen vierten Leiter 37 geführt.
  • In der 3 sind zwei Leistungsstufen 1 mit jeweils einem Transistor dargestellt. Es ist ersichtlich, daß in der Umsetzung die Leistungsstufe mehrere Transistoren umfaßt. Im wesentlichen ist die Anzahl der Transistoren relevant, sowie die Anzahl der Stufen, in denen diese vorgesehen sind. Um dies zu vereinfachen, bezieht sich die Beschreibung auf eine Leistungsstufe oder auf einen Transistor. Gemäß der Erfindung hängt die Anzahl der Stufen 1 (somit der Transistoren), die durch die Versorgungsschiene zu verteilen sind, von der Leistung ab, die für den Kern der Schaltung erforderlich ist.
  • Wie oben bemerkt, besteht jede Leistungsstufe aus MOS-Transistoren 2, die zwischen den Leitern 34 und 36 angeschlossen sind, und deren Steuerelektroden 5 (Gate), die das CTRL-Signal empfangen. Hinsichtlich des Schaltplans ist jeder Transistor mit einem Kondensator 6 verknüpft, der zwischen dem Gate des Transistors und der GND-Masse (Leiter 35) angeschlossen ist. Die Funktionsweise der Leistungsstufen eines erfindungsgemäßen integrierten Schaltkreises ist identisch mit der oben bezüglich 1 beschriebenen Funktionsweise, wobei zu bemerken ist, daß das CTRL-Signal die Gate-Source-Spannung des Transistors 2 moduliert, um die Spannung Vdd über eine vorbestimmte Referenz (nicht in 3 dargestellt) zu steuern.
  • Erfindungsgemäß sind die Transistoren 2 und Kondensatoren 6 unter den Leitern der Versorgungsschiene angeordnet. Die Erfindung nutzt ferner die Oberfläche des Substrats, das unter der Schiene zur Verfügung steht, um die Transistoren 2 dort zu realisieren.
  • Die 4 zeigt eine erfindungsgemäße Ausführungsform der Leiterebenen einer Versorgungsschiene eines integrierten Schaltkreises in einer perspektivischen Teilansicht. Die 5 gibt eine Aufsicht der Schiene 33 der 4 wieder. Die 6 ist eine Teilansicht des Schnitts entlang der Linie VI-VI der 5.
  • Erfindungsgemäß werden lotrecht zu der Zone, die für die Versorgungsschiene 33 vorgesehen ist, mindestens die Transistoren 2 vorgesehen, die die Leistungsstufe eines Spannungsreglers des Schaltkreises bilden. Beispielsweise (vgl. 6) sind die Transistoren N-Kanal-Transistoren, deren jeweilige Sources und Drains von N+-dotierten Bereichen in einem P- Typ-Substrat 60 ausgebildet werden. In der 5 ist die aktive Zone bzw. der aktive Bereich, in der bzw. in dem die Bereiche 61 vorgesehen sind, allgemein mit dem Bezugszeichen 51 bezeichnet und stellt den aktiven Bereich der Transistoren des Reglers dar. Aus dieser Figur ergibt sich, daß dieser aktive Bereich über die Länge der Versorgungsschiene 33 und insbesondere unterhalb der Leiter 34 und 36 durchgängig vorgesehen ist, die die Potentiale Vps und Vdd verteilen, die den jeweiligen Drains und Sources der Transistoren 2 zugeordnet sind.
  • Nach der Ausbildung der aktiven Bereich des Transistors wird die Kondensatorelektrode 6 auf der Seite der GND-Masse in einer ersten Ebene aus polykristallinem Silizium ausgebildet, das in der 4 mit Bezugszeichen P1 dargestellt ist. Diese Elektroden sind aus einer Bahn 52 (5) lotrecht unterhalb des Leiters 35 der Masse und in der Länge der Versorgungsschiene ausgebildet. Die Breite der Bahn 52 hängt von der Dimensionierung ab, durch die die Kondensatoren 6 berücksichtigt werden. Erfindungsgemäß erstreckt sich die Bahn 52 vorzugsweise durchgängig über die gesamte Länge der Versorgungsschiene, welche die Leistungsstufen 1 integriert. Unter der Versorgungsschiene ist ein Bereich für die Bahn 52 sowie ein Bereich für die Bahn 51 der aktiven Bereiche vorgesehen, in dem die Leistungstransistoren 2 ausgebildet sind.
  • Sobald die Elektrode 52 des Kondensators ausgebildet ist, wird in einer zweiten Ebene P2 des polykristallinen Siliziums die Gates 5 der Leistungstransistoren 2 ausgebildet. Diese Gates sind durch Leiterbahnen 53 (5) ausgebildet, die senkrecht zu den Leitern 34 bis 37 der Schiene vorgesehen sind, und sind über eine Länge ausgehend von der zu dem aktiven Bereich 51 lotrechten Stelle bis zu der Stelle lotrecht zu der Bahn 52 zur Ausbildung der zweiten Elektrode des Kondensators 6 vorgesehen. Vorzugsweise ist der Leiter 37, der das Steuersignal führt, zwischen den Leitern 34 und 35 angeordnet, wobei der Leiter 35 lotrecht zu der Bahn 52 ausgebildet ist, und die Leiter 34 und 36 lotrecht zu dem Bereich 51 ausgebildet sind.
  • Es ist daher ersichtlich, daß die Abschnitte 53 des Gates eine Länge aufweisen, die ungefähr der Länge der Versorgungsschiene des integrierten Schaltkreises entspricht. Es ist ferner ersichtlich, daß die anderen Leiterebenen, welche sich in die andere Richtung erstrecken (Randbereich des integrierten Schaltkreises), vorzugsweise über den gesamten Randbereich des Schaltkreises durchgängig ausgebildet sind, auch wenn dies in den 4 und 5 nicht dargestellt ist.
  • Ferner sind die verschiedenen oben beschriebenen Leiterebenen, wobei es sich um die Ebenen aus polykristallinem Silizium oder metallischen Ebenen handelt, durch geeignete Isolierschichten getrennt. Insbesondere bildet die Dicke der Isolierschicht, welche die zwei polykristallinen Siliziumebenen P1 und P2 trennt, das Dielektrikum der Kondensatoren 6.
  • Nach Aufbringen einer Isolierebene 64 (6) auf die Ebene P2 aus polykristallinem Silizium wird eine erste Metallisierungsebene M1 (4) aufgebracht, in der die Randleiter 34 bis 37 der Versorgungsschiene ausgebildet sind.
  • Insbesondere unter Bezugnahme auf die 4 und 5 sind die verschiedenen Verbindungen zwischen den Ebenen P1, P2 und M1 mittels Durchgangsverbindungen ausgebildet, die durch die jeweiligen Isolierschichten hindurch verlaufen. Die Breite der Bahnen 53 entspricht dem Parameter L der Transistoren. Die Durchgänge 41, welche die Ebenen P1 und M1 verbindet, sind auf der rechten Seite der Masseschiene 35 zwischen den Bahnen 53 vorgesehen, um die Massenelektroden der Kondensatoren 6 zu verbinden.
  • Die Durchgänge 42 verbinden die Ebene M1 mit dem aktiven Bereich 51 auf der rechten Seite des Leiters 34, der zur Verteilung des Potentials Vps vorgesehen ist, mit der Ebene der Drains d (6) der Leistungstransistoren 2. Daher sind die Durchgänge 42 nicht zwischen jeder Bahn 53 des Gates vorgesehen, sondern für jede zweite Bahn. Die Verbindungsdurchgänge 42 des aktiven Bereichs 51 auf der Ebene der Sources s der Transistoren bis zu der Metallisierungsebene M1 auf der rechten Seite des Leiters 36 zur Verbindung der geregelten Spannung Vdd sind abwechselnd zu den Intervallen, in denen die Durchgänge 42 vorgesehen sind, ausgebildet. Ferner bilden, wie es die 6 darstellt, die N+-dotierten Bereiche 61, die für zwei benachbarte Transistoren gemeinsam vorgesehen sind, abwechselnd den Drain und die Source der zwei Transistoren.
  • Obwohl dies nicht in den Figuren dargestellt ist, sind die Fortsetzungen bzw. Anschlüsse des Kontakts des Steuersignals CTRL zu dem Kern des integrierten Schaltkreises in weiter oben ausgebildeten, im allgemeinen für den integrierten Schaltkreis vorgesehene Metallisierungsebenen vorgesehen, um die Fortsetzungen mit der Steuerstufe des Reglers zu verbinden. Wie in den 4 und 5 dargestellt ist, führen die Durchgänge 44, die jeden Abschnitt 53 des Gates in der Metallisierungsebene M1 rechts des Leiters 37 verbinden, das Steuersignal CTRL.
  • In gleicher Weise verteilen die Streifen, die in den oberen Metallisierungsebenen ausgebildet sind, das Massesignal GND an den Kern der Schaltung, und ermöglichen es, daß der Leiter 34 die externe Versorgungsspannung nach einem Eingangs-/Ausgangsanschluß des integrierten Schaltkreises verteilt werden kann.
  • Ein Vorteil der vorliegenden Erfindung liegt darin, daß die Oberfläche minimiert wird, die von einem integrierten Schaltkreis insgesamt belegt wird, indem die Integration der Leistungstransistoren unter die Versorgungsschiene ermöglicht wird.
  • Ein weiterer Vorteil der Erfindung liegt darin, daß diese bei den üblichen Herstellungsverfahren eines integrierten Schaltkreises keine zusätzlichen Schritte erfordert. Tatsächlich werden bei der Ausbildung der Transistoren in dem aktiven Bereich die üblichen Schritte wiederholt, die bei der Bildung des Kerns des Schaltkreises ausgeführt werden, sowie die gleichen Schritte des Aufbringens und des Ätzens verschiedener polykristalliner Siliziumebenen und Metallisierungsebenen.
  • Der Aufwand bei der Umsetzung der Erfindung ist das Aufbringen zweier polykristalliner Siliziumebenen vor dem Ausbilden der Gates 5 der Transistoren 2, um die Elektroden des Kondensators 6 auf der Massenseite auszubilden.
  • Als Alternative können die Kondensatoren 6 direkt in den Bahnen der aktiven Bereiche ausgebildet werden, indem Techniken zur Herstellung eines Halbleiterkondensators des N-Typs verwendet werden. In diesem Fall kann eine polykristalline Siliziumebene eingespart werden.
  • Es ist ersichtlich, daß die vorliegende Erfindung von dem Fachmann variiert und modifiziert werden kann. Insbesondere sind die Abmaße der verschiedenen Leiter, aktiven Bereiche und Bahnen aus polykristallinem Silizium dem Fachmann ausgehend von den oben genannten Angaben und aus der Anwendung ersichtlich. Vorzugsweise wird versucht, die Leistungstransistoren über die maximale Länge der Versorgungsschiene abhängig von der gewünschten Leistung aufzuteilen, um den Gesamtumfang des Schaltkreises zu minimieren, anstatt diese zu erhöhen.
  • Ferner kann insbesondere abhängig von der gewünschten Leistung ein erfindungsgemäßer Schaltkreis sowohl integrierte Leistungsstufen unter der Versorgungsschiene als auch Lei stungsstufen in dem Kern außerhalb der Schiene umfassen, wie es in der oben zitierten amerikanischen Anmeldung der Fall ist, d.h. direkt in dem Kern des integrierten Schaltkreises.
  • Ferner ist die Erfindung kompatibel mit der Verteilung mehrerer unterschiedlicher Spannungsniveaus Vdd in dem integrierten Schaltkreis. Um dieses vorzusehen, genügt es tatsächlich, unterbrochene Leiterabschnitte 36 und 37 vorzusehen, die jeweils die Steuersignale und geregelte Spannung führen. So können mehrere geregelte Spannungen an verschiedenen Stellen des integrierten Schaltkreises verteilt werden. Es ist ersichtlich, daß die Tatsache, daß der Leiter 36 derjenige Leiter sein soll, der am nächsten zum Kern des integrierten Schaltkreises angeordnet ist, eine bevorzugte Realisierungsform darstellt, mit der die Verteilung der geregelten Spannung vereinfacht wird.

Claims (9)

  1. Integrierter Schaltkreis mit einem Gleichstrom/Gleichstrom-Spannungsregler, der zumindest eine mit mindestens zwei Transistoren (2) ausgestattete Leistungsstufe (1), sowie mindestens einen Kondensator (6) umfaßt, der eine Transistor-Steuerelektrode (5) mit einer Potentialreferenz (GND) verbindet, wobei eine gemeinsame Steuerstufe (10) des Reglers ein Steuersignal (CTRL) für die Transistoren vorsieht, dadurch gekennzeichnet, daß die Leistungsstufe unter einer Schiene (33) zur Verteilung der Versorgungssignale des integrierten Schaltkreises ausgebildet ist, wobei die Schiene mindestens zwei Extrempotentiale (Vps, GND), die von außerhalb des integrierten Schaltkreises stammen, und mindestens ein Potential (Vdd) verteilt, das von dem Spannungsregler geregelt wird.
  2. Schaltkreis nach Anspruch 1, wobei die Schiene (33) ferner das Steuersignal (CTRL) verteilt.
  3. Schaltkreis nach einem der Ansprüche 1 oder 2, wobei die Transistoren (2) in einem aktiven Bereich (51) unterhalb von zwei Leitern (34, 36) benachbart zu dem Verteiler der Extrempotentiale (Vps, GND) und des geregelten Potentials (Vdd) ausgebildet sind.
  4. Schaltkreis nach einem der Ansprüche 1 bis 3, wobei der Kondensator (6) lotrecht zu einem Leiter (35) angeordnet ist, der ein Referenzpotential verteilt, das einem der Extrempotentiale (Vps, GND) entspricht.
  5. Schaltkreis nach einem der Ansprüche 1 bis 4, wobei die Steuerelektroden (5) der Transistoren (2) aus parallelen Leiterbahnen (53) ausgebildet sind, die senkrecht zu den Leitern (34, 35, 36, 37) der Schiene (33) angeordnet sind.
  6. Schaltkreis nach einem der Ansprüche 1 bis 5, wobei die Potentiale (Vps, Vdd, GND) in einer ersten Metallisierungsebene (M1) des integrierten Schaltkreises verteilt werden.
  7. Schaltkreis nach einem der Ansprüche 1 bis 6, in dem die Steuerstufe (10) in einem Kern des integrierten Schaltkreises ausgebildet ist, um den herum die Schiene (33) in einem Eingangs-/Ausgangs-Randabschnitt des Schaltkreises vorgesehen ist.
  8. Herstellungsverfahren für mindestens eine Leistungsstufe (1) eines Spannungsreglers, der mindestens zwei MOS-Transistoren (2) und mindestens einen Kondensator (6), der eine Steuerelektrode (5) der Transistoren mit einem Referenzpotential (GND) verbindet, aufweist, dadurch gekennzeichnet, daß das Verfahren das Ausbilden der Transistoren unterhalb einer Schiene (33) zur Verteilung von Versorgungssignalen (Vps, Vdd, GND) des integrierten Schaltkreises innerhalb eines Eingangs-/Ausgangs-Randabschnitts des integrierten Schaltkreises umfaßt, wobei die Schiene mindestens das Referenzpotential (GND), ein von den Leistungsstufen vorgesehenes geregeltes Potential (Vdd) und ein Potential (Vps) zur Versorgung der Leistungsstufen verteilt.
  9. Verfahren nach Anspruch 8, wobei der Kondensator (6) unterhalb der Schiene (33) ausgebildet ist.
DE602004000651T 2003-02-11 2004-02-10 Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren Expired - Fee Related DE602004000651T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0301624 2003-02-11
FR0301624A FR2851060A1 (fr) 2003-02-11 2003-02-11 Circuit a regulateur de tension integre et son procede de fabrication

Publications (2)

Publication Number Publication Date
DE602004000651D1 DE602004000651D1 (de) 2006-05-24
DE602004000651T2 true DE602004000651T2 (de) 2007-05-10

Family

ID=32731952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004000651T Expired - Fee Related DE602004000651T2 (de) 2003-02-11 2004-02-10 Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6919614B2 (de)
EP (1) EP1450407B1 (de)
DE (1) DE602004000651T2 (de)
FR (1) FR2851060A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571798B2 (ja) * 2001-06-12 2010-10-27 バーゼル・ポリオレフィン・ゲーエムベーハー 1−ブテンの重合方法
US7939856B2 (en) * 2004-12-31 2011-05-10 Stmicroelectronics Pvt. Ltd. Area-efficient distributed device structure for integrated voltage regulators
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
US20090051418A1 (en) * 2007-08-21 2009-02-26 Dietmar Gogl Distributed voltage regulator
US7919840B2 (en) * 2007-11-20 2011-04-05 International Business Machines Corporation Integrated non-isolated VRM and microprocessor assembly
CN102265716B (zh) * 2008-12-26 2015-04-01 高通股份有限公司 具有功率管理集成电路的芯片封装和相关技术
FR2968128B1 (fr) * 2010-11-26 2013-01-04 St Microelectronics Sa Cellule precaracterisee pour circuit intégré
US9748226B1 (en) 2016-02-27 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140607A (ja) 1992-10-28 1994-05-20 Mitsubishi Electric Corp 半導体集積回路
US6617620B1 (en) * 1999-09-29 2003-09-09 Oki Electric Industry Co., Ltd. Gate array with border element
JP3727220B2 (ja) 2000-04-03 2005-12-14 Necエレクトロニクス株式会社 半導体装置
FR2811090B1 (fr) * 2000-06-28 2002-10-11 St Microelectronics Sa Integration d'un regulateur de tension

Also Published As

Publication number Publication date
FR2851060A1 (fr) 2004-08-13
EP1450407A1 (de) 2004-08-25
US6919614B2 (en) 2005-07-19
EP1450407B1 (de) 2006-04-19
DE602004000651D1 (de) 2006-05-24
US20040159894A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
DE2420759C2 (de) Integrierte Schaltungseinheit mit variierbarer Funktionsgebung
DE19959565B4 (de) Halbleiterbauelement und Entwurfsverfahren hierfür
DE2542518C3 (de)
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3606203C2 (de)
DE69730775T2 (de) Logische Schaltung und zugehöriges Herstellungsverfahren
EP0280176A1 (de) Grundzelle für eine Gate Array
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
WO2004040656A1 (de) Mos-transistor auf soi-substrat mit source-durchkontaktierung
DE3544324C2 (de) Integrierte MOS-Leistungsbrückenschaltung sowie Verfahren zu deren Herstellung
DE10217565A1 (de) Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE602004000651T2 (de) Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren
DE102013215378A1 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE60038605T2 (de) Halbleiteranordnung mit einem feldeffekttransistor und verfahren zur herstellung
EP1910952B1 (de) Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene
DE10244232A1 (de) Integrierte Halbleiterschaltung
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE19735231C2 (de) Neuronales MOSFET-Modul

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee