JPH0555227A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0555227A JPH0555227A JP21522991A JP21522991A JPH0555227A JP H0555227 A JPH0555227 A JP H0555227A JP 21522991 A JP21522991 A JP 21522991A JP 21522991 A JP21522991 A JP 21522991A JP H0555227 A JPH0555227 A JP H0555227A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- signal wiring
- signal
- fixed potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層の配線層をもつ半導体集積回路において立
体的な縦方向の電気的シールドを実現する。 【構成】第Ｎ層の信号配線に覆い重なるように第Ｎ＋１
層のＶＤＤやＶＳＳに接続した固定電位配線を配置する
ことで第Ｎ層の信号配線と第Ｎ＋２層の信号配線間の電
気的なシールドを実現する。
体的な縦方向の電気的シールドを実現する。 【構成】第Ｎ層の信号配線に覆い重なるように第Ｎ＋１
層のＶＤＤやＶＳＳに接続した固定電位配線を配置する
ことで第Ｎ層の信号配線と第Ｎ＋２層の信号配線間の電
気的なシールドを実現する。
Description
【０００１】
【産業上の利用分野】本発明は、高周波の信号配線やア
ナログ信号配線を有する半導体集積回路に関する。
ナログ信号配線を有する半導体集積回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路の高周波信号配線
やアナログ信号配線に対する電気的シールドは図２に示
すように、平面的に信号配線の両側に隣接して固定電位
配線を配置するという構成であった。
やアナログ信号配線に対する電気的シールドは図２に示
すように、平面的に信号配線の両側に隣接して固定電位
配線を配置するという構成であった。
【０００３】
【発明が解決しようとする課題】しかし、前記の従来技
術では、平面的な横方向の電気的シールドは、実現され
るが、多層の配線層をもつ半導体集積回路において立体
的な縦方向の電気的シールドは実現されていない。つま
り第Ｎ層の第１の信号配線に対し第Ｎ＋１層や第Ｎ＋２
層の第２の信号配線が立体的に交差したり、あるいは隣
接して平行に配置された場合、電気的な容量結合によっ
てお互いに影響しあい、信号に雑音が乗る原因となる。
そこで本発明は、以上述べたような課題を解決すべく、
その目的は、多層の配線層をもつ半導体集積回路におい
て立体的な縦方向の電気的シールドを実現する半導体集
積回路を提供することにある。
術では、平面的な横方向の電気的シールドは、実現され
るが、多層の配線層をもつ半導体集積回路において立体
的な縦方向の電気的シールドは実現されていない。つま
り第Ｎ層の第１の信号配線に対し第Ｎ＋１層や第Ｎ＋２
層の第２の信号配線が立体的に交差したり、あるいは隣
接して平行に配置された場合、電気的な容量結合によっ
てお互いに影響しあい、信号に雑音が乗る原因となる。
そこで本発明は、以上述べたような課題を解決すべく、
その目的は、多層の配線層をもつ半導体集積回路におい
て立体的な縦方向の電気的シールドを実現する半導体集
積回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
は、３層以上の配線層を有し、第Ｎ層の信号配線に覆い
重なるように第Ｎ＋１層の固定電位配線を配置すること
を特徴とする。
は、３層以上の配線層を有し、第Ｎ層の信号配線に覆い
重なるように第Ｎ＋１層の固定電位配線を配置すること
を特徴とする。
【０００５】
【実施例】図１（ａ）は、本発明のー実施例を示す半導
体集積回路の平面図である。１は第１層の信号配線であ
り、その上に覆い重なるように２の第２層の固定電位配
線が配置されている。３は第３層の信号配線であり、１
の第１層の信号配線と２の第２層の固定電位信号配線の
上を交差あるいは平行に配置されている。図１（ｂ）
は、図１（ａ）のＡ−Ｂ面の断面図であり、１の第１層
の信号配線は５の第１の層間膜上に形成され、前記第１
の層間膜により４のシリコン基板とは電気的に絶縁され
おり、２の第２層の固定電位配線は６の第２の層間膜上
に形成され、前記第２の層間膜により１の第１層の信号
配線と電気的に絶縁されおり、３の第３層の信号配線は
７の第３の層間膜上に形成され、前記第３の層間膜によ
り２の第２層の固定電位配線と電気的に絶縁されてい
る。１の第１層の信号配線は２の第２層の固定電位配線
と電気的な容量結合され、また３の第３層の信号配線は
２の第２層の固定電位配線と電気的な容量結合されてお
り、１の第１層の信号配線と３の第３層の信号配線とは
直接、電気的な容量結合されない。ここで、２の第２層
の配線を正極または負極の電源電位に固定することによ
って、１の第１層の信号配線を流れる第１の信号と３の
第３層の信号配線を流れる第２の信号とは互いに、電気
的に影響を及ぼし合わない。つまり１の第１層の信号配
線を流れる第１の信号と３の第３層の信号配線を流れる
第２の信号とは３の第３層の正極または負極の電源電位
に固定された固定電位配線によって電気的にシールドさ
れる。
体集積回路の平面図である。１は第１層の信号配線であ
り、その上に覆い重なるように２の第２層の固定電位配
線が配置されている。３は第３層の信号配線であり、１
の第１層の信号配線と２の第２層の固定電位信号配線の
上を交差あるいは平行に配置されている。図１（ｂ）
は、図１（ａ）のＡ−Ｂ面の断面図であり、１の第１層
の信号配線は５の第１の層間膜上に形成され、前記第１
の層間膜により４のシリコン基板とは電気的に絶縁され
おり、２の第２層の固定電位配線は６の第２の層間膜上
に形成され、前記第２の層間膜により１の第１層の信号
配線と電気的に絶縁されおり、３の第３層の信号配線は
７の第３の層間膜上に形成され、前記第３の層間膜によ
り２の第２層の固定電位配線と電気的に絶縁されてい
る。１の第１層の信号配線は２の第２層の固定電位配線
と電気的な容量結合され、また３の第３層の信号配線は
２の第２層の固定電位配線と電気的な容量結合されてお
り、１の第１層の信号配線と３の第３層の信号配線とは
直接、電気的な容量結合されない。ここで、２の第２層
の配線を正極または負極の電源電位に固定することによ
って、１の第１層の信号配線を流れる第１の信号と３の
第３層の信号配線を流れる第２の信号とは互いに、電気
的に影響を及ぼし合わない。つまり１の第１層の信号配
線を流れる第１の信号と３の第３層の信号配線を流れる
第２の信号とは３の第３層の正極または負極の電源電位
に固定された固定電位配線によって電気的にシールドさ
れる。
【０００６】
【発明の効果】プロセス技術の進歩にともない、微細加
工や配線層の多層化等によって半導体集積回路の集積度
がますますあがっている現在、半導体集積回路自体も多
機能化の方向にある。すなわちアナログ回路とデジタル
回路の混在や多相クロック、高周波クロックを使ったワ
ンチップマイコン、コントローラなどのシステム回路等
の様々な種類の信号をもつ半導体集積回路が実現され、
また更なる多機能、高集積の半導体集積回路が求められ
ている。このような現状において、半導体集積回路を実
現するにあたりアナログ信号や高周波クロック信号を電
気的にシールドする工夫は必要不可欠である。いままで
アナログ信号配線や高周波クロック信号配線などは他の
信号配線と交差させないよう、また隣接して配置しない
ようレイアウトを工夫していたが、多機能化、高集積化
による信号配線の増加やレイアウトの効率を上げるため
に、どうしてもアナログ信号配線や高周波クロック信号
配線と他の信号配線と交差させたり隣接して配置する必
要がでてきている。本発明の半導体集積回路では第Ｎ層
の信号配線の上に覆い重なるように第Ｎ＋１層の固定電
位配線を配置するという簡単な構造で第Ｎ層の信号配線
と第Ｎ＋２層の信号配線とは電気的にシールドすること
ができる。すなわちアナログ信号配線や高周波クロック
信号配線と他の信号配線と交差させたり隣接して配置し
ても電気的にシールドされているため容量結合や電磁波
等によるノイズの影響を回避できる。言い替えれば、ア
ナログ信号配線や高周波クロック信号配線のレイアウト
の自由度が増し、集積度を上げることができるという効
果がある。
工や配線層の多層化等によって半導体集積回路の集積度
がますますあがっている現在、半導体集積回路自体も多
機能化の方向にある。すなわちアナログ回路とデジタル
回路の混在や多相クロック、高周波クロックを使ったワ
ンチップマイコン、コントローラなどのシステム回路等
の様々な種類の信号をもつ半導体集積回路が実現され、
また更なる多機能、高集積の半導体集積回路が求められ
ている。このような現状において、半導体集積回路を実
現するにあたりアナログ信号や高周波クロック信号を電
気的にシールドする工夫は必要不可欠である。いままで
アナログ信号配線や高周波クロック信号配線などは他の
信号配線と交差させないよう、また隣接して配置しない
ようレイアウトを工夫していたが、多機能化、高集積化
による信号配線の増加やレイアウトの効率を上げるため
に、どうしてもアナログ信号配線や高周波クロック信号
配線と他の信号配線と交差させたり隣接して配置する必
要がでてきている。本発明の半導体集積回路では第Ｎ層
の信号配線の上に覆い重なるように第Ｎ＋１層の固定電
位配線を配置するという簡単な構造で第Ｎ層の信号配線
と第Ｎ＋２層の信号配線とは電気的にシールドすること
ができる。すなわちアナログ信号配線や高周波クロック
信号配線と他の信号配線と交差させたり隣接して配置し
ても電気的にシールドされているため容量結合や電磁波
等によるノイズの影響を回避できる。言い替えれば、ア
ナログ信号配線や高周波クロック信号配線のレイアウト
の自由度が増し、集積度を上げることができるという効
果がある。
【図１】本発明の半導体集積回路のー実施例を示す平面
図及びそのＡ−Ｂ面断面図。
図及びそのＡ−Ｂ面断面図。
【図２】従来の半導体集積回路の平面図。
１・・・第１層の信号配線 ２・・・第２層の固定電位配線 ３・・・第３層の信号配線 ４・・・シリコン基板 ５・・・第１の層間膜 ６・・・第２の層間膜 ７・・・第３の層間膜 ８・・・パシベーション膜 ９・・・第１層の第１の信号配線 １０・・・第１層の固定電位配線 １１・・・第１層の第２の信号配線
Claims (1)
- 【請求項１】３層以上の配線層を有する半導体集積回路
において、第Ｎ（Ｎ＝自然数）層の信号配線に覆い重な
るように第Ｎ＋１層の固定電位配線を配置することを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21522991A JPH0555227A (ja) | 1991-08-27 | 1991-08-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21522991A JPH0555227A (ja) | 1991-08-27 | 1991-08-27 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555227A true JPH0555227A (ja) | 1993-03-05 |
Family
ID=16668850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21522991A Pending JPH0555227A (ja) | 1991-08-27 | 1991-08-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555227A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274167A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置 |
| US6909422B2 (en) | 2000-02-07 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Track ball device and electronic apparatus using the same |
-
1991
- 1991-08-27 JP JP21522991A patent/JPH0555227A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274167A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置 |
| US6909422B2 (en) | 2000-02-07 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Track ball device and electronic apparatus using the same |
| US7158119B2 (en) | 2000-02-07 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Track ball device and electronic apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309015A (en) | Clock wiring and semiconductor integrated circuit device having the same | |
| DE69132984D1 (de) | Programmierbare Verbindungsarchitektur | |
| TW201232744A (en) | Interconnection structure, apparatus therewith, circuit structure therewith, and method to prevent an interconnection structure from EMI | |
| JPH0462955A (ja) | 集積回路装置 | |
| CN103890931B (zh) | 半导体装置及半导体模块 | |
| JPH0555227A (ja) | 半導体集積回路 | |
| JP2001144091A (ja) | 半導体集積回路 | |
| TW200522818A (en) | Multi-layer substrate structure for reducing layout area | |
| JPH03120743A (ja) | 半導体装置 | |
| JPH0582717A (ja) | 半導体集積回路装置 | |
| JP5567287B2 (ja) | 半導体集積チップ | |
| JPH02105532A (ja) | 半導体集積回路装置 | |
| JPH09307061A (ja) | 集積回路装置 | |
| JPS62229958A (ja) | 半導体装置 | |
| JPH10189593A (ja) | 基準平面金属化層を有する集積回路電気装置 | |
| JPH02148860A (ja) | 半導体装置 | |
| JPH07221461A (ja) | 回路実装方式 | |
| CN219085419U (zh) | 一种Sigma-Delta调制器的版图结构 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH0684915A (ja) | 半導体集積回路 | |
| JPH05109913A (ja) | 半導体集積回路の配線構造 | |
| JPH05226618A (ja) | 半導体装置 | |
| RU2297118C1 (ru) | Радиоэлектронный блок | |
| JPH022122A (ja) | 半導体集積回路装置 | |
| JPH022623A (ja) | 半導体装置 |